CN110024498B - 多层陶瓷基板以及电子装置 - Google Patents

多层陶瓷基板以及电子装置 Download PDF

Info

Publication number
CN110024498B
CN110024498B CN201780073556.5A CN201780073556A CN110024498B CN 110024498 B CN110024498 B CN 110024498B CN 201780073556 A CN201780073556 A CN 201780073556A CN 110024498 B CN110024498 B CN 110024498B
Authority
CN
China
Prior art keywords
layer
multilayer ceramic
less
ceramic substrate
surface layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780073556.5A
Other languages
English (en)
Other versions
CN110024498A (zh
Inventor
藤田诚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110024498A publication Critical patent/CN110024498A/zh
Application granted granted Critical
Publication of CN110024498B publication Critical patent/CN110024498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/63—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B using additives specially adapted for forming the products, e.g.. binder binders
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B38/00—Porous mortars, concrete, artificial stone or ceramic ware; Preparation thereof
    • C04B38/0051—Porous mortars, concrete, artificial stone or ceramic ware; Preparation thereof characterised by the pore size, pore shape or kind of porosity
    • C04B38/0054—Porous mortars, concrete, artificial stone or ceramic ware; Preparation thereof characterised by the pore size, pore shape or kind of porosity the pores being microsized or nanosized
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00612—Uses not provided for elsewhere in C04B2111/00 as one or more layers of a layered structure
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/9607—Thermal properties, e.g. thermal expansion coefficient
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/58—Forming a gradient in composition or in properties across the laminate or the joined articles
    • C04B2237/586—Forming a gradient in composition or in properties across the laminate or the joined articles by joining layers or articles of the same composition but having different densities
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的多层陶瓷基板具有由位于表面的表层部和位于比上述表层部靠内侧的内层部构成的层叠构造，在上述表层部的表面设置有表层电极，上述多层陶瓷基板的特征在于，上述表层部包含与上述内层部相邻的第一层，上述内层部包含与上述第一层相邻的第二层，上述第一层的孔隙率为13％以下，最大孔隙直径为10μm以下，上述第二层的孔隙率为14％以下，最大孔隙直径为11μm以下。

Description

多层陶瓷基板以及电子装置
技术领域
本发明涉及多层陶瓷基板以及电子装置。
背景技术
近年来，以三维方式配置有布线导体的多层陶瓷基板被广泛用于配设有多个半导体部件等电子部件的模块等的用途。
在专利文献1公开了一种多层陶瓷基板，具有由内层部和位于在层叠方向上夹着该内层部的位置的表层部构成的层叠构造，在该多层陶瓷基板中，在将表层部的热膨胀系数设为α1[ppmK-1]并将内层部的热膨胀系数设为α2[ppmK-1]时，0.3≤α2-α1≤1.5，且在内层部析出有针状晶体。
此外，在专利文献2公开了一种多层陶瓷基板，具有由表层部和内层部构成的层叠构造，在该多层陶瓷基板中，表层部的热膨胀系数小于内层部的热膨胀系数，且与内层部的热膨胀系数之差为1.0ppmK-1以上，在构成表层部的材料与构成内层部的材料之间共同的成分的重量比率为75重量％以上。
根据专利文献1以及2记载的多层陶瓷基板，通过使表层部的热膨胀系数小于内层部的热膨胀系数，从而在烧成后的冷却过程中在正反面的最外层产生压缩应力，因此能够使多层陶瓷基板的抗弯强度提高。
在先技术文献
专利文献
专利文献1：日本特开2007-73728号公报
专利文献2：国际公开第2007/142112号
发明内容
发明要解决的课题
近年来，由于电子装置的小型化，多层陶瓷基板的薄型化以及布线的细线化正在发展。在专利文献1以及2记载的多层陶瓷基板中，通过在表层部设置热膨胀系数小于内层部的层，从而抗弯强度提高，多层陶瓷基板的薄型化成为可能。但是，已判明，在专利文献1以及2记载的多层陶瓷基板中，存在如下情况，即，在表层部以及内层部产生孔隙(空隙)，在设置于表层部的表面的表层电极产生断线。今后，为了发展多层陶瓷基板的薄型化以及布线的细线化，需要抑制这样的表层电极的断线。
本发明是为了解决上述的问题而完成的，其目的在于，提供一种可抑制表层电极的断线并且确保了内层部的绝缘性的多层陶瓷基板。此外，本发明的目的在于，提供一种具备该多层陶瓷基板的电子装置。
用于解决课题的技术方案
本发明的多层陶瓷基板具有由位于表面的表层部和位于比上述表层部靠内侧的内层部构成的层叠构造，在上述表层部的表面设置有表层电极，上述多层陶瓷基板的特征在于，上述表层部包含与上述内层部相邻的第一层，上述内层部包含与上述第一层相邻的第二层，上述第一层的孔隙率为13％以下，最大孔隙直径为10μm以下，上述第二层的孔隙率为14％以下，最大孔隙直径为11μm以下。
在本发明的多层陶瓷基板中，通过减小表层部中的第一层的孔隙率以及最大孔隙直径和内层部中的第二层的孔隙率以及最大孔隙直径，从而能够使第一层以及第二层致密。其结果是，能够抑制表层电极的断线，并且能够确保内层部的绝缘性。
在本发明的多层陶瓷基板中，优选上述第一层的孔隙率为8％以下，优选上述第一层的最大孔隙直径为7μm以下。此外，优选上述第二层的孔隙率为9％以下，优选上述第二层的最大孔隙直径为9μm以下。
优选地，在本发明的多层陶瓷基板中，上述第一层的热膨胀系数小于上述第二层的热膨胀系数，构成上述第一层以及上述第二层的材料均包含：玻璃，包含40重量％以上且65重量％以下的MO(其中，MO是从由CaO、MgO、SrO以及BaO构成的组选择的至少一种)；氧化铝；以及从由CuO以及Ag2O构成的组选择的至少一种金属氧化物，上述氧化铝相对于上述玻璃以及上述氧化铝的合计重量的含量为35重量％以上且60重量％以下，上述金属氧化物相对于上述玻璃以及上述氧化铝的合计重量的含量为1重量％以上且10重量％以下。
通过使构成表层部中的第一层的材料以及构成内层部中的第二层的材料含有给定量的从由CuO以及Ag2O构成的组选择的至少一种金属氧化物，从而可促进第一层中的玻璃化，能够使第一层致密。其结果是，能够抑制第一层中的孔隙的产生，因此能够抑制表层电极的断线。
优选地，在本发明的多层陶瓷基板中，上述第一层中的上述金属氧化物的上述含量比上述第二层中的上述金属氧化物的上述含量多。
若第二层中的金属氧化物的含量过多，则会过度地推进第二层中的玻璃化，在烧成时不能充分地分解有机成分，变得在第二层容易产生孔隙。在该情况下，尽管能够抑制表层电极的断线，但是内层部的绝缘性有可能下降。因此，通过使第一层中的金属氧化物的含量比第二层中的金属氧化物的含量多，从而能够抑制表层电极的断线，并且能够确保内层部的绝缘性。
优选地，在本发明的多层陶瓷基板中，在将上述第一层的热膨胀系数设为α1[ppmK-1]并将上述第二层的热膨胀系数设为α2[ppmK-1]时，0.3≤α2-α1≤1.5。
通过使热膨胀系数之差α2-α1为0.3以上，从而能够提高多层陶瓷基板的抗弯强度。此外，通过使热膨胀系数之差α2-α1为1.5以下，从而可抑制第一层与第二层的界面处的应力的增加，能够抑制界面部分的剥离的产生。
本发明的电子装置的特征在于，具备上述多层陶瓷基板。
发明效果
根据本发明，能够提供一种可抑制表层电极的断线并且确保了内层部的绝缘性的多层陶瓷基板。
附图说明
图1是示意性地示出具备本发明的一个实施方式涉及的多层陶瓷基板的电子装置的剖视图。
图2是示意性地示出在图1所示的多层陶瓷基板的制造中途制作的复合层叠体的剖视图。
图3是示意性地示出评价用的多层陶瓷基板的剖视图。
具体实施方式
以下，对本发明的多层陶瓷基板以及电子装置进行说明。
然而，本发明并不限定于以下的结构，能够在不变更本发明的主旨的范围内适当地变更而进行应用。另外，将以下记载的本发明的各个优选的结构组合了两个以上的结构也是本发明。
图1是示意性地示出具备本发明的一个实施方式涉及的多层陶瓷基板的电子装置的剖视图。
多层陶瓷基板1具有层叠构造，该层叠构造由内层部10和位于在层叠方向上夹着内层部10的位置的第一表层部20以及第二表层部30构成。
内层部10、第一表层部20以及第二表层部30分别由至少一层陶瓷层构成。第一表层部20包含与内层部10相邻的第一层21，第二表层部30包含与内层部10相邻的第一层31。此外，内层部10包含与第一表层部20中的第一层21相邻的第二层22和与第二表层部30中的第一层31相邻的第二层32。
多层陶瓷基板1具备布线导体。布线导体用于构成例如蓄电器(condenser)或电感器那样的无源元件，或者用于进行元件间的电连接那样的连接布线，典型地，如图所示，由表层电极41以及42、内部导体43和过孔导体44构成。这些布线导体优选以Ag、Cu、Au、Ag-Pd合金或Ag-Pt合金为主成分，更优选以Ag为主成分。
表层电极41以及42分别形成在多层陶瓷基板1的一个主面上以及另一个主面上。内部导体43形成在多层陶瓷基板1的内部，并设置在陶瓷层之间。过孔导体44设置为与表层电极41以及42和内部导体43中的任一者电连接，且在厚度方向上贯通陶瓷层。
在多层陶瓷基板1的一个主面上，以与表层电极41电连接的状态搭载作为芯片状的电子部件的层叠陶瓷电容器45以及半导体部件46。由此，构成具备多层陶瓷基板1的电子装置A。形成在多层陶瓷基板1的另一个主面上的表层电极42用作将该电子装置A安装到未图示的母板上时的电连接单元。
在本发明的多层陶瓷基板中，第一层的孔隙率为13％以下。第一层的孔隙率优选为8％以下。此外，第一层的孔隙率优选为1％以上。
在本发明的多层陶瓷基板中，第一层的最大孔隙直径为10μm以下。第一层的最大孔隙直径优选为7μm以下。此外，第一层的最大孔隙直径优选为1μm以上。
在本发明的多层陶瓷基板中，第一层的孔隙率为13％以下，最大孔隙直径为10μm以下，优选孔隙率为8％以下，最大孔隙直径为7μm以下。
在本发明的多层陶瓷基板中，第二层的孔隙率为14％以下。第二层的孔隙率优选为9％以下。此外，第二层的孔隙率优选为2％以上。
在本发明的多层陶瓷基板中，第二层的最大孔隙直径为11μm以下。第二层的最大孔隙直径优选为9μm以下。此外，第二层的最大孔隙直径优选为2μm以上。
在本发明的多层陶瓷基板中，第二层的孔隙率为14％以下，最大孔隙直径为11μm以下，优选孔隙率为9％以下，最大孔隙直径为9μm以下。
另外，上述孔隙率以及最大孔隙直径能够通过对第一层以及第二层的剖面进行SEM观察而求出，所谓孔隙率，是在视野内孔隙所占的面积比率，所谓最大孔隙直径，是在视野内最大的孔隙的直径。
在表层部包含第一层以外的陶瓷层的情况下，第一层以外的陶瓷层的孔隙率以及最大孔隙直径没有特别限定，但是优选至少最表层的孔隙率为13％以下，最大孔隙直径为10μm以下，更优选构成表层部的全部的陶瓷层的孔隙率为13％以下，最大孔隙直径为10μm以下。此外，在内层部包含第二层以外的陶瓷层的情况下，第二层以外的陶瓷层的孔隙率以及最大孔隙直径没有特别限定，但是优选构成内层部的全部的陶瓷层的孔隙率为14％以下，最大孔隙直径为11μm以下。
在本发明的多层陶瓷基板中，第一层的热膨胀系数优选小于第二层的热膨胀系数。在将第一层的热膨胀系数设为α1[ppmK-1]并将第二层的热膨胀系数设为α2[ppmK-1]时，优选0.3≤α2-α1≤1.5。热膨胀系数之差α2-α1的更优选的下限值为0.4，进一步优选的下限值为0.5，特别优选的下限值为0.6，更优选的上限值为1.4，进一步优选的上限值为1.3。
另外，热膨胀系数作为通过热力学分析(TMA)从室温起直到500℃为止以5℃/分钟的升温速度进行测定的值而得到。
第一层的热膨胀系数α1的优选的下限值为5.0ppmK-1，更优选的下限值为5.3ppmK-1，优选的上限值为8.0ppmK-1，更优选的上限值为7.7ppmK-1。此外，第二层的热膨胀系数α2的优选的下限值为5.5ppmK-1，更优选的下限值为5.7ppmK-1，优选的上限值为8.5ppmK-1，更优选的上限值为8.0ppmK-1。
如后所述，作为构成表层部的表层部陶瓷层以及构成内层部的内层部陶瓷层的各材料，可使用玻璃、氧化铝以及金属氧化物的混合物。通过变更玻璃、氧化铝以及金属氧化物的比率或玻璃的种类和/或金属氧化物的种类，从而能够分别对第一层的热膨胀系数以及第二层的热膨胀系数进行调整。
构成第一层以及第二层的材料均包含玻璃。具体地，优选构成第一层以及第二层的玻璃均相对于玻璃整体的重量包含40重量％以上且65重量％以下的MO(其中，MO是从由CaO、MgO、SrO以及BaO构成的组选择的至少一种)。
优选构成第一层以及第二层的玻璃均进一步包含Al2O3、B2O3以及SiO2。
通过对构成第一层以及第二层的材料包含的玻璃的组成以及各成分的含量进行调整，从而能够对第一层的热膨胀系数以及第二层的热膨胀系数进行调整。
构成第一层的玻璃包含的成分的含量的优选的比例如下。
MO(优选为CaO)：40重量％以上且55重量％以下，更优选为41重量％以上且50重量％以下
Al2O3：0重量％以上且10重量％以下，更优选为3重量％以上且8.5重量％以下
B2O3：0重量％以上且20重量％以下，更优选为3重量％以上且15重量％以下
SiO2：25重量％以上且70重量％以下，更优选为30重量％以上且60重量％以下
构成第二层的玻璃包含的成分的含量的优选的比例如下。
MO(优选为CaO)：40重量％以上且55重量％以下，更优选为41重量％以上且50重量％以下
Al2O3：0重量％以上且10重量％以下，更优选为3重量％以上且8.5重量％以下
B2O3：0重量％以上且20重量％以下，更优选为3重量％以上且15重量％以下
SiO2：25重量％以上且70重量％以下，更优选为30重量％以上且60重量％以下
在构成第一层以及第二层的玻璃中也可以包含其它杂质，包含杂质的情况下的优选的含量为不足5重量％。
优选构成第一层以及第二层的材料均包含氧化铝(Al2O3)作为陶瓷填料。Al2O3填料有助于使机械强度提高。
优选在构成第一层以及第二层的材料中，氧化铝相对于玻璃以及氧化铝的合计重量的含量均为35重量％以上且60重量％以下。
更优选构成第一层的材料相对于玻璃以及氧化铝的合计重量包含48重量％以上且60重量％以下的氧化铝。此外，更优选构成第二层的材料相对于玻璃以及氧化铝的合计重量包含48重量％以上且60重量％以下的氧化铝。
进而，优选构成第一层以及第二层的材料均包含由从CuO以及Ag2O构成的组选择的至少一种金属氧化物。更优选构成第一层以及第二层的材料均包含CuO以及Ag2O中的任一者。在该情况下，在构成第一层以及第二层的材料之中，可以是一方包含CuO而另一方包含Ag2O，但是优选无论哪一方都包含相同的金属氧化物。此外，虽然CuO以及Ag2O具有与构成布线导体的金属元素共同的金属元素(Cu以及Ag)，但是构成第一层以及第二层的材料也可以不包含具有与构成布线导体的金属元素相同的金属元素的金属氧化物。例如，在布线导体以Ag为主成分的情况下，构成第一层以及第二层的材料也可以包含CuO。
优选在构成第一层以及第二层的材料中，金属氧化物相对于玻璃以及氧化铝的合计重量的含量均为1重量％以上且10重量％以下。优选第一层中的金属氧化物的上述含量比第二层中的金属氧化物的上述含量多。
更优选构成第一层的材料相对于玻璃以及氧化铝的合计重量包含3重量％以上且5重量％以下的金属氧化物。此外，更优选构成第二层的材料相对于玻璃以及氧化铝的合计重量包含1重量％以上且2重量％以下的金属氧化物。
特别是，优选构成第一层的材料相对于玻璃以及氧化铝的合计重量包含48重量％以上且60重量％以下的氧化铝，并包含3重量％以上且5重量％以下的金属氧化物。此外，优选构成第二层的材料相对于玻璃以及氧化铝的合计重量包含48重量％以上且60重量％以下的氧化铝，并包含1重量％以上且2重量％以下的金属氧化物。
在构成第一层以及第二层的材料中，除了Al2O3、CuO以及Ag2O以外，例如也可以包含ZrO2等其它陶瓷填料。
在表层部包含第一层以外的陶瓷层的情况下，第一层以外的陶瓷层可以由与第一层不同的材料构成，但是优选至少最表层由与第一层相同的材料构成，更优选构成表层部的全部的陶瓷层由与第一层相同的材料构成。此外，在内层部包含第二层以外的陶瓷层的情况下，第二层以外的陶瓷层可以由与第二层不同的材料构成，但是优选构成内层部的全部的陶瓷层由与第二层相同的材料构成。
虽然在图1所示的多层陶瓷基板1中，在第一表层部20以及第二表层部30的双方的表面分别设置有表层电极41以及42，第一表层部20以及第二表层部30分别具有第一层21以及31，但是在本发明的多层陶瓷基板中，只要在至少一方的表层部的表面设置有表层电极且设置有表层电极的表层部具有上述的第一层即可。
图1所示的多层陶瓷基板1优选像以下那样制造。
图2是示意性地示出在图1所示的多层陶瓷基板的制造中途制作的复合层叠体的剖视图。
复合层叠体100具备应成为多层陶瓷基板1中的内层部10的内层用陶瓷生片110和应成为表层部20以及30的表层用陶瓷生片120以及130，并且具备限制用陶瓷生片151以及152。此外，在内层用陶瓷生片110和表层用陶瓷生片120以及130设置有作为多层陶瓷基板1具备的布线导体的表层电极41以及42、内部导体43和过孔导体44。这些布线导体在该阶段中由未烧结的导体膏构成。
为了制作这样的复合层叠体100，首先，分别准备内层用陶瓷生片110、表层用陶瓷生片120以及130、和限制用陶瓷生片151以及152。
选择这些陶瓷生片110、120以及130的各组成，使得应成为第一层的表层用陶瓷生片120以及130的烧结体的孔隙率成为13％以下，最大孔隙直径成为10μm以下，进而，使得应成为第二层的内层用陶瓷生片110的烧结体的孔隙率成为14％以下，最大孔隙直径成为11μm以下。
限制用陶瓷生片151以及152设为以在内层用陶瓷生片110、和表层用陶瓷生片120以及130烧结的温度不烧结的无机材料(Al2O3等)为主成分的组成。
接着，分别配置表层用陶瓷生片120以及130，使得在层叠方向上夹着至少一个内层用陶瓷生片110，进而，在其外侧分别配置限制用陶瓷生片151以及152，由此，制作如图2所示的复合层叠体100。
接下来，复合层叠体100以表层用陶瓷生片120以及130和内层用陶瓷生片110烧结但是限制用陶瓷生片151以及152不烧结的温度进行烧成。其结果是，可得到如下的烧成后的复合层叠体100，即，来源于表层用陶瓷生片120以及130的第一层21以及31(参照图1)的孔隙率为13％以下，最大孔隙直径为10μm以下，来源于内层用陶瓷生片110的第二层22以及32(参照图1)的孔隙率为14％以下，最大孔隙直径为11μm以下。
此后，在烧成后的复合层叠体100中，除去来源于限制用陶瓷生片151以及152的部分。由此，可得到多层陶瓷基板1。
根据上述的制造方法，因为对在两主面上配置了限制用陶瓷生片的复合层叠体进行烧成，所以能够抑制表层用陶瓷生片以及内层用陶瓷生片的烧成时的各主面方向上的收缩。因此，不仅能够抑制多层陶瓷基板的不希望的变形并提高尺寸精度，而且能够使得不易产生烧成时的表层部与内层部之间的剥离。
在其另一方面，在对在两主面上配置了限制用陶瓷生片的复合层叠体进行烧成的情况下，通常，表层用陶瓷生片包含的玻璃成分容易被限制用陶瓷生片吸收，因此有可能在表层部产生孔隙。相对于此，若在应成为第一层的表层用陶瓷生片以及应成为第二层的内层用陶瓷生片包含给定量的从由CuO以及Ag2O构成的组选择的至少一种金属氧化物，则可促进第一层中的玻璃化，能够使第一层致密。其结果是，能够抑制第一层中的孔隙的产生，因此能够抑制表层电极的断线。
另外，在制造多层陶瓷基板1时，也可以不使用上述那样的限制用陶瓷生片151以及152，而是对没有限制用陶瓷生片的状态的层叠体进行烧成。在该情况下，也能够抑制表层电极的断线。
实施例
以下，示出更具体地公开了本发明的多层陶瓷基板的实施例。另外，本发明并不仅限定于这些实施例。
(多层陶瓷基板的制作)
首先，准备了具有表1所示的组成的SiO2-CaO-B2O3-Al2O3类玻璃粉末。
[表1]
Figure BDA0002075146010000101
接着，分别制作了表层用陶瓷生片以及内层用陶瓷生片，使得得到表2所示的各试样。
为了得到表2所示的各试样，通过在包含玻璃粉末、氧化铝(Al2O3)粉末、以及CuO或Ag2O的金属氧化物粉末的混合粉末中调配溶剂、分散剂、粘合剂以及增塑剂并混合，从而得到了浆料。通过将得到的浆料涂敷在PET膜上，从而制作了表层用陶瓷生片以及内层用陶瓷生片。
在表2示出表层用陶瓷生片以及内层用陶瓷生片包含的玻璃粉末的种类以及含量、Al2O3粉末的含量、和金属氧化物粉末的含量。在表2中，记载于玻璃的种类的“G1”～“G3”的记号对应于表1的“玻璃记号”。如表2所示，玻璃粉末与Al2O3粉末的重量比调整为46∶54～60∶40。此外，调整了表层用陶瓷生片以及内层用陶瓷生片的各厚度，使得在烧成后可分别得到表2所示的第一层(表层)的厚度以及第二层(内层)的厚度。
[表2]
Figure BDA0002075146010000121
另外，通过在Al2O3粉末中调配溶剂、分散剂、粘合剂以及增塑剂并混合，从而得到了浆料。通过将得到的浆料涂敷在PET膜上，从而制作了厚度为50μm的限制用陶瓷生片。
另一方面，以给定的比例混合Ag粉末、溶剂以及有机粘合剂，并通过三辊研磨机对该混合物进行分散处理，由此得到了Ag膏。
接着，使用激光打孔机对特定的表层用陶瓷生片以及内层用陶瓷生片实施过孔加工，然后填充Ag膏，由此形成了成为过孔导体的膏体。此外，通过丝网印刷在特定的表层用陶瓷生片以及内层用陶瓷生片印刷Ag膏，由此形成了成为表层电极以及内部导体的膏图案。将这些表层用陶瓷生片以及内层用陶瓷生片层叠多片，并在其上下配置限制用陶瓷生片，然后进行压接，制作了复合层叠体。
以表层用陶瓷生片、内层用陶瓷生片以及Ag膏烧结但是限制用陶瓷生片不烧结的温度对制作的复合层叠体进行了烧成。在烧成后，除去来源于限制用陶瓷生片的未烧结部分，制作了评价用的多层陶瓷基板。
图3是示意性地示出评价用的多层陶瓷基板的剖视图。
评价用的多层陶瓷基板2成为如下的层叠构造，即，分别在位于内层部10的表面的第二层22粘合了表层部20的第一层21，在位于内层部10的背面的第二层32粘合了表层部30的第一层31。在基板内形成有两个过孔导体44a以及44b。过孔导体44a与形成在基板表面侧的第一层21的表层电极41以及形成在构成内层部10的层间的内部导体43a连接，过孔导体44b与形成在基板背面侧的第一层31的表层电极42以及形成在构成内层部10的层间的内部导体43b连接。从与过孔导体44a连接的内部导体43a直到与过孔导体44b连接的内部导体43b为止，以与构成内层部10的一层陶瓷层的厚度对应的量的间隔分开。
(多层陶瓷基板的评价)
对于评价用的多层陶瓷基板，对“热膨胀系数之差”、“孔隙率”、“最大孔隙直径”、“内层部的绝缘性”、“表层电极的断线”、“抗弯强度”以及“分层”的各项目进行了评价。将各评价结果示于表3。
“热膨胀系数之差”根据评价用的多层陶瓷基板的第一层的热膨胀系数α1以及第二层的热膨胀系数α2求出。
关于热膨胀系数，通过热力学分析(TMA)在以下的条件下从室温起直到500℃为止以5℃/分钟的升温速度进行了测定。
测定环境：氮(300mL/分钟)
测定荷重：10gf
关于“孔隙率”以及“最大孔隙直径”，通过对多层陶瓷基板的剖面进行SEM观察而求出。
具体地，将烧成后的多层陶瓷基板切割为给定的大小，埋到混有固化剂的环氧树脂中并进行固化，然后进行研磨，由此露出剖面，并以500倍的倍率对第一层以及第二层的剖面进行观察。
关于“内层部的绝缘性”，将评价用的多层陶瓷基板的正反面的表层电极作为端子，进行了绝缘性试验。在高压炉试验中施加50V的直流电压，并确认了200小时后的绝缘电阻。试验条件为121℃-85％RH。测定对高压炉试验后的样品施加了60秒钟的50V的直流电压之后的漏电流，将示出LogIR≥10的样品评价为○(良)，将示出LogIR＜10的样品评价为×(不良)。另外，关于测定绝缘电阻的被内部导体夹着的陶瓷层的厚度，如表2所示，按在没有内部导体的情况下烧成后的厚度为11μm。
关于“表层电极的断线”，通过使用测试机对评价用的多层陶瓷基板的表面侧的表层电极的两端是否导通进行确认而进行了评价，将导通的情况评价为○(良)，将未导通的情况评价为×(不良)。
关于“抗弯强度”，通过三点弯曲法测定了评价用的多层陶瓷基板的抗弯强度。另外，制作仅由表层部构成的试样以及仅由内层部构成的试样，通过三点弯曲法测定了各试样的抗弯强度。通过以上，对表层部、内层部以及基板(烧结体整体)各自测定了抗弯强度。将基板的抗弯强度与内层部的抗弯强度相同或比内层部的抗弯强度高的情况评价为○(良)，将基板的抗弯强度比内层部的抗弯强度低的情况评价为×(不良)。
关于“分层”，通过使用了200倍的金属显微镜的观察，评价了在评价用的多层陶瓷基板的剖面是否存在层间剥离。对于各100个试样，将未确认到分层的情况评价为○(良)，哪怕有一个被确认到分层，就将该情况评价为×(不良)。
[表3]
Figure BDA0002075146010000151
如表2以及表3所示，在第一层的孔隙率为13％以下、最大孔隙直径为10μm以下并且第二层的孔隙率为14％以下、最大孔隙直径为11μm以下的实施例1～15中，未产生表层电极的断线。根据实施例1～15的结果可知，即使变更玻璃的组成比、氧化铝或金属氧化物的含量，也可得到能够抑制表层电极的断线的效果。
特别是，在实施例1～8以及11～15中，第一层中的CuO的含量比第二层中的CuO的含量多或相同，且第一层以及第二层的热膨胀系数之差为0.3≤α2-α1≤1.5，因此能够确保内层部的绝缘性，基板的抗弯强度比内层部的抗弯强度高，也未产生分层。
另外，在第一层以及第二层的热膨胀系数之差α2-α1为0.1的实施例9中，虽然未产生表层电极的断线，但是基板的抗弯强度变得比内层部的抗弯强度低。
此外，在第一层以及第二层的热膨胀系数之差α2-α1为1.8的实施例10中，虽然未产生表层电极的断线，但是产生了分层。
相对于此，在构成第一层以及第二层的材料不包含作为金属氧化物的CuO以及Ag2O的比较例1中，第一层以及第二层的孔隙率高，最大孔隙直径也变大，因此产生表层电极的断线，内层部的绝缘性也下降。
在虽然构成第一层的材料包含作为金属氧化物的CuO但是构成第二层的材料不包含金属氧化物的比较例2中，因为未充分地促进玻璃化，所以第一层以及第二层的孔隙率高，最大孔隙直径也变大，其结果是，产生表层电极的断线，内层部的绝缘性也下降。
在第一层中的CuO的含量比第二层中的CuO的含量少的比较例3中，第二层的最大孔隙直径变大，因此虽然未产生表层电极的断线，但是内层部的绝缘性下降。
在第一层中的CuO的含量为11重量％的比较例4中，第一层的孔隙率高，最大孔隙直径也变大，因此产生了表层电极的断线。
此外，在第一层的孔隙率为13％以下、最大孔隙直径为10μm以下并且第二层的孔隙率为14％以下、最大孔隙直径为11μm以下的实施例16～18中，未产生表层电极的断线。根据实施例16～18的结果可知，在作为金属氧化物而使用了Ag2O的情况下，也与使用了CuO的情况同样地，可得到能够抑制表层电极的断线的效果。
特别是，在实施例16～18中，第一层中的Ag2O的含量比第二层中的Ag2O的含量多，且第一层以及第二层的热膨胀系数之差为0.3≤α2-α1≤1.5，因此能够确保内层部的绝缘性，基板的抗弯强度比内层部的抗弯强度高，也未产生分层。
相对于此，在虽然构成第一层的材料包含作为金属氧化物的Ag2O但是构成第二层的材料不包含金属氧化物的比较例5中，因为未充分地促进玻璃化，所以第一层以及第二层的孔隙率高，最大孔隙直径也变大，其结果是，产生表层电极的断线，内层部的绝缘性也下降。
在第二层中的Ag2O的含量为4重量％的比较例6中，第二层的孔隙率高，最大孔隙直径也变大，因此内层部的绝缘性下降。
在第一层中的Ag2O的含量为11重量％的比较例7中，第一层的孔隙率高，最大孔隙直径也变大，因此产生了表层电极的断线。
附图标记说明
A：电子装置；
1、2：多层陶瓷基板；
10：内层部；
20、30：表层部；
21、31：第一层；
22、32：第二层；
41、42：表层电极；
43、43a、43b：内部导体；
44、44a、44b：过孔导体；
100：复合层叠体；
110：内层用陶瓷生片；
120、130：表层用陶瓷生片；
151、152：限制用陶瓷生片。

Claims (9)

1.一种多层陶瓷基板，具有由位于表面的表层部和位于比所述表层部靠内侧的内层部构成的层叠构造，在所述表层部的表面设置有表层电极，所述多层陶瓷基板的特征在于，
所述表层部包含与所述内层部相邻的第一层，所述内层部包含与所述第一层相邻的第二层，
所述第一层的孔隙率为13％以下，最大孔隙直径为10μm以下，
所述第二层的孔隙率为14％以下，最大孔隙直径为11μm以下。
2.根据权利要求1所述的多层陶瓷基板，其特征在于，
所述第一层的孔隙率为8％以下。
3.根据权利要求1或2所述的多层陶瓷基板，其特征在于，
所述第一层的最大孔隙直径为7μm以下。
4.根据权利要求1或2所述的多层陶瓷基板，其特征在于，
所述第二层的孔隙率为9％以下。
5.根据权利要求1或2所述的多层陶瓷基板，其特征在于，
所述第二层的最大孔隙直径为9μm以下。
6.根据权利要求1或2所述的多层陶瓷基板，其特征在于，
所述第一层的热膨胀系数小于所述第二层的热膨胀系数，
构成所述第一层以及所述第二层的材料均包含：玻璃，包含40重量％以上且65重量％以下的MO，其中，MO是从由CaO、MgO、SrO以及BaO构成的组选择的至少一种；氧化铝；以及从由CuO以及Ag2O构成的组选择的至少一种金属氧化物，
所述氧化铝相对于所述玻璃以及所述氧化铝的合计重量的含量为35重量％以上且60重量％以下，
所述金属氧化物相对于所述玻璃以及所述氧化铝的合计重量的含量为1重量％以上且10重量％以下。
7.根据权利要求6所述的多层陶瓷基板，其特征在于，
所述第一层中的所述金属氧化物的所述含量比所述第二层中的所述金属氧化物的所述含量多。
8.根据权利要求6所述的多层陶瓷基板，其特征在于，
将所述第一层的热膨胀系数设为α1，单位为ppmK-1，将所述第二层的热膨胀系数设为α2，单位为ppmK-1，此时，0.3≤α2-α1≤1.5。
9.一种电子装置，其特征在于，
具备权利要求1～8中的任一项所述的多层陶瓷基板。
CN201780073556.5A 2016-12-08 2017-11-14 多层陶瓷基板以及电子装置 Active CN110024498B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016238525 2016-12-08
JP2016-238525 2016-12-08
PCT/JP2017/040930 WO2018105333A1 (ja) 2016-12-08 2017-11-14 多層セラミック基板及び電子装置

Publications (2)

Publication Number Publication Date
CN110024498A CN110024498A (zh) 2019-07-16
CN110024498B true CN110024498B (zh) 2021-12-31

Family

ID=62491153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780073556.5A Active CN110024498B (zh) 2016-12-08 2017-11-14 多层陶瓷基板以及电子装置

Country Status (4)

Country Link
US (1) US11011441B2 (zh)
JP (2) JP6777164B2 (zh)
CN (1) CN110024498B (zh)
WO (1) WO2018105333A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019059017A1 (ja) * 2017-09-20 2019-03-28 株式会社村田製作所 セラミック基板の製造方法、セラミック基板、及び、モジュール
KR20230088721A (ko) * 2020-10-15 2023-06-20 헤레우스 코나믹 노스 아메리카 엘엘씨 다층 소결 세라믹체 및 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324876A (ja) * 1995-02-09 2002-11-08 Kyocera Corp 配線基板およびその実装構造
JP2003040670A (ja) * 2001-07-27 2003-02-13 Kyocera Corp 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
CN101113073A (zh) * 2007-06-29 2008-01-30 东华大学 一种与金属或合金封接用无铅低熔点玻璃粉及其制备方法
JP2010034176A (ja) * 2008-07-28 2010-02-12 Kyocera Corp 多層配線基板およびその製造方法
WO2013146789A1 (ja) * 2012-03-26 2013-10-03 日立金属株式会社 窒化珪素焼結体基板及びその製造方法
JP2016171191A (ja) * 2015-03-12 2016-09-23 京セラ株式会社 配線基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650701B2 (ja) * 1989-05-18 1994-06-29 松下電器産業株式会社 積層コンデンサ素子とその製造方法
JP2501492B2 (ja) * 1991-03-08 1996-05-29 日本碍子株式会社 セラミックス基板およびその製造方法
JPH07321431A (ja) * 1994-05-24 1995-12-08 Shinko Electric Ind Co Ltd セラミック回路基板及びその製造方法並びに導体ペースト
JP3678260B2 (ja) * 1997-07-28 2005-08-03 日本電気硝子株式会社 ガラスセラミックス組成物
JP4748435B2 (ja) * 2001-08-21 2011-08-17 日本電気硝子株式会社 積層ガラスセラミック材料及び積層ガラスセラミック焼結体
JP3843912B2 (ja) 2001-10-22 2006-11-08 株式会社村田製作所 多層回路基板用ガラスセラミック材料および多層回路基板
JP4280657B2 (ja) 2004-03-01 2009-06-17 富士通株式会社 アレーアンテナのビーム形成方法及びその装置
JP2006269829A (ja) 2005-03-24 2006-10-05 Kyocera Corp セラミック電子部品
JP4876493B2 (ja) * 2005-09-07 2012-02-15 株式会社村田製作所 多層セラミック基板および電子部品
EP2026642B1 (en) 2006-06-02 2017-12-27 Murata Manufacturing Co. Ltd. Multilayer ceramic substrate, method for producing the same and electronic component
TW200903527A (en) * 2007-03-19 2009-01-16 Murata Manufacturing Co Laminated positive temperature coefficient thermistor
JP2010278117A (ja) 2009-05-27 2010-12-09 Kyocera Corp 配線基板の製造方法
JP5633707B2 (ja) * 2009-08-18 2014-12-03 株式会社村田製作所 ガラスセラミック組成物、セラミックグリーンシートおよび多層セラミック基板
JP2012167008A (ja) 2012-04-06 2012-09-06 Kyocera Corp ガラスセラミック組成物、ガラスセラミック焼結体並びにそれを用いた配線基板とその実装構造
WO2014196348A1 (ja) * 2013-06-05 2014-12-11 株式会社村田製作所 セラミック基板用組成物およびセラミック回路部品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324876A (ja) * 1995-02-09 2002-11-08 Kyocera Corp 配線基板およびその実装構造
JP2003040670A (ja) * 2001-07-27 2003-02-13 Kyocera Corp 高熱膨張磁器組成物、高熱膨張磁器およびその製造方法、並びに多層配線基板およびその実装構造
CN101113073A (zh) * 2007-06-29 2008-01-30 东华大学 一种与金属或合金封接用无铅低熔点玻璃粉及其制备方法
JP2010034176A (ja) * 2008-07-28 2010-02-12 Kyocera Corp 多層配線基板およびその製造方法
WO2013146789A1 (ja) * 2012-03-26 2013-10-03 日立金属株式会社 窒化珪素焼結体基板及びその製造方法
JP2016171191A (ja) * 2015-03-12 2016-09-23 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
JP2020174210A (ja) 2020-10-22
JPWO2018105333A1 (ja) 2019-10-24
WO2018105333A1 (ja) 2018-06-14
CN110024498A (zh) 2019-07-16
US11011441B2 (en) 2021-05-18
US20190295911A1 (en) 2019-09-26
JP6777164B2 (ja) 2020-10-28
JP7309666B2 (ja) 2023-07-18

Similar Documents

Publication Publication Date Title
US20110036622A1 (en) Laminated ceramic electronic component and method for manufacturing the same
CN107921744B (zh) 层叠体和电子部件
CN115119394A (zh) 层叠体以及电子部件
US10638603B2 (en) Multilayer ceramic substrate
JP7309666B2 (ja) 多層セラミック基板及び電子装置
CN108293302B (zh) 多层陶瓷基板及电子部件
CN109156083B (zh) 多层陶瓷基板及电子装置
JP4688460B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP4496529B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板
JP5585649B2 (ja) 金属ベース基板およびその製造方法
JP5110420B2 (ja) Ａｇ粉末、導体ペースト及び多層セラミック基板とその製造方法
JP4699769B2 (ja) セラミック多層基板の製造方法
JP2007095862A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法
WO2010122822A1 (ja) 多層セラミック基板の製造方法
JP4645962B2 (ja) 多層セラミック基板
JP2010278117A (ja) 配線基板の製造方法
JP2007284297A (ja) グリーンシート、これを用いた多層基板およびその製造方法
KR101963274B1 (ko) 다층 세라믹 기판 및 그 제조 방법
JP5209563B2 (ja) 多層セラミック基板の製造方法
JP5533120B2 (ja) 多層セラミック基板の製造方法
JP2008198904A (ja) 多層セラミック集合基板および多層セラミック基板並びに多層セラミック集合基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant