JPH07321431A - セラミック回路基板及びその製造方法並びに導体ペースト - Google Patents

セラミック回路基板及びその製造方法並びに導体ペースト

Info

Publication number
JPH07321431A
JPH07321431A JP10931594A JP10931594A JPH07321431A JP H07321431 A JPH07321431 A JP H07321431A JP 10931594 A JP10931594 A JP 10931594A JP 10931594 A JP10931594 A JP 10931594A JP H07321431 A JPH07321431 A JP H07321431A
Authority
JP
Japan
Prior art keywords
circuit board
ceramic circuit
conductor
alumina
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10931594A
Other languages
English (en)
Inventor
Hiyonchiyan Chiyan
ヒョンチャン チャン
Takeshi Kobayashi
壮 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP10931594A priority Critical patent/JPH07321431A/ja
Publication of JPH07321431A publication Critical patent/JPH07321431A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Conductive Materials (AREA)

Abstract

(57)【要約】 【目的】 純度99重量%以上の高純度アルミナによっ
て形成されたアルミナセラミック回路基板本体と、主と
してタングステン又はモリブデンから成るビアを含む導
体回路との熱収縮率等のマッチングを図ることができ、
且つ導体回路に隣接するセラミック回路基板本体に形成
されたポアが可及的に減少されたセラミック回路基板を
提供する。 【構成】 アルミナセラミック回路基板本体に、導体ペ
ーストが焼成されて形成された導体回路を具備するセラ
ミック回路基板において、該セラミック回路基板本体が
純度99重量%以上の高純度アルミナによって形成さ
れ、且つ前記導体回路が主としてタングステン又はモリ
ブデンから成ると共に、ムライトが含有されていること
を特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミック回路基板及び
その製造方法並びに導体ペーストに関し、更に詳細には
アルミナセラミック回路基板本体に、導体ペーストが焼
成されて形成された導体回路を具備するセラミック回路
基板及びその製造方法並びに前記導体回路を形成する導
体ペーストに関する。
【0002】
【従来の技術】半導体装置等に使用されるアルミナセラ
ミック回路基板(以下、セラミック回路基板と称するこ
とがある)には、通常、表面導体回路や内部導体回路等
の導体回路が形成されている。かかる内部導体回路に
は、セラミック回路基板本体に形成されたスルーホール
内に、主としてタングステン又はモリブデンから成る導
体ペーストが充填・焼成されて形成されたビアを具備す
ることが多い。かかるビアを具備するセラミック回路基
板は、通常、アルミナから成るグリーンシートに導体回
路パターンを導体ペーストによって形成した後、グリー
ンシートと導体ペーストとを同時焼成することによって
形成される。一方、セラミック回路基板の焼成は、還元
性雰囲気において、1500〜1600℃の温度で行わ
れる。このため、導体ペーストの主成分としては、セラ
ミック回路基板本体の焼成温度で蒸発することなく導体
回路を形成し得る、タングステン又はモリブデンが採用
されている。
【0003】ところで、近年、アルミナセラミック回路
基板の一層の電気特性等の向上、導体回路の高密度化を
図るべく、セラミック回路基板本体の表面に導体回路と
接続した薄膜導体回路をスパッタリング等によって形成
することが行われている。この際に、セラミック回路基
板本体の表面にポア等の凹凸が存在すると、薄膜導体回
路に断線が発生し易いため、セラミック回路基板本体に
形成されるポアを可及的に減少すべく、純度99重量%
以上の高純度アルミナから成るグリーンシートを焼成し
てセラミック回路基板を形成することが試みられてい
る。しかし、かかる高純度アルミナから成るグリーンシ
ートと、導体ベーストによって形成した導体回路パター
ンとを同時焼成して得られたセラミック回路基板では、
セラミック回路基板本体と導体回路との焼成収縮率等の
差異が大きいため、両者の界面でクラックが発生し易
く、導体回路の導通不良の原因となり易い。このため、
セラミック回路基板本体と導体回路との熱収縮率等のマ
ッチングを図るべく、導体回路を形成する導体ペースト
中にSiO2やCaO 等の助剤が添加されている。
【0004】
【発明が解決しようとする課題】この様に、SiO2等の助
剤を添加した導体ペーストを使用して導体回路を形成す
ることによって、セラミック回路基板本体と形成された
導体回路との熱収縮率等のマッチングを図ることができ
る。しかしながら、高純度アルミナから成るグリーンシ
ートに形成された導体回路パターンを構成する、SiO2
の助剤を含有する導体ペーストと、前記グリーンシート
とを同時焼成して得られたセラミック回路基板において
は、セラミック回路基板本体に形成されるポアの著しい
減少を図ることができなかった。つまり、電子顕微鏡を
使用してセラミック回路基板に形成された、導体回路の
一部を形成するビアの周辺を観察したところ、図3に示
す如く、セラミック回路基板本体100のビア102に
隣接する部分に多数のポア104、104・・・が形成
されているためである。そこで、本発明の目的は、純度
99重量%以上の高純度アルミナから成るアルミナセラ
ミック回路基板本体と、主としてタングステン又はモリ
ブデンから成るビアを含む導体回路との熱収縮率等のマ
ッチングを図ることができ、且つ導体回路に隣接するセ
ラミック回路基板本体のポアが可及的に減少されたセラ
ミック回路基板及びその製造方法並びに導体ペーストを
提供することにある。
【0005】
【課題を解決するための手段】本発明者等は、前記目的
を達成すべく、先ず、ビアの周囲にポアができる原因に
ついて検討すべく、SiO2等の助剤が無配合の導体ペース
トをスルーホールに充填したグリーンシートを焼成した
ところ、ビアとセラミック回路基板本体との熱収縮率等
のマッチングが不充分ではあるものの、ビアに隣接する
セラミック回路基板本体のポアが減少していることを知
った。この知見からは、セラミック回路基板の焼成の際
に、スルーホールに充填された導体ペーストに配合され
ているSiO2等の助剤がセラミック回路基板本体に浸透し
てポアを形成するものと推察される。このため、本発明
者等は、導体ペーストに配合する助剤として、セラミッ
ク回路基板の焼成の際に、セラミック回路基板本体に浸
透し難く且つ両者の熱収縮率等のマッチングを図り得る
剤を種々検討した。その結果、アルミナセラミックと組
成等が近似しているムライト( 3Al2O3 ・2SiO2 )を助
剤として配合した導体ペーストを使用し、導体ペースト
がスルーホールに充填されたグリーンシートを焼成する
と、ビアとセラミック回路基板本体との熱収縮率等のマ
ッチングを図ることができ、且つビアに隣接するセラミ
ック回路基板本体のポアが著しく減少していることを見
出し、本発明に到達した。
【0006】すなわち、本発明は、アルミナセラミック
回路基板本体に、導体ペーストが焼成されて形成された
導体回路を具備するセラミック回路基板において、該ア
ルミナセラミック回路基板本体が純度99重量%以上の
高純度アルミナによって形成され、且つ前記導体回路が
主としてタングステン又はモリブデンから成ると共に、
ムライトが含有されていることを特徴とするセラミック
回路基板にある。更に、本発明は、アルミナによって形
成されたグリーンシートを、還元性雰囲気下で焼成し、
導体回路を具備するセラミック回路基板を製造する際
に、純度99重量%以上の高純度アルミナによって形成
したグリーンシートに、主としてタングステン又はモリ
ブデンから成ると共に、ムライトが配合された導体ペー
ストによって導体回路パターンを形成し、次いで、前記
導体回路パターンを形成する導体ペーストとグリーンシ
ートとを同時焼成することを特徴とするセラミック回路
基板の製造方法でもある。また、本発明は、セラミック
回路基板を構成する導体回路の形成に使用される導体ペ
ーストにおいて、該導体ペーストが、主としてタングス
テン又はモリブデンから成り、且つムライトが配合され
ていることを特徴とする導体ペーストである。
【0007】この様な本発明において、高純度アルミナ
として、純度99.5重量%以上のアルミナを使用する
ことによって、熱伝導性及び機械的強度に優れ且つポア
が極めて少ないアルミナセラミック回路基板本体を得る
ことができる。また、導体回路又は導体ペーストに、タ
ングステン又はモリブデンに対して0.5〜5重量%の
ムライトを含有させることにより、ビアを含む導体回路
とアルミナセラミック回路基板本体との熱収縮率等のマ
ッチングと、セミック回路基板本体に形成されるポアの
著しい減少とを効果的に図ることができる。
【0008】
【作用】従来、導体回路とセラミック回路基板本体との
熱収縮率等のマッチングを図るべく、導体回路を形成す
る、主としてタングステン又はモリブデンから成る導体
ペーストには、SiO2等の助剤が配合される。かかる助剤
が配合された導体ペーストによって、高純度アルミナか
ら成るグリーンシートに導体回路パターンを形成した
後、同時焼成して導体回路を具備するセラミック回路基
板を形成する際に、導体ペースト中に配合されたSiO2
の助剤がセラミック回路基板本体中に浸透する。このた
め、浸透したSiO2等の助剤によって、導体回路に隣接す
るセラミック回路基板本体のアルミナ純度が低下し、ポ
アが形成されるものと推察される。この点、本発明で
は、安定な化合物であるムライトを、導体回路とセラミ
ック回路基板本体との熱収縮率等のマッチングを図る助
剤として、導体ペーストに配合する。このため、導体ペ
ーストによって形成された導体回路とセラミック回路基
板本体との同時焼成の際に、導体ペーストに配合された
ムライトのセラミック回路基板本体への浸透性が乏し
く、セラミック回路基板本体に形成されるポアを著しく
減少させることができるのである。
【0009】
【発明の構成】本発明について、先ず、セラミック回路
基板本体に、他の外部導体回路との連結等に使用される
ビアのみが形成されたアルミナセラミック回路基板につ
いて説明する。本発明に係るアルミナセラミック回路基
板本体は、純度99重量%以上、特に好ましくは純度9
9.5重量%以上の高純度アルミナによって形成されて
いることが大切である。ここで、純度99重量%未満の
アルミナでは、得られたアルミナセラミック回路基板本
体の熱伝導性及び機械的強度の向上やポアの減少を図る
ことが困難である。また、ビアは、セラミック回路基板
本体に穿設されたスルーホール内に、主としてタングス
テン又はモリブデンから成る導電ペーストが充填・焼成
されて形成されている。
【0010】本発明においては、ビアにムライトが含有
されていることが肝要である。かかるムライトは、典型
的には 3Al2O3 ・2SiO2 として表すことができ、Al2O 3
が40〜80重量%で且つSiO2が15〜50重量%の化
合物である。このムライトは、カオリン(Al2O3 ・2SiO
2 ・2H2O) にアルミナ(Al2O3 )を配合して1400〜
1550℃で焼成することによって得ることができる。
また、ムライトの含有量は、ビアを主として形成するタ
ングステン又はモリブデンに対し0.5〜5重量%、特
に0.5〜3重量%であることが好ましい。ここで、ム
ライトの含有量が、タングステン又はモリブデンに対し
て0.5重量%未満の場合には、ビアとセラミック回路
基板本体との熱収縮率等のマッチングを図り難くなる傾
向にあり、他方、5重量%を越える場合には、ビアの電
気抵抗値が上昇する等の電気特性が低下する傾向にあ
る。尚、本発明のセラミック回路基板において、フッ酸
処理等の表面処理が施される場合には、フッ酸等の処理
液に対する耐久性等の観点から、ビアを主としてタング
ステンによって形成することが好ましい。
【0011】この様な本発明のセラミック回路基板は、
純度99重量%以上の高純度アルミナから成るグリーン
シートに穿設したビア用のスルーホールに、主としてタ
ングステン又はモリブデンから成り且つムライトが配合
された導体ペーストを充填し、グリーンシートとスルー
ホールに充填した導体ペーストとを同時焼成することに
よって製造することができる。本発明で使用する導体ペ
ーストに配合されるムライトの配合量は、導体ペースト
を主として形成するタングステン又はモリブデンに対し
0.5〜5重量%、特に0.5〜3重量%とすることが
好ましい。ムライトの配合量が、タングステン又はモリ
ブデンに対して0.5重量%未満の場合には、焼成して
得られたビアとセラミック回路基板本体との熱収縮率等
のマッチングを図り難くなる傾向にあり、他方、5重量
%を越える場合には、焼成して得られたビアの電気抵抗
値が上昇する等の電気的特性が低下する傾向にある。
【0012】更に、導体ペーストに配合されるタングス
テン又はモリブデンとしては、粒径が1.1〜0.3μ
m、特に粒径1.1μmと粒径0.3μmとのものを混
合して使用することが好ましい。かかるタングステン又
はモリブデンの粒径とムライトの配合量とは、図1に示
すグラフにおいて三角形の領域20、特に長方形の領域
22内に入るように調整することが好ましい。また、グ
リーンシートと導体ペーストとの同時焼成の条件は、公
知の同時焼成条件を採用できるが、窒素及び水素から成
る還元性雰囲気下で温度1500〜1600℃の同時焼
成条件を好適に採用できる。尚、導体ペーストに配合さ
れる、溶剤やバインダーは、従来から使用されているも
のを採用できる。
【0013】この様に、ムライトが配合された導体ペー
ストをスルーホール内に充填した純度99重量%以上の
高純度アルミナから成るグリーンシートを、還元性雰囲
気下で焼成して得られたアルミナセラミック回路基板に
ついて、電子顕微鏡を使用してセラミック回路基板本体
に形成されたビアの周辺を観察した。その結果、図2に
示す様に、セラミック回路基板本体10のビア12に隣
接する部分に形成されたポア14の数が著しく減少して
いる。ここで、ビアとアルミナセラミック回路基板本体
との熱収縮率等のマッチングを図る助剤として、ムライ
トに代えて従来から助剤として知られているAl2O3 、Mg
O 、SiO2、又はCaO を配合した導体ペーストを使用し、
ビアを具備するセラミック回路基板に形成した。このセ
ラミック回路基板には、図3に示す如く、セラミック回
路基板本体100のビア102に隣接する部分に多数の
ポア104、104・・・が形成されている。また、Al
2O3 とSiO2とを混合(Al2O3 /SiO2=3/2)して配合
した導体ペーストを使用した場合も、同様に、セラミッ
ク回路基板本体100のビア102に隣接する部分に多
数のポア104、104・・・が形成される。
【0014】以上、述べてきたセラミック回路基板は、
ビアのみが形成されたセラミック回路基板であるが、本
発明は一枚のアルミナセラミック回路基板本体の両面に
表面導体回路のみが形成されたセラミック回路基板、及
び一枚のアルミナセラミック回路基板本体の両面に形成
された表面導体回路がビアによって連結されたセラミッ
ク回路基板に適用できる。また、複数枚のグリーンシー
トが積層され焼成された多層セラミック回路基板におい
て、基板内部に形成された内部導体回路がビアによって
連結されたセラミック回路基板にも本発明を適用でき
る。
【0015】この様に、表面導体回路、ビアと表面導体
回路、或いはビアと内部導体回路が形成されたセラミッ
ク回路基板の製造は、先ず、主としてタングステン又は
モリブデンから成り、且つムライトが配合された導体ペ
ーストを使用し、純度99重量%以上の高純度アルミナ
から成るグリーンシートに、スクリーン印刷等によって
所定パターンの導体回路パターンを形成すると共に、必
要があればビア用に穿設されたスルーホールにも導体ペ
ーストを充填する。その後、グリーンシートと導体回路
パターンとを、還元性雰囲気下で同時焼成することによ
ってセラミック回路基板を形成できる。また、多層セラ
ミック回路基板は、ムライトが配合された導体ペースト
によって所定パターンの導体回路パターンが形成された
グリーンシートの複数枚を積層し、各グリーンシートと
導体回路パターンとを、還元性雰囲気下で同時焼成する
ことによって得ることができる。
【0016】かかるセラミック回路基板において、セラ
ミック回路基板に形成された導体回路とセラミック回路
基板との熱収縮率等のマッチングは、セラミック回路基
板に形成された導体回路の形態によって異なる。例え
ば、各セラミック回路基板の表面に形成された表面導体
回路に対しては、導体回路の長手方向の熱収縮率が問題
となり、ビアに対しては、ビアの半径方向の熱収縮率が
問題となる。このため、導体ペーストに配合されたムラ
イトのタングステン又はモリブデンに対する配合比率を
変更し、セラミック回路基板に形成された導体回路の形
態によって異なる熱収縮率等を調整してもよい。尚、導
体ペースト中のムライトの配合比率の変更は、タングス
テン又はモリブデンに対して0.5〜5重量%の範囲内
で行うことが好ましい。
【0017】
【実施例】本発明を実施例によって更に詳細に説明す
る。 実施例1 純度99.5重量%の高純度アルミナによって、矩形の
グリーンシートを形成し、直径0.2mmのスルーホー
ルを穿設した。その後、このスルーホールに、下記組成
の導体ペーストを充填した。 タングステン 100重量部 ムライト( 3Al2O3 ・2SiO2 ) 1重量部 溶剤 4重量部 バインダー 8重量部 尚、本実施例のタングステンとしては、粒径が1.1 μm
のタングステンと、粒径が0.3 μm のタングステンとが
混合比率1(1/1)で混合されているものを使用し
た。次いで、スルーホールに導体ペーストを充填したグ
リーンシートを、窒素と水素とから成る還元性雰囲気下
で60時間焼成した。この際の焼成温度は、1550℃
±10℃に調整した。得られたセラミック回路基板につ
いて、形成したビアの周辺を電子顕微鏡によって観察し
たところ、図2に示す様に、セラミック回路基板本体1
0のビア12に隣接する部分は、ポア14が著しく少な
く緻密な構造であった。
【0018】比較例1 実施例1において、ムライトに代えてSiO2を配合した導
体ペーストを使用した他は、実施例1と同様にしてセラ
ミック回路基板を得た。得られたセラミック回路基板に
ついて、形成したビアの周辺を電子顕微鏡によって観察
したところ、図3に示す様に、セラミック回路基板本体
100のビア102に隣接する部分は、ポア14が極め
て多く、実施例1のセラミック回路基板よりも疎な構造
であった。
【0019】実施例2 実施例1において、導体ペーストに配合したムライトの
配合量を、タングステン100重量部に対し、0.5重
量部、1重量部、2重量部、2.5重量部、3重量部、
4重量部、及び5重量部と変更した他は、実施例1と同
様にしてセラミック回路基板を形成した。得られたセラ
ミック回路基板について、形成したビアの周辺を電子顕
微鏡によって観察したところ、いずれもセラミック回路
基板本体のビアに隣接する部分は、ポアが著しく少なく
緻密な構造であった。特に、ムライトの配合量が、タン
グステン100重量部に対し、0.5〜3重量部とした
導体ペーストによってビアを形成したセラミック回路基
板では、他の水準よりもポアが少なかった。
【0020】比較例2 実施例1において、ムライトに代えてAl2O3 とSiO2とを
配合(Al2O3 /SiO2比=3/2)した導体ペーストを使
用した他は、実施例1と同様にしてセラミック回路基板
を得た。得られたセラミック回路基板について、形成し
たビアの周辺を電子顕微鏡によって観察したところ、セ
ラミック回路基板本体のビアに隣接する部分には、ポア
が極めて多く形成されており、実施例1のセラミック回
路基板よりも疎な構造であった。
【0021】実施例3 純度99.5重量%の高純度アルミナによって、第1枚
目の矩形のグリーンシートを形成し、所定箇所にスルー
ホールを穿設した。その後、このスルーホールに、下記
組成の導体ペーストを充填すると共に、導体ペーストに
よって所定パターンの導体回路パターンを形成した。 タングステン 100重量部 ムライト( 3Al2O3 ・2SiO2 ) 1重量部 溶剤 4重量部 バインダー 8重量部 尚、本実施例のタングステンとしては、粒径が1.1 μm
のタングステンと、粒径が0.3 μm のタングステンとが
混合比率1(1/1)で混合されているものを使用し
た。更に、同様にして形成した第2枚目の矩形のグリー
ンシートに、第1枚目のグリーンシートとは異なる箇所
に穿設したスルーホールに、上記組成の導体ペーストを
充填すると共に、第1枚目のグリーンシートとは異なる
パータンの導体回路パターンを導体ペーストによって形
成した。
【0022】次いで、第1枚目のグリーンシートに形成
された導体回路パターンが内部導体回路パターンとなる
ように、第1枚目と第2枚目とのグリーンシートを積層
して積層体とした後、積層体を窒素と水素とから成る還
元性雰囲気下で60時間焼成した。この際の焼成温度
は、1550℃±10℃に調整した。得られた多層セラ
ミック回路基板について、形成したビアの周辺及び内部
導体回路を電子顕微鏡によって観察したところ、セラミ
ック回路基板本体のビア及び内部導体回路の各々に隣接
する部分には、ポアが著しく少なく緻密な構造であっ
た。
【0023】
【発明の効果】本発明によれば、純度99重量%以上の
高純度アルミナから成るセラミック回路基板に、セラミ
ック回路基板本体と熱収縮率等のマッチングが図られた
導体回路を形成することができる。しかも、導体回路周
辺のセラミック回路基板本体に形成されるポアを著しく
減少させることができ、緻密なセラミック回路基板本体
を形成できる。
【図面の簡単な説明】
【図1】導体ペーストに配合するタングステン(W)の
粒径とムライトの配合量との関係を示すグラフである。
【図2】本発明に係るセラミック回路基板において、ビ
ア近傍の状態を示す部分断面部である。
【図3】純度99重量%以上の高純度アルミナから成る
グリーンシートのスルーホールに、従来の導体ペースト
を充填して焼成して得られたセラミック回路基板におい
て、形成されたビア近傍の状態を示す部分断面部であ
る。
【符号の説明】
10 セラミック回路基板本体 12 ビア 14 ポア

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 アルミナセラミック回路基板本体に、導
    体ペーストが焼成されて形成された導体回路を具備する
    セラミック回路基板において、 該アルミナセラミック回路基板本体が純度99重量%以
    上の高純度アルミナによって形成され、 且つ前記導体回路が主としてタングステン又はモリブデ
    ンから成ると共に、ムライトが含有されていることを特
    徴とするセラミック回路基板。
  2. 【請求項2】 高純度アルミナが、純度99.5重量%
    以上のアルミナである請求項1記載のセラミック回路基
    板。
  3. 【請求項3】 導体回路中に含有されたムライトが、タ
    ングステン又はモリブデンに対して0.5〜5重量%で
    ある請求項1記載のセラミック回路基板。
  4. 【請求項4】 アルミナによって形成されたグリーンシ
    ートを還元性雰囲気下で焼成し、導体回路を具備するセ
    ラミック回路基板を製造する際に、 純度99重量%以上の高純度アルミナによって形成した
    グリーンシートに、主としてタングステン又はモリブデ
    ンから成と共に、ムライトが配合された導体ペーストに
    よって導体回路パターンを形成し、 次いで、前記導体回路パターンを形成する導体ペースト
    とグリーンシートとを同時焼成することを特徴とするセ
    ラミック回路基板の製造方法。
  5. 【請求項5】 高純度アルミナとして、純度99.5重
    量%以上のアルミナを使用する請求項4記載のセラミッ
    ク回路基板の製造方法。
  6. 【請求項6】 導体ペーストに配合されたムライトの配
    合量を、タングステン又はモリブデンに対して0.5〜
    5重量%とする請求項4記載のセラミック回路基板の製
    造方法。
  7. 【請求項7】 セラミック回路基板を構成する導体回路
    の形成に使用される導体ペーストにおいて、 該導体ペーストが、主としてタングステン又はモリブデ
    ンから成り、且つムライトが配合されていることを特徴
    とする導体ペースト。
  8. 【請求項8】 導体ペーストに含有された助剤としての
    ムライト含有量が、タングステン又はモリブデンに対し
    0.5〜5重量%である請求項7記載の導体ペースト。
JP10931594A 1994-05-24 1994-05-24 セラミック回路基板及びその製造方法並びに導体ペースト Pending JPH07321431A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10931594A JPH07321431A (ja) 1994-05-24 1994-05-24 セラミック回路基板及びその製造方法並びに導体ペースト

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10931594A JPH07321431A (ja) 1994-05-24 1994-05-24 セラミック回路基板及びその製造方法並びに導体ペースト

Publications (1)

Publication Number Publication Date
JPH07321431A true JPH07321431A (ja) 1995-12-08

Family

ID=14507103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10931594A Pending JPH07321431A (ja) 1994-05-24 1994-05-24 セラミック回路基板及びその製造方法並びに導体ペースト

Country Status (1)

Country Link
JP (1) JPH07321431A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020174210A (ja) * 2016-12-08 2020-10-22 株式会社村田製作所 多層セラミック基板及び電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020174210A (ja) * 2016-12-08 2020-10-22 株式会社村田製作所 多層セラミック基板及び電子装置

Similar Documents

Publication Publication Date Title
EP1658969A2 (en) Process for the constrained sintering of a pseudo-symmetrically configured low temperature cofired ceramic structure
EP1658968B1 (en) Process for the constrained sintering of a pseudo-symmetrically configured low temperature cofired ceramic structure
US6191934B1 (en) High dielectric constant embedded capacitors
WO2016114121A1 (ja) セラミック基板の製造方法、セラミック基板及び銀系導体材料
WO1988003919A1 (en) Tungsten paste for co-sintering with pure alumina and method for producing same
JPH05206317A (ja) AlNセラミツク電子パツケージ用メタライジング剤
JPH07321431A (ja) セラミック回路基板及びその製造方法並びに導体ペースト
JP2933463B2 (ja) セラミック多層配線基板及びその製造方法
US20060110586A1 (en) Process for the constrained sintering of a pseudo-symmetrically configured low temperature cofired ceramic structure
JPH07245482A (ja) セラミック回路基板及びその製造方法
JP3537698B2 (ja) 配線基板およびその製造方法
JP2553250B2 (ja) 低誘電率セラミックス回路基板の製造方法
JP2002232142A (ja) 多層配線基板およびその製造方法
JPS5922398A (ja) 多層セラミツク基板
JP2001144438A (ja) 多層セラミック基板およびその製造方法
JPH11274725A (ja) 多層配線基板およびその製造方法
JPH06291435A (ja) 導体ペースト及びそれによって導体を形成したセラミック配線基板並びにそのセラミック配線基板の製造方法
JPH02230798A (ja) 複合積層セラミック部品
KR20240041855A (ko) 내부 전극 및 이를 포함하는 다층 세라믹 기판
JP3688919B2 (ja) セラミック多層配線基板
JPS63306690A (ja) 酸化物セラミックス系超電導体を用いたハイブリッドic配線回路
JP2002299519A (ja) 複合セラミック基板
JPS62254494A (ja) セラミツクス配線基板及びその製造法
JPH08279666A (ja) 導電性ペースト
JPS61230393A (ja) 混成集積回路用多層基板