JP4135443B2 - 積層型セラミック電子部品の製造方法 - Google Patents

積層型セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP4135443B2
JP4135443B2 JP2002257985A JP2002257985A JP4135443B2 JP 4135443 B2 JP4135443 B2 JP 4135443B2 JP 2002257985 A JP2002257985 A JP 2002257985A JP 2002257985 A JP2002257985 A JP 2002257985A JP 4135443 B2 JP4135443 B2 JP 4135443B2
Authority
JP
Japan
Prior art keywords
ceramic
conductive paste
glass
powder
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002257985A
Other languages
English (en)
Other versions
JP2004096010A (ja
Inventor
毅 山名
秀彦 田中
政樹 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2002257985A priority Critical patent/JP4135443B2/ja
Publication of JP2004096010A publication Critical patent/JP2004096010A/ja
Application granted granted Critical
Publication of JP4135443B2 publication Critical patent/JP4135443B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、積層型セラミック電子部品の製造方法に関するもので、特に、セラミック層間に形成される内部回路要素膜の厚みに起因する段差を吸収するために内部回路要素膜のパターンのネガティブパターンをもって形成された段差吸収用セラミック層を備える、積層型セラミック電子部品を製造するたの方法に関するものである。
【0002】
【従来の技術】
たとえば積層セラミックコンデンサのような積層型セラミック電子部品を製造しようとするとき、複数枚のセラミックグリーンシートが用意され、これらセラミックグリーンシートが積み重ねられる。特定のセラミックグリーンシート上には、得ようとする積層型セラミック電子部品の機能に応じて、コンデンサ、抵抗、インダクタ、バリスタ、フィルタ等を構成するための導体膜または抵抗体膜のような内部回路要素膜が形成されている。
【0003】
近年、電子機器の小型化かつ軽量化が進み、このような電子機器において用いられる積層型セラミック電子部品に対しても、小型化かつ軽量化が強く要望されるようになっている。たとえば、積層セラミックコンデンサの場合には、小型化かつ大容量化の要求が高まっている。
【0004】
積層セラミックコンデンサを製造しようとする場合、典型的には、誘電体セラミックの原料粉末および有機ビヒクルを含むセラミックスラリーが用意され、このセラミックスラリーをシート状に成形することによって、セラミックグリーンシートが作製される。次に、セラミックグリーンシートの主面上に、所定のパターンをもって導電性ペーストをスクリーン印刷等によって付与することによって、所定の厚みを有する内部回路要素膜としての内部電極となる導電性ペースト膜が形成される。次に、導電性ペースト膜が形成された複数枚のセラミックグリーンシートが積み重ねられ、さらに、その上下に導電性ペースト膜を形成していない所定の枚数のセラミックグリーンシートが積み重ねられることによって、生の積層体が作製される。
【0005】
次に、生の積層体は、積層方向にプレスされた後、個々の積層セラミックコンデンサのための積層体チップとなるべき大きさに切断され、次いで、脱バインダ工程を経た後、焼成工程に付され、最終的に外部電極が形成されることによって、積層セラミックコンデンサが完成される。
【0006】
このような積層セラミックコンデンサにおいて、その小型化かつ大容量化に対する要求を満足させるためには、セラミックグリーンシートおよび導電性ペースト膜の多層化およびセラミックグリーンシートの薄層化を図ることが必要である。
【0007】
しかしながら、上述のような多層化および薄層化が進めば進むほど、導電性ペースト膜の各厚みの累積の結果、導電性ペースト膜が位置する部分とそうでない部分との間での厚みの差がより大きくなり、前述した積層体チップにおいて、その主面が凸状となるような変形が生じてしまう。このような変形が生じるということは、導電性ペースト膜が位置していない部分においては、プレス工程の際に比較的大きな歪みがもたらされており、また、セラミックグリーンシート間の密着性が劣っていることを意味している。その結果、焼成時に引き起こされる内部ストレスによって、デラミネーションやクラック等の構造欠陥を招きやすい。また、内部電極となるべき導電性ペースト膜を不所望に変形させている場合もあり、これによって、ショート不良が生じることがある。
【0008】
上述のような問題を解決するため、セラミックグリーンシートの主面上の導電性ペースト膜が形成されていない領域に、段差吸収用セラミックグリーン層を形成し、この段差吸収用セラミックグリーン層によって、セラミックグリーンシート上での導電性ペースト膜の厚みによる段差を低減することが、たとえば、特開昭56−94719号公報、特開平3−74820号公報、特開平9−106925号公報等に記載されている。
【0009】
上述のように、段差吸収用セラミックグリーン層を形成することによって、生の積層体を作製したとき、導電性ペースト膜が位置する部分とそうでない部分との間での厚みの差が実質的に生じなくなり、得られた積層体チップにおいて、凸状となるような変形が生じにくくなる。その結果、デラミネーションやクラック等の構造欠陥および導電性ペースト膜の変形によるショート不良といった問題を生じにくくすることができ、得られた積層セラミックコンデンサの信頼性を高めることができる。
【0010】
他方、積層セラミックコンデンサのコストの低減を図ることを主たる目的として、内部電極を形成するための導電性ペーストに含まれる導電成分として、ニッケルまたは銅などの卑金属が用いられるようになってきている。特に、コストや耐酸化性の観点から、卑金属のうち、ニッケルが用いられることが多い。
【0011】
前述したような積層セラミックコンデンサの小型化かつ大容量化を図るためには、セラミックグリーンシートの薄層化に加えて、内部電極となるべき導電性ペースト膜を薄層化することも重要である。そして、導電性ペースト膜を薄層化するには、これを形成するための導電性ペーストに含まれる導電成分としての金属粉末の微粉化が必要となり、そのための検討がなされている。たとえば、液相法や気相法によって、粒径200nmというように微粉化されたニッケル粉末を得ることができる。
【0012】
しかしながら、上述のように微粉化されたニッケル粉末を含む導電性ペーストを用いて導電性ペースト膜を形成した場合、ニッケルの酸化防止のために不活性雰囲気または還元性雰囲気などの非酸化性雰囲気中で焼成工程が実施されるが、このような雰囲気中で焼成工程を実施すると、ニッケル粉末の焼結が焼成工程の比較的早い段階で進んでしまう。ニッケル粉末として、活性の比較的低い単結晶の粉末を用いても、600℃以下の温度で焼結およびそれに伴う収縮が開始する。
【0013】
他方、セラミックグリーンシートおよび段差吸収用セラミックグリーン層において用いられるセラミック粉末は、チタン酸バリウムの場合には、焼結のための1200℃以上の高温を必要とする。その結果、セラミック粉末とニッケル粉末との間での熱収縮開始温度や収縮量の差が大きく、特に段差吸収用セラミックグリーン層と導電性ペースト膜との間での収縮挙動の差のために生じる内部ストレスの結果、焼結後の積層体において、その主面が凹状となるような変形が生じ、このことがデラミネーションやクラック等の構造欠陥を招く原因となる。
【0014】
上述のような問題を解決するため、たとえば、ニッケル粉末の焼結を抑制する技術が、たとえば特開昭57−30308号公報または特開平11−343501号公報に提案されている。しかしながら、このようにニッケル粉末の焼結が抑制されたとしても、導電性ペーストとセラミックグリーンシートおよび段差吸収用セラミックグリーン層との間での焼成による収縮挙動を完全に一致させることは極めて困難である。
【0015】
【特許文献1】
特開昭56−94719号公報
【特許文献2】
特開平3−74820号公報
【特許文献3】
特開平9−106925号公報
【特許文献4】
特開昭57−30308号公報
【特許文献5】
特開平11−343501号公報
【特許文献6】
特開2001−126951号公報
【特許文献7】
特開2001−237140号公報
【0016】
【発明が解決しようとする課題】
焼成時の収縮挙動を互いに近づけるため、上述したような導電性ペースト側の収縮挙動を調整する方法に代えて、段差吸収用セラミックグリーン層のためのセラミックペースト側の収縮挙動を調整する方法を採用することが考えられる。この場合、たとえば特開2001−126951号公報または特開2001−237140号公報に記載されているようなガラス粉末を添加したセラミックペーストを、段差吸収用セラミックグリーン層の形成のために用いることが一つの対策となり得る。なぜなら、セラミックペーストにガラス粉末を添加することによって、このセラミックペーストの焼成時の収縮挙動を導電性ペーストの収縮挙動に近づけ得る可能性があるからである。
【0017】
しかしながら、セラミックペーストにガラス粉末を添加した場合、次のような別の問題に遭遇し得ることが考えられる。
【0018】
すなわち、ガラス粉末を微粉化するための粉砕には限界があるため、ガラス粉末には粗大粒子が残存する可能性が高い。そのため、焼成工程において、段差吸収用セラミックグリーン層が収縮する際、ガラス粉末の粗大粒子がセラミックグリーンシートを突き抜いてしまい、ショート不良を招くことがある。また、ガラス粉末を均一にセラミックペースト中に分散していなかったり、あるいは、ガラス粉末の粗大粒子がセラミックペースト中に存在していたりすると、焼成工程において、焼結の進行度合いが場所によって異なる状況がもたらされ、その結果、均一な焼結状態が得られなくなってしまう。
【0019】
上述のような問題は、積層セラミックコンデンサにおけるセラミック層および内部電極の薄層化がより進むほど、より深刻になる。
【0020】
以上、主として積層セラミックコンデンサに関連して説明を行なったが、同様の問題は、積層セラミックコンデンサ以外のたとえば積層インダクタといった他の積層型セラミック電子部品においても遭遇し得る。
【0021】
そこで、この発明の目的は、上述のような問題を解決し得る、積層型セラミック電子部品の製造方法を提供しようとすることである。
【0022】
【課題を解決するための手段】
この発明に係る積層型セラミック電子部品の製造方法では、基本的に、次のような工程が実施される。
【0023】
まず、セラミックスラリー、導電性ペーストおよびセラミックペーストがそれぞれ用意される。
【0024】
次に、セラミックスラリーを成形することによって得られたセラミックグリーンシートと、セラミックグリーンシートの主面上に所定のパターンをもって導電性ペーストを付与することによって形成された所定の厚みを有する導電性ペースト膜と、導電性ペースト膜の厚みによる段差を低減するようにセラミックグリーンシートの主面上であって導電性ペースト膜が形成されない領域にセラミックペーストを付与することによって形成された段差吸収用セラミックグリーン層とを備える、複数枚の複合構造物が作製される。
【0025】
次に、これら複数枚の積層構造物を積み重ねることによって、生の積層体が作製される。
【0026】
そして、生の積層体が焼成される。
【0027】
このような基本的工程を備える、積層型セラミック電子部品の製造方法において、この発明では、前述した技術的課題を解決するため、セラミックペーストに含まれるセラミック粉末は、その表面の少なくとも一部が550〜850℃の軟化温度を有するガラスからなるガラス膜によって覆われており、セラミックペーストに含まれるガラスは、セラミック粉末100重量部に対して、0.5重量部以上含んでいることを特徴としている。
【0028】
なお、この明細書において、「セラミック粉末」というときは、たとえばチタン酸バリウム粉末のように仮焼等の工程を経て合成された複合金属酸化物の粉末のほか、各金属の酸化物粉末または炭酸化物粉末のような単一金属化合物の粉末をも含む。
【0029】
セラミックペーストに含まれるセラミック粉末は、そのすべての粒子がガラス膜によって覆われている、あるいはその粒子の表面のすべてがガラス膜によって覆われている必要はない。しかしながら、前述したように、セラミック粉末100重量部に対して、ガラスが0.5重量部以上含むようにされるが、好ましくは、ガラスが0.5〜8重量部含むようにされる。
【0030】
また、ガラスは、少なくともSiO2 を含んでいることが好ましい。
【0031】
この発明は、ニッケル粉末または銅粉末のような卑金属粉末を含む導電性ペーストが導電性ペースト膜の形成のために用いられるとき、特に有利に適用される。
【0032】
この発明において、セラミックスラリーは、セラミックペーストに含まれるセラミック粉末と実質的に同じ組成を有するセラミック粉末を含むことが好ましい。この発明の特定的な実施態様において、セラミックスラリーおよびセラミックペーストにそれぞれ含まれるセラミック粉末は、ともに、たとえば誘電体セラミック粉末である。このような場合、導電性ペースト膜が、互いの間に静電容量を形成するように配置される内部電極となるべきものであるとき、積層セラミックコンデンサを製造することができる。
【0033】
また、生の積層体を作製する工程において、前述した複合構造物が100枚以上積み重ねられるとき、この発明が特に有利に適用される。
【0034】
また、複合構造物において、導電性ペースト膜と段差吸収用セラミックグリーン層との厚みの差は、0.3μm以下となるようにされることが好ましく、0.1μm以下となるようにされることがより好ましい。
【0035】
【発明の実施の形態】
以下に、この発明の一実施形態の説明を、図1に示すような積層セラミックコンデンサ1の製造方法について行なう。図1は、積層セラミックコンデンサ1の断面図である。
【0036】
積層セラミックコンデンサ1は、その部品本体としての積層体2を備えている。積層体2は、複数層の誘電体セラミック層3を積層した構造を有し、誘電体セラミック層3間の特定の界面に沿って、内部回路要素膜としての内部電極4が形成されている。また、内部電極4の厚みと実質的に同様の厚みをもって、段差吸収用セラミック層5が、内部電極4が形成された誘電体セラミック層3間の界面における内部電極4が形成されない領域に形成されている。
【0037】
また、積層体2の各端部には、外部電極6が導電性ペーストの焼き付けによって形成されている。これら外部電極6上には、必要に応じて、ニッケル、銅などの第1のめっき膜7が形成され、さらにその上に、半田、錫などの第2のめっき膜8が形成されている。
【0038】
前述した内部電極4は、互いの間に静電容量を形成するように誘電体セラミック層3を挟んで配置され、この静電容量を取り出すため、一方の外部電極6に電気的に接続されるものと他方の外部電極6に電気的に接続されるものとが積層方向に関して交互に配列されている。
【0039】
このような積層セラミックコンデンサ1を製造するため、誘電体セラミック層3のためのセラミックスラリー、内部電極4のための導電性ペーストおよび段差吸収用セラミック層5のためのセラミックペーストがそれぞれ用意される。
【0040】
上述したセラミックスラリーおよびセラミックペーストは、ともに、誘電体セラミック粉末を含んでいる。このような誘電体セラミック粉末としては、たとえば、チタン酸バリウム系、チタン酸ストロンチウム系またはチタン酸カルシウム系などのペロブスカイト構造を示す誘電体セラミックからなるものが用いられる。
【0041】
上述した誘電体セラミック粉末は、たとえば、主成分となるチタン酸バリウム等の粉末を加水分解法によって作製し、これに適当な添加成分を酸化物粉末または炭酸化物粉末の形態で混合し、次いで仮焼することによって得ることができる。なお、添加成分については、添加成分を含む溶液を主成分粉末の表面に付与し、これを熱処理することによって添加されてもよい。この場合において、添加成分を含む溶液を得るため、添加成分をたとえば有機溶媒に可溶な状態とするため、アルコキシドとしたり、アセチルアセトネートまたは金属石鹸のような化合物としたりすることが行なわれる。
【0042】
セラミックスラリーは、上述したような誘電体セラミック粉末に、有機バインダおよび有機溶剤からなる有機ビヒクルを混合し、たとえばボールミルを用いて分散処理することによって作製される。このとき、有機バインダとしては、たとえばポリビニルブチラール系バインダが用いられ、有機溶剤としては、たとえばエタノールが用いられる。
【0043】
このようなセラミックスラリーを、たとえばドクターブレード法を用いてシート状に成形することによって、誘電体セラミック層3となるべきセラミックグリーンシート11が図2に示すように作製される。
【0044】
また、前述した導電性ペーストは、たとえばニッケル粉末を化学気相法によって作製し、これに、有機バインダおよび有機溶剤等を混合し、たとえば3本ロールミルまたはニーダーなどによる分散処理を施すことによって作製される。
【0045】
また、段差吸収用セラミック層5のためのセラミックペーストを作製するため、前述したような誘電体セラミック粉末が用いられ、この誘電体セラミック粉末の表面がガラスからなるガラス膜によって覆われた状態とするための処理が施される。たとえば、ガラスを構成する金属の金属石鹸、金属アルコキシドまたはアセチルアセトネートのような化合物を用いて、金属成分を含む溶液を作製し、この溶液を誘電体セラミック粉末の表面に付与し、熱処理すれば、金属成分が酸化物となって、ガラスが生成され、セラミック粉末がガラス膜によって覆われた状態とすることができる。
【0046】
上述したガラスとしては、その軟化温度が550〜850℃の範囲にあるものが用いられる。ガラスの軟化温度が550℃未満である場合には、セラミックペーストの焼結収縮が前述した導電性ペーストよりも早く生じ、また、ガラスの軟化温度が850℃を超える場合には、セラミックペーストの焼結収縮が導電性ペーストよりも遅く生じ、いずれの場合にも、構造欠陥を十分に防止し得ないことがあるためである。
【0047】
また、セラミックペーストにおいて、セラミック粉末のすべてがガラス膜によって覆われている、あるいはセラミック粉末の表面のすべてがガラス膜によって覆われている必要はないが、ガラスは、セラミック粉末100重量部に対して、0.5重量部以上含むようにされる。ガラスの添加量が0.5重量部未満の場合には、導電性ペーストとの間での焼結収縮の差を低減するのに十分ではないことがある。
【0048】
また、好ましくは、ガラスの添加量は、セラミック粉末100重量部に対して、8重量部以下とされる。ガラスの添加量が8重量部を越える場合には、積層体2の表面にガラスが浮き出て、積層セラミックコンデンサ1の機能が適正に発揮できなくなることがあるためである。
【0049】
また、セラミック粉末を覆うガラス膜を構成するガラスは、少なくともSiO2 を含有することが好ましい。
【0050】
上述のように、ガラス膜によって覆われたセラミック粉末に、有機バインダおよび有機溶剤からなる有機ビヒクルを混合し、たとえば3本ロールミルを用いて分散処理することによって、セラミックペーストが得られる。
【0051】
次に、図2に示すように、セラミックグリーンシート11の主面上に所定のパターンをもって導電性ペーストを付与することによって所定の厚みを有する内部電極4となるべき導電性ペースト膜12がたとえばスクリーン印刷によって形成される。この段階において、セラミックグリーンシート11上には、導電性ペースト膜12の厚みによる段差が生じている。
【0052】
次に、上述した導電性ペースト膜12の厚みによる段差を低減するように、好ましくは、段差を実質的になくすように、セラミックグリーンシート11の主面上であって、導電性ペースト膜12が形成されていない領域に、前述したセラミックペーストを付与することによって、段差吸収用セラミックグリーン層13が形成される。段差吸収用セラミックグリーン層13は、導電性ペースト膜12のネガティブパターンを有していて、たとえばスクリーン印刷によって形成される。
【0053】
なお、上述した説明では、導電性ペースト膜12を形成した後に段差吸収用セラミックグリーン層13を形成したが、逆に、段差吸収用セラミックグリーン層13を形成した後に導電性ペースト膜12を形成するようにしてもよい。
【0054】
上述のように、セラミックグリーンシート11上に導電性ペースト膜12および段差吸収用セラミックグリーン層13が形成された、複合構造物14は、複数枚用意され、これら複合構造物14は、所定の枚数だけ積み重ねられ、さらにその上下に導電性ペースト膜および段差吸収用セラミックグリーン層のいずれもが形成されていないセラミックグリーンシートが積み重ねられることによって、図1に示した積層体2の生の状態のものが得られる。次に、この生の積層体2は、積層方向にプレスされる。
【0055】
なお、以上の工程は、通常、複数個の積層体2を取り出すためのマザーの状態で実施される。したがって、その後、個々の積層体2となるべき大きさに切断する工程が実施される。
【0056】
次に、脱バインダ工程を経た後、焼成工程に付され、それによって、焼結後の積層体2が得られる。この積層体2において、誘電体セラミック層3はセラミックグリーンシート1に由来するもので、内部電極4は導電性ペースト膜12に由来するもので、段差吸収用セラミック層5は、段差吸収用セラミックグリーン層13に由来するものである。
【0057】
次に、外部電極6ならびに第1および第2のめっき膜7および8が形成されることによって、図1に示すような積層セラミックコンデンサ1が完成される。
【0058】
上述のように、積層セラミックコンデンサ1を製造するにあたって、段差吸収用セラミックグリーン層13を形成することによって、生の状態にある積層体2において、内部電極4となるべき導電性ペースト膜12が位置する部分とそうでない部分との間での厚みの差を低減することができ、積層体2において、不所望な変形が生じにくくなる。
【0059】
この場合において、導電性ペースト膜12と段差吸収用セラミックグリーン層13との厚みの差は、できるだけ小さい方が好ましく、たとえば0.3μm以下となるように形成され、より好ましくは0.1μm以下となるように形成される。このように、厚みの差が小さくされることにより、複合構造物14がたとえば100枚以上積み重ねられても、積層体2において、不所望な変形を生じさせにくくすることができる。
【0060】
また、このような積層セラミックコンデンサ1の製造方法において、段差吸収用セラミックグリーン層13を形成しているセラミックペーストに含まれるセラミック粉末がガラス膜によって覆われている。したがって、まず、このガラスによって、段差吸収用セラミックグリーン層13の焼成時の収縮挙動を、導電性ペースト膜12の収縮挙動に近づけたり実質的に一致させたりすることが可能になる。また、セラミック粉末を覆うガラス膜の状態でガラスがセラミックペースト中に存在しているので、ガラスをセラミックペーストにおいて均一に存在させることができ、また、ガラス粉末の粗大粒子がセラミックペースト中に存在する可能性を回避することができる。その結果、段差吸収用セラミックグリーン層13の焼結の結果得られた段差吸収用セラミック層5において、均一な焼結状態を得ることができる。
【0061】
以上、この発明を、積層セラミックコンデンサの製造方法について説明したが、この発明は、積層セラミックコンデンサ以外のたとえば積層インダクタのような他の積層型セラミック電子部品の製造方法においても適用することができる。
【0062】
この発明において、セラミックペーストに含まれるセラミック粉末は、セラミックスラリーに含まれるセラミック粉末と実質的に同じ組成を有していることが好ましい。これによって、セラミックグリーンシートと段差吸収用セラミックグリーン層との焼結性を一致させることが容易であり、焼結性の不一致によるデラミネーションやクラック等の発生を防止することができる。
【0063】
たとえば、積層インダクタを製造する場合には、セラミックスラリーとして、磁性体セラミック粉末を含むものが用いられるので、セラミックペーストについても、磁性体セラミック粉末を含むものを用いることが好ましい。
【0064】
この発明では、セラミックペーストに含まれるセラミック粉末の組成に実質的に左右されることなく、セラミック粉末を覆うガラス膜による効果を発揮させることができる。
【0065】
次に、この発明を、実験例に基づいて、より具体的に説明する。
【0066】
【実験例】
この実験例は、積層セラミックコンデンサの製造方法に関するもので、段差吸収用セラミックグリーン層のためのセラミックペーストに含まれるセラミック粉末がガラス膜によって覆われていることによる効果を確認するために実施したものである。
【0067】
1.セラミック粉末の作製
チタン酸バリウム粉末を、加水分解法で作製し、100重量部のBaTiO3 に対して、3重量部のSiO2 を添加するとともに、100モルのBaTiO3 に対して、0.02モルのDy、0.02モルのMgおよび0.005モルのMnを、各々の酸化物粉末または炭酸化物粉末の形態で添加した後、950℃の温度で仮焼することによって、粒径0.2μmのセラミック粉末としてのチタン酸バリウム系粉末を得た。
【0068】
2.セラミックスラリーおよびセラミックグリーンシートの作製
上で作製したチタン酸バリウム系粉末に、ポリビニルブチラール系バインダとエタノールを含む有機溶剤とを加えて、ボールミルにより湿式混合し、セラミックスラリーを作製した。
【0069】
次に、このセラミックスラリーに対して、ドクターブレード法を適用して焼成後の厚みが1μmとなるセラミックグリーンシートおよび焼成後の厚みが2μmとなるセラミックグリーンシートの2種類を作製した。
【0070】
3.導電性ペーストの作製
化学気相法によって、平均粒径200nmのニッケル粉末を作製した。
【0071】
次に、30重量部のニッケル粉末に、2重量部のアミン系分散剤(花王株式会社製「エソデュオミン」)、ならびにテルピネオール溶剤とエチルセルロースとを重量比で94:6の割合で混合して作製した30重量部の有機ビヒクルを加え、3本ロールミルによって分散処理してペースト化し、次いで、金属焼結フィルタ(3μm)を通過させて、導電性ペーストを得た。
【0072】
4.ガラス膜によって覆われたセラミック粉末の作製
表1に示すような種々の組成を有するガラスG1〜G6からなるガラス膜によって覆われたセラミック粉末を作製するため、ガラス構成金属の金属石鹸を用いて、これら金属成分を含む溶液を、先に準備したチタン酸バリウム系粉末の表面に付与し、空気中において、400℃の温度で24時間熱処理することによって、ガラスG1〜G6の各々からなるガラス膜によってそれぞれ覆われたチタン酸バリウム系粉末を得た。
【0073】
なお、後の表2および表3に示すように、チタン酸バリウム系粉末を覆うガラスの量を、チタン酸バリウム系粉末100重量部に対して、0.3〜8.3重量部の範囲で変えた複数種類のセラミック粉末を作製した。
【0074】
【表1】
Figure 0004135443
【0075】
表1には、ガラスG1〜G6の各々の軟化温度(Ts)も示されている。
【0076】
5.セラミックペーストの作製
上で作製した40重量部のガラスコートされたチタン酸バリウム系粉末に対して、テルピネオール溶剤とエチルセルロースとを重量比で94:6の割合で混合して作製した48重量部の有機ビヒクル、ならびにテルピネオール溶剤とブチラール樹脂とを重量比で90:12の割合で混合して作製した12重量部の有機ビヒクルを加え、3本ロールミルにて分散処理してペースト化し、次いで、金属焼結フィルタ(3μm)を通過させて、セラミックペーストを得た。
【0077】
なお、後の表3に示す試料28〜33については、ガラスコートしたチタン酸バリウム系粉末に代えて、ガラスコートされていないチタン酸バリウム系粉末およびガラス粉末を用いて、セラミックペーストを作製した。
【0078】
6.積層セラミックコンデンサの作製
先に作製したセラミックグリーンシートの主面上に、先に作製した導電性ペーストをスクリーン印刷し、内部電極となる導電性ペースト膜を形成した。次に、セラミックグリーンシートの主面上の導電性ペースト膜が形成されていない領域に、上に作製したセラミックペーストをスクリーン印刷し、段差吸収用セラミックグリーン層を形成した。ここで、後の表2および表3に示すように、導電性ペースト膜と段差吸収用セラミックグリーン層との厚みの差を種々に異ならせた。
【0079】
なお、導電性ペースト膜と段差吸収用セラミックグリーン層との厚みの差は、ZYGO社製の光干渉式の膜厚計「New View」を用いて、10視野分の厚みを測定し、その平均値による厚みの差を求めたものである。
【0080】
次に、上述のように導電性ペースト膜および段差吸収用セラミックグリーン層を形成しているセラミックグリーンシートを、導電性ペースト膜の引き出されている側が互い違いとなるように積層するとともに、その上下に導電性ペースト膜等が付与されていないセラミックグリーンシートを積層することによって、生の積層体を作製し、この積層体を熱プレスし、所定の寸法に切断し、チップ状の生の積層体を得た。
【0081】
なお、上述の積層工程において、焼成後の厚みが2μmのセラミックグリーンシートについては、100層積層し、焼成後の厚みが1μmのセラミックグリーンシートについては、200層積層し、導電性ペースト膜が100層のものと200層のものとの2種類を作製した。このとき、上下の外層シートは、焼成後に各100μm厚となるように積層した。
【0082】
次に、チップ状の生の積層体を、窒素雰囲気中において300℃の温度に加熱し、脱バインダ処理した後、酸素分圧10-9〜10-12 MPaのH2 −N2 −H2 Oガスからなる還元性雰囲気中において最高温度1100〜1300℃で2時間保持するプロファイルにて焼成工程を実施した。
【0083】
次に、焼結した積層体の両端部に、B2 3 −Li2 O−SiO2 −BaO系のガラスフリットを含有する銀ペーストを塗布し、窒素雰囲気中において600℃の温度で焼き付け、外部電極を形成した。
【0084】
このようにして得られた各試料に係る積層セラミックコンデンサの外形寸法は、内部電極が100層のものについては、幅が1.25mm、長さが2.0mm、厚さが0.5mmであり、内部電極が200層のものについては、幅が1.25mm、長さが2.0mm、厚さが0.6mmであった。
【0085】
7.評価
以上のようにして得られた各試料に係る積層セラミックコンデンサについて、表2および表3に示すように、構造欠陥発生数およびショート不良発生率をそれぞれ評価した。
【0086】
構造欠陥発生数は、各試料を100個ずつ抽出し、樹脂で固めて研磨し、倍率500倍の金属顕微鏡を用いて、デラミネーションおよび/またはクラックの発生の有無を目視で検査し、これらデラミネーションおよび/またはクラックが発生しているものを構造欠陥が発生しているものとして、その数を求めたものである。
【0087】
ショート不良発生率は、静電容量を自動ブリッジ式測定器(LCRメータ/YHP4274A)を用いて測定し、所望の静電容量を取得できなかった試料をショーと不良が発生しているものとして、100個の試料中において、ショート不良が発生している試料数の比率を求めたものである。
【0088】
また、ショート不良発生率が100%とならなかった試料4〜24については、表2および表3に示すように、導通不良発生率を評価した。すなわち、導通不良発生率は、静電容量を自動ブリッジ式測定器を用いて測定し、所望の静電容量の80%未満しか得られなかった試料を導通不良とし、100個の試料中において、導通不良が発生している試料数の比率を求めたものである。
【0089】
なお、表2および表3には、表1に示したガラスの軟化温度(Ts)が繰り返し示されている。
【0090】
【表2】
Figure 0004135443
【0091】
【表3】
Figure 0004135443
【0092】
表2および表3において、試料番号に*を付したものは、この発明の範囲外の試料である。これら試料のうち、表3に示した試料28〜33は、前述したように、ガラスコートされたセラミック粉末ではなく、セラミック粉末とガラス粉末とを各々別に含有させたセラミックペーストを用いて段差吸収用セラミックグリーン層を形成した比較例に相当する。
【0093】
また、この発明の範囲内にある試料4〜11および13〜24のうち、△を付したものは、セラミックペーストに含まれるセラミック粉末を覆うガラス膜を構成するガラスの量ならびに導電性ペースト膜と段差吸収用セラミックグリーン層との厚みの差のいずれかの点において、好ましい範囲から外れたものである。
【0094】
まず、この発明の範囲内にある試料4〜11および13〜24によれば、内部電極が100層の試料においては、構造欠陥が全く発生せず、また、ショート不良も全く発生しなかった。
【0095】
また、ガラスの量が0.5〜8重量部という好ましい条件を満たす試料4〜11、13〜19および21〜24によれば、内部電極が100層の試料においては、構造欠陥およびショート不良が全く発生しなかったばかりでなく、内部電極が100層および200層の双方の試料において、導通不良が全く発生しなかった。
【0096】
これに対して、試料20のように、ガラスの量が8重量部を超えるものでは、過剰なガラスが積層体表面に浮き出るため、外部電極との導通が不良となり好ましくない。
【0097】
また、試料5、9、15、16および22のように、導電性ペースト膜と段差吸収用セラミックグリーン層との厚みの差が0.3μmを超えるものについては、内部電極が200層の試料において、構造欠陥およびショート不良がいくつかの試料について発生した。
【0098】
以上のような、この発明の範囲内にある試料4〜11および13〜24のうち、ガラスの軟化温度が550〜800℃の範囲にあり、ガラスの量が0.5〜8重量部の範囲にあり、さらに導電性ペースト膜と段差吸収用セラミックグリーン層との厚みの差が0.3μm以下である試料4、6〜8、10、11、13、14、17〜19、21、23および24が最も好ましく、これらの試料によれば、内部電極が100層および200層のいずれの試料においても、構造欠陥が全く発生せず、ショート不良も全く発生せず、また、導通不良も全く発生しなかった。
【0099】
これに対して、試料1〜3のように、ガラスの軟化温度が550℃未満のもの、および、試料25〜27のように、ガラスの軟化温度が850℃を超えるものでは、構造欠陥発生数およびショート不良発生率において高い値を示した。
【0100】
また、試料12のように、ガラスの量が0.5重量部未満のものでは、構造欠陥発生数およびショート不良発生率について、比較的高い値を示した。
【0101】
他方、比較例である試料28〜33では、構造欠陥発生数およびショート不良発生率について、高い値を示した。
【0102】
【発明の効果】
以上のように、この発明によれば、段差吸収用セラミックグリーン層を形成するためのセラミックペーストとして、その表面の少なくとも一部が550〜850℃の範囲にある軟化温度を有するガラスからなるガラス膜によって覆われているセラミック粉末を含むものが用いられ、このセラミックペーストにおいて、セラミック粉末100重量部に対して、上述のガラスが0.5重量部以上含むようにされる。
【0103】
したがって、このセラミックペースト中に、ガラスを含有させることができ、このガラスによって、段差吸収用セラミックグリーン層の焼成時の収縮挙動を、導電性ペースト膜の収縮挙動に近づけること、より好ましくは、導電性ペースト膜の収縮挙動と実質的に一致させることが可能になる。
【0104】
また、セラミック粉末を覆うガラス膜の状態でガラスがセラミックペースト中に存在しているので、セラミックペーストにおいてガラスを均一に存在させることができ、また、ガラス粉末の粗大粒子が混入する余地がなく、そのため、焼成の結果、不均一な焼結状態となることを防止することができるとともに、粗大粒子によるショート不良を招くことを防止することができる。
【0105】
このようなことから、デラミネーションやクラック等の構造欠陥やショート不良等の電気的欠陥が生じにくい状態で、積層型セラミック電子部品を製造することができる。
【0106】
上述のセラミックペーストにおいて、セラミック粉末100重量部に対して、ガラスが0.5〜8重量部含むようにされると、導電性ペーストとの間での焼結収縮の差を低減する効果がより確実に得られるとともに、過剰なガラスが積層型セラミック電子部品に備える積層体の表面に浮き出ることを確実に防止することができる。
【0107】
また、セラミックグリーンシート上にそれぞれ形成される導電性ペースト膜と段差吸収用セラミックグリーン層との厚みの差が、0.3μm以下とされたり、より好ましくは0.1μm以下とされたりすると、たとえば、これら導電性ペースト膜および段差吸収用セラミックグリーン層が100層以上積み重ねられても、デラミネーションやクラックといった構造欠陥の発生をより確実に防止することができる。
【0108】
このようなことから、この発明は、特に、小型化かつ大容量化が図られた積層セラミックコンデンサの製造において有利に適用される。
【図面の簡単な説明】
【図1】この発明の一実施形態による製造方法によって得られた積層型セラミック電子部品の一例としての積層セラミックコンデンサ1を示す断面図である。
【図2】図1に示した積層セラミックコンデンサ1を製造するために作製される複合構造物14を一部破断して示す平面図である。
【符号の説明】
1 積層セラミックコンデンサ
2 積層体
3 誘電体セラミック層
4 内部電極
5 段差吸収用セラミック層
11 セラミックグリーンシート
12 導電性ペースト膜
13 段差吸収用セラミックグリーン層
14 複合構造物

Claims (7)

  1. セラミックスラリー、導電性ペーストおよびセラミックペーストをそれぞれ用意する工程と
    前記セラミックスラリーを成形することによって得られたセラミックグリーンシートと、前記セラミックグリーンシートの主面上に所定のパターンをもって前記導電性ペーストを付与することによって形成された所定の厚みを有する導電性ペースト膜と、前記導電性ペースト膜の厚みによる段差を低減するように前記セラミックグリーンシートの前記主面上であって前記導電性ペースト膜が形成されない領域に前記セラミックペーストを付与することによって形成された段差吸収用セラミックグリーン層とを備える、複数枚の複合構造物を作製する工程と
    複数枚の前記複合構造物を積み重ねることによって、生の積層体を作製する工程と
    前記生の積層体を焼成する工
    を備える、積層型セラミック電子部品の製造方法であって、
    前記セラミックペーストに含まれるセラミック粉末は、その表面の少なくとも一部が550〜850℃の軟化温度を有するガラスからなるガラス膜によって覆われており、前記セラミックペーストに含まれる前記ガラスは、前記セラミック粉末100重量部に対して、0.5重量部以上含んでいる、積層型セラミック電子部品の製造方法。
  2. 前記セラミックペーストにおいて、前記セラミック粉末100重量部に対して、前記ガラスは0.5〜8重量部含む、請求項1に記載の積層型セラミック電子部品の製造方法。
  3. 前記ガラスは、少なくともSiO2 を含む、請求項1または2に記載の積層型セラミック電子部品の製造方法。
  4. 前記導電性ペースト膜は、互いの間に静電容量を形成するように配置される内部電極となるべきものであり、前記積層型セラミック電子部品は、積層セラミックコンデンサである、請求項1ないし3のいずれかに記載の積層型セラミック電子部品の製造方法。
  5. 前記生の積層体を作製する工程において、前記複合構造物が100枚以上積み重ねられる、請求項4に記載の積層型セラミック電子部品の製造方法。
  6. 前記複合構造物において、前記導電性ペースト膜と前記段差吸収用セラミックグリーン層との厚みの差は、0.3μm以下となるようにされる、請求項1ないし5のいずれかに記載の積層型セラミック電子部品の製造方法。
  7. 前記複合構造物において、前記導電性ペースト膜と前記段差吸収用セラミックグリーン層との厚みの差は、0.1μm以下となるようにされる、請求項6に記載の積層型セラミック電子部品の製造方法。
JP2002257985A 2002-09-03 2002-09-03 積層型セラミック電子部品の製造方法 Expired - Lifetime JP4135443B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002257985A JP4135443B2 (ja) 2002-09-03 2002-09-03 積層型セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002257985A JP4135443B2 (ja) 2002-09-03 2002-09-03 積層型セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2004096010A JP2004096010A (ja) 2004-03-25
JP4135443B2 true JP4135443B2 (ja) 2008-08-20

Family

ID=32062768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002257985A Expired - Lifetime JP4135443B2 (ja) 2002-09-03 2002-09-03 積層型セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4135443B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7859823B2 (en) 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP5609093B2 (ja) * 2009-12-11 2014-10-22 株式会社村田製作所 セラミック電子部品
JP5566434B2 (ja) 2012-09-25 2014-08-06 太陽誘電株式会社 積層セラミックコンデンサ
JP6306311B2 (ja) * 2013-09-24 2018-04-04 京セラ株式会社 積層型電子部品
WO2016002789A1 (ja) * 2014-07-02 2016-01-07 株式会社村田製作所 積層型電子部品の製造方法
KR101952871B1 (ko) * 2017-04-13 2019-02-28 삼성전기주식회사 적층 세라믹 커패시터 및 그의 실장 기판
JP6955363B2 (ja) * 2017-04-17 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP6841716B2 (ja) * 2017-04-27 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7424740B2 (ja) 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
US12002625B2 (en) 2021-08-31 2024-06-04 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of the same
WO2024070337A1 (ja) * 2022-09-27 2024-04-04 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
JP2004096010A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
KR100706687B1 (ko) 적층 세라믹 콘덴서
KR101952843B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR101565631B1 (ko) 내부 전극용 도전성 페이스트 조성물, 적층 세라믹 커패시터 및 이의 제조방법
KR20140081568A (ko) 적층 세라믹 전자 부품
KR20110067509A (ko) 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JPH11251173A (ja) 積層セラミック電子部品
JP3785966B2 (ja) 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4779615B2 (ja) 積層型電子部品およびその製造方法
JP4135443B2 (ja) 積層型セラミック電子部品の製造方法
JP7460043B2 (ja) 積層セラミック電子部品及びその製造方法
JP4182009B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
KR101792275B1 (ko) 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법
KR101141441B1 (ko) 적층 세라믹 전자부품용 세라믹 페이스트의 제조방법 및 이를 포함하는 적층 세라믹 전자부품의 제조방법
WO2021084790A1 (ja) 積層セラミックコンデンサ内部電極用の導電性ペースト組成物およびその製造方法、並びに、導電性ペースト
JP4349843B2 (ja) 積層セラミックコンデンサおよびその製法
JP4432882B2 (ja) 積層型電子部品およびその製造方法
JP4867948B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
KR102029616B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품
KR20170121105A (ko) 적층 세라믹 전자부품
JP2003115416A (ja) 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2004179349A (ja) 積層型電子部品およびその製法
KR20130027784A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
JP2001122660A (ja) 導電性ペースト、積層セラミック電子部品及びその製造方法
JPH11102835A (ja) 積層型セラミック電子部品およびその製造方法
JP3756885B2 (ja) 厚膜グリーンシート用塗料、厚膜グリーンシート用塗料の製造方法、厚膜グリーンシートの製造方法、厚膜グリーンシートおよび電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080526

R150 Certificate of patent or registration of utility model

Ref document number: 4135443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

EXPY Cancellation because of completion of term