JP6841716B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP6841716B2
JP6841716B2 JP2017088328A JP2017088328A JP6841716B2 JP 6841716 B2 JP6841716 B2 JP 6841716B2 JP 2017088328 A JP2017088328 A JP 2017088328A JP 2017088328 A JP2017088328 A JP 2017088328A JP 6841716 B2 JP6841716 B2 JP 6841716B2
Authority
JP
Japan
Prior art keywords
ceramic
layer
internal electrode
laminated
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017088328A
Other languages
English (en)
Other versions
JP2018186224A (ja
Inventor
上田 周作
周作 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017088328A priority Critical patent/JP6841716B2/ja
Priority to US15/916,109 priority patent/US10304626B2/en
Publication of JP2018186224A publication Critical patent/JP2018186224A/ja
Application granted granted Critical
Publication of JP6841716B2 publication Critical patent/JP6841716B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
金属を主成分とする内部電極を用いる積層セラミックコンデンサを製造する工程において、内部電極の酸化を抑制するために、積層体を強還元雰囲気で焼成している。そのため、セラミックを主成分とする誘電体層で発生する酸素欠陥が、絶縁抵抗を下げてしまうという問題がある。そこで、焼成後に、再度弱酸化雰囲気下にて再酸化処理を行うことで、絶縁抵抗を上げている(例えば、特許文献1,2参照)。
特開2014−146752号公報 特開2008−207971号公報
しかしながら、上記技術では、再酸化処理の際に、内部電極の収縮もしくは酸化により、容量が低下するおそれがある。
本発明は、上記課題に鑑みなされたものであり、容量低下を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造と、前記積層構造のうち前記2端面以外で前記複数の内部電極層が露出する2側面に設けられ、前記内部電極層と前記誘電体層との積層方向において、SiO、またはSiOおよびB、の少なくともいずれかを主成分とする二次相の割合が多い第1セラミック層と前記二次相の割合が少ない第2セラミック層とが交互に積層されたサイドマージン領域と、を備え、前記第1セラミック層における前記二次相の含有割合は、15%以上45%以下であることを特徴とする。
上記積層セラミックコンデンサにおいて、前記第1セラミック層において、前記二次相が前記積層構造に向かって所定の間隔を空けて配置されていてもよい。
上記積層セラミックコンデンサにおいて、前記誘電体層は、チタン酸バリウムを主成分としてもよい。
本発明に係る積層セラミックコンデンサの製造方法は、セラミック粒子を含むグリーンシート上に、金属導電ペーストを配置する第1工程と、前記グリーンシート上において前記金属導電ペーストの周辺領域に、SiO、またはSiOおよびB、の少なくともいずれか一方を含みかつその合計量が1.5wt%〜5.0wt%であるセラミック粒子を配置する第2工程と、前記第2工程によって得られた積層単位を複数積層して得られたセラミック積層体を焼成する第3工程と、前記第3工程によって得られた焼成後の前記セラミック積層体に対して、600℃以上1000℃以下で再酸化処理を行う第4工程と、を含むことを特徴とする。
本発明によれば、容量低下を抑制することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA−A線断面図である。 図1のB−B線断面図である。 (a)および(b)はサイドマージン領域の断面を拡大したものである。 第1セラミック層の幅方向を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 実施例および比較例の結果を例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、積層セラミックコンデンサについて説明する。図1は、積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA−A線断面図である。図3は、図1のB−B線断面図である。図1〜図3で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。それにより、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、積層チップ10において、誘電体層11と内部電極層12との積層方向(以下、積層方向と称する。)の上面および下面は、カバー層13によって覆われている。例えば、カバー層13の材料は、誘電体層11と同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.2mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mmであり、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
外部電極20a,20bおよび内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。外部電極20a,20bおよび内部電極層12として、Pt(白金)、Pd(パラジウム)、Ag(銀)、Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム)、CaZrO(ジルコン酸カルシウム)、CaTiO(チタン酸カルシウム)、SrTiO(チタン酸ストロンチウム)、ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域を、対向領域14と称する。すなわち、対向領域14は、異なる外部電極に接続された2つの隣接する内部電極層12が対向する領域である。対向領域14は、積層セラミックコンデンサ100において電気容量を生じる領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン領域15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン領域15である。すなわち、エンドマージン領域15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。対向領域14およびエンドマージン領域15からなる構造は、本明細書において、積層構造とも称する。積層構造も、略直方体形状を有する。
積層チップ10の2端面、上面および下面以外の2面を側面と称する。図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン領域16と称する。すなわち、サイドマージン領域16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。
誘電体層11は、例えば、主成分とするセラミックの原材料粉末を焼成することによって得られる。焼成の際に原材料粉末が還元雰囲気にさらされるため、セラミックに酸素欠陥が生じる。そこで、本実施形態においては、サイドマージン領域16の焼結助剤含有量は、対向領域14の焼結助剤含有量よりも多くなっている。この構成においては、再酸化処理時にサイドマージン領域16の結晶粒界で焼結助剤が液体化し、当該液体化した焼結助剤を介して雰囲気中の酸素が拡散するようになる。したがって、低温で再酸化処理を行っても、十分に対向領域14のセラミックの酸素欠陥を抑制することができる。低温で再酸化処理を行えば、内部電極層12の収縮、酸化等を抑制することができる。その結果、積層セラミックコンデンサ100の容量低下を抑制することができる。
続いて、サイドマージン領域16の詳細について説明する。図4(a)は、サイドマージン領域16の断面を拡大したものである。サイドマージン領域16は、誘電体層11が内部電極層12を介さずに積層された領域であるが、以下の構造を有している。すなわち、サイドマージン領域16は、焼結助剤の焼成によって生成される二次相31の含有量が多い第1セラミック層32と、二次相31の含有量が少ない第2セラミック層33とが、対向領域14における誘電体層11と内部電極層12との積層方向において交互に積層された縞状の構造を有する。このような構造では、第1セラミック層32の二次相31が酸素の通路として機能することになり、酸素が拡散しやすくなる。二次相31は、SiO、またはSiOおよびB、の少なくともいずれかを主成分とする。
第1セラミック層32における二次相31が少ないと、再酸化処理時に酸素を十分に拡散させることが困難である。そこで、本実施形態においては、第1セラミック層32における二次相31の含有割合を15%以上とする。一方、第1セラミック層32における二次相31が多過ぎると、対向領域14にSiOおよびBの少なくともいずれか一方が拡散する。この場合、対向領域14の比誘電率εが低下し、積層セラミックコンデンサ100の容量が低下するおそれがある。そこで、本実施形態においては、第1セラミック層32における二次相31の含有割合を45%以下とする。第1セラミック層32における二次相31の含有割合は、20%以上35%以下であることが好ましく、25%以上30%以下であることがより好ましい。
ここで、第1セラミック層32における二次相31の含有割合の定義について説明する。図4(b)で例示するように、第1セラミック層32においては、幅方向(積層チップ10の側面から対向領域14に向かう方向)において、複数の二次相31が所定の間隔を空けて並ぶように現れる。これらの二次相31は、例えば、積層セラミックコンデンサ100を研摩処理してSEM(走査型電子顕微鏡)観察を行うことで反射電子像として検出することができる。第1セラミック層32の幅方向全体の長さにおける各二次相31の合計の長さの割合を、第1セラミック層32における二次相31の含有割合として定義する。なお、図5で例示するように、第1セラミック層32が図1の積層チップ10の上面および下面に対して傾斜する場合がある。この場合においては、第1セラミック層32の幅方向とは、第1セラミック層32の傾斜面に沿った方向のことである。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図6は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体材料の作製を行う。対向領域14における誘電体層11の主成分であるセラミック材料の粉末(平均粒子径が0.30μm程度)に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg,Mn,V,Cr,希土類元素(Y,Dy,Tm,Ho,Tb,Yb,Sm,Eu,GdおよびEr)の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。それにより、誘電体材料が作製される。
次に、マージンペーストの作製を行う。サイドマージン領域16における誘電体層11(第1セラミック層32および第2セラミック層33)の主成分であるセラミック材料の粉末(平均粒子径が0.20μm程度)に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg,Mn,V,Cr,希土類元素(Y,Dy,Tm,Ho,Tb,Yb,Sm,Eu,GdおよびEr)の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。得られたセラミック材料にαターピネオール、ミネラルスピリット、有機ビヒクル等を配合し、混錬することで、マージンペーストを作製する。マージンペーストにおけるSiOおよびBの合計量は、主成分であるセラミック材料の粉末を100wt%とした場合に、1.5wt%以上5.0wt%以下である。このような合計量とすることで、第1セラミック層32における二次相31の含有割合を15%以上45%以下とすることができる。マージンペーストにおけるSiOおよびBの合計量は、2.0wt%以上3.0wt%以下であることが好ましい。
(積層工程)
次に、得られた誘電体材料の粉末に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル(DOP)等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、内部電極形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層12に対応するパターンを配置する。内部電極層形成用導電ペーストは、内部電極層12の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極形成用導電ペーストには、共材として、誘電体層11の主成分であるセラミック材料を分散させてもよい。次に、誘電体グリーンシート上において金属導電ペーストが印刷されていない周辺領域上に、マージンペーストを印刷する。それにより、積層単位としてのパターン形成シートが形成される。
その後、パターン形成シートを所定の大きさに打ち抜いて、打ち抜かれたパターン形成シートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20,30に交互に引き出されるように、所定層数(例えば200〜500層)だけ積層する。
積層したパターン形成シートの上下に、カバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。これにより、セラミック積層体が得られる。
(焼成工程)
このようにして得られたセラミック積層体を、250〜500℃のN雰囲気中で脱バインダ処理した後に、還元雰囲気中で1100〜1300℃で10分〜2時間焼成することで、誘電体グリーンシートを構成する各化合物が焼結して粒成長する。このようにして、内部に焼結体からなる誘電体層11と内部電極層12とが交互に積層されてなる積層チップ10と、積層方向上下の最外層として形成されるカバー層13とを有する積層セラミックコンデンサ100が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で再酸化処理を行う。再酸化処理においては、二次相31が液体化し、当該液体化した二次相31を介して雰囲気中の酸素が拡散する。それにより、対向領域14における誘電体層11の再酸化を促進することができる。再酸化処理の温度が低すぎると、十分に酸素を拡散させることが困難である。そこで、本実施形態においては、再酸化処理の温度を600℃以上とする。一方、再酸化処理の温度が高すぎると、内部電極層12の酸化、収縮等によって対向領域14の非誘電率εが低下するおそれがある。そこで、本実施形態においては、再酸化処理の温度を1000℃以下とする。なお、再酸化処理の温度は、700℃以上800℃以下であることが好ましい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1〜10)
チタン酸バリウム粉末(平均粒子径が0.30μm)100wt%、およびHo(2wt%)、MgO(0.2wt%)、MnCO(0.2wt%)、SiO(0.3wt%)を秤量した。これに配合後のBa/Ti比が1.000となるようにBaCOを秤量した。これらの材料を、ボールミルで充分に湿式混合粉砕して混合粉を得た。これを誘電体材料とした。
チタン酸バリウム粉末(平均粒子径が0.20μm)100wt%、およびHo(2wt%)、MgO(0.2wt%)、MnCO(0.2wt%)を秤量した。実施例1,4〜6,9,10では、SiOおよびBの合計として3.0wt%を秤量した。実施例2では、SiOおよびBの合計として1.5wt%を秤量した。実施例3では、SiOおよびBの合計として5.0wt%を秤量した。実施例7では、SiOおよびBの合計として2.1wt%を秤量した。実施例8では、SiOおよびBの合計として3.7wt%を秤量した。これに配合後のBa/Ti比が1.000となるようにBaCOを秤量した。これらの材料を、ボールミルで充分に湿式混合粉砕して混合粉を得た。これをマージンペースト用材料とした。次に、このマージンペースト用材料100重量部にαターピネオールを80重量部、ミネラルスピリットを20重量部、さらに有機ビヒクルを配合し、3本ローラにて混錬し、マージンペーストを得た。マージンペーストの粘度は、100Pa・sであった。
誘電体材料に有機バインダとしてアクリル系、溶剤としてトルエン、エチルアルコール混合を加えてドクターブレード法にて2μmのグリーンシートを作成した。得られたシートに内部電極形成用導電ペーストをスクリーン印刷し、厚み1μmの内部電極形成用導電ペーストを形成した。さらに、同一シートにマージンペーストを、内部電極と逆のパターンにてスクリーン印刷した。厚みは1μmとした。
得られたパターン形成シートを400枚重ね、その上下にカバーシートをそれぞれ200μmずつ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。得られたセラミック積層体に外部電極の下地層をディップ法で形成し、N雰囲気で脱バインダ処理の後、還元雰囲気下(O分圧:10−5〜10−8atm)、1260℃で焼成して焼結体を得た。形状寸法は、長さ=1.6mm、幅=0.8mm、高さ=0.8mmとした。
焼結体を、Nガス雰囲気中で、2時間、再酸化処理を行った。実施例1〜8では、再酸化処理時の焼成温度を700℃とした。実施例9では、再酸化処理時の焼成温度を600℃とした。実施例10では、再酸化処理の焼成温度を1000℃とした。電界メッキ処理により外部電極の下地層の表面にCu,Ni,Snの金属コーティングを行い、積層セラミックコンデンサを得た。
(比較例1〜3)
マージンペースト中のSiOおよびBの含有量を変更した。比較例1〜3では、再酸化処理時の焼成温度を700℃とした。その他の条件は実施例1〜6と同様とした。
(分析)
積層セラミックコンデンサを研磨した後、SEM観察を行った。サイドマージン領域16の反射電子像から、図4(b)で説明したようにサイドマージン領域16における二次相31の含有割合を算出した。対向領域14の静電容量をヒューレットパッカード社のインピーダンスアナライザ4284Aにて測定した。OSC=1V、周波数=1KHzとした。絶縁抵抗をヒューレットパッカード社の4339Aハイレジスタンスメータにて測定した。測定電圧は10V、保持時間は60秒とした。
実施例1〜10および比較例1〜3におけるマージンペーストにおけるSiOおよびBの合計量、再酸化処理の焼成温度、第1セラミック層32における二次相31の含有割合、静電容量および絶縁抵抗を図7に示す。対向領域14の静電容量が10μF±1μFである場合に、良好な静電容量が得られていると判定した。また、絶縁抵抗が100MΩ以上である場合に、良好な絶縁抵抗が得られていると判定した。
実施例1〜10のいずれにおいても、良好な静電容量および良好な絶縁抵抗が得られた。良好な絶縁抵抗については、第1セラミック層32における二次相31の含有割合が15%以上45%以下となったことで、酸素を十分に拡散させることができたからであると考えられる。また、良好な静電容量については、再酸化処理の温度を600℃以上1000℃以下と低くすることができたために、内部電極層の収縮、酸化等が抑制されたからであると考えられる。
比較例1では、再酸化処理温度を700℃としたために、容量低下は抑制されたと考えられる。しかしながら、第1セラミック層32における二次相31の含有割合が低かったために、対向領域14の誘電体層11のセラミックの酸素欠陥が抑制されず、絶縁抵抗が低くなったと考えられる。
比較例2,3では、第1セラミック層32における二次相31の含有割合が高かったために、酸素の拡散が促進されて絶縁抵抗が高くなったと考えられる。しかしながら、第1セラミック層32における二次相31の含有割合が高かったために、SiOおよびBが対向領域14にも拡散し、対向領域14の比誘電率εが低下し、容量が低下したと考えられる。
なお、実施例1〜10の結果から、マージンペーストにおけるSiOおよびBの合計量を1.5wt%以上5.0wt%以下とし、再酸化処理時の焼成温度を600℃以上1000℃以下とすることで、第1セラミック層32における二次相31の含有割合を15%以上45%以下とすることができることがわかった。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
20,30 外部電極
100 積層セラミックコンデンサ

Claims (4)

  1. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造と、
    前記積層構造において積層された複数の前記内部電極層が前記2端面以外の2側面に延びた端部を覆うように設けられ、前記内部電極層と前記誘電体層との積層方向において、SiO、またはSiOおよびB、の少なくともいずれかを主成分とする二次相の割合が多い第1セラミック層と前記二次相の割合が少ない第2セラミック層とが交互に積層されたサイドマージン領域と、を備え、
    前記第1セラミック層における前記二次相の含有割合は、15%以上45%以下であることを特徴とする積層セラミックコンデンサ。
  2. 前記第1セラミック層において、前記二次相が前記積層構造に向かって所定の間隔を空けて配置されていることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記誘電体層は、チタン酸バリウムを主成分とすることを特徴とする請求項1または2記載の積層セラミックコンデンサ。
  4. セラミック粒子を含むグリーンシート上に、金属導電ペーストを配置する第1工程と、
    前記グリーンシート上において前記金属導電ペーストの周辺領域に、SiO、またはSiOおよびB、の少なくともいずれか一方を含みかつその合計量が1.5wt%〜5.0wt%であるセラミック粒子を配置する第2工程と、
    前記第2工程によって得られた積層単位を複数積層して得られたセラミック積層体を焼成する第3工程と、
    前記第3工程によって得られた焼成後の前記セラミック積層体に対して、600℃以上1000℃以下で再酸化処理を行う第4工程と、を含むことを特徴とする積層セラミックコンデンサの製造方法。
JP2017088328A 2017-04-27 2017-04-27 積層セラミックコンデンサおよびその製造方法 Active JP6841716B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017088328A JP6841716B2 (ja) 2017-04-27 2017-04-27 積層セラミックコンデンサおよびその製造方法
US15/916,109 US10304626B2 (en) 2017-04-27 2018-03-08 Multilayer ceramic capacitor and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017088328A JP6841716B2 (ja) 2017-04-27 2017-04-27 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2018186224A JP2018186224A (ja) 2018-11-22
JP6841716B2 true JP6841716B2 (ja) 2021-03-10

Family

ID=63917497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017088328A Active JP6841716B2 (ja) 2017-04-27 2017-04-27 積層セラミックコンデンサおよびその製造方法

Country Status (2)

Country Link
US (1) US10304626B2 (ja)
JP (1) JP6841716B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6996945B2 (ja) * 2017-11-07 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ
US11289272B2 (en) * 2018-03-27 2022-03-29 Tdk Corporation Multilayer ceramic electronic component
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102543977B1 (ko) 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7192741B2 (ja) * 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734662B2 (ja) * 2000-02-16 2006-01-11 太陽誘電株式会社 積層セラミックコンデンサとその製造方法
JP2002043164A (ja) 2000-07-21 2002-02-08 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP4135443B2 (ja) * 2002-09-03 2008-08-20 株式会社村田製作所 積層型セラミック電子部品の製造方法
JP4893361B2 (ja) 2007-02-23 2012-03-07 Tdk株式会社 誘電体磁器組成物および電子部品
WO2011071143A1 (ja) * 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミック電子部品
JP5423977B2 (ja) 2010-03-30 2014-02-19 Tdk株式会社 積層セラミック電子部品の製造方法
JP2014146752A (ja) 2013-01-30 2014-08-14 Tdk Corp 積層セラミックコンデンサ
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101670137B1 (ko) * 2014-11-05 2016-10-27 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
JP2015029158A (ja) 2014-11-14 2015-02-12 株式会社村田製作所 積層セラミックコンデンサ
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
KR101762032B1 (ko) * 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법

Also Published As

Publication number Publication date
JP2018186224A (ja) 2018-11-22
US10304626B2 (en) 2019-05-28
US20180315549A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
JP6955363B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6909011B2 (ja) 積層セラミックコンデンサ
JP7426352B2 (ja) 積層セラミックコンデンサの製造方法
KR102587765B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6841716B2 (ja) 積層セラミックコンデンサおよびその製造方法
TWI814730B (zh) 積層陶瓷電容器及其製造方法
JP6823975B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN109326442A (zh) 多层陶瓷电容器及其制造方法
JP6869677B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102412983B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
TWI790267B (zh) 積層陶瓷電容器及其製造方法
JP6986360B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823976B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2019201161A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018022750A (ja) 積層セラミックコンデンサ
JP7338963B2 (ja) 積層セラミックコンデンサおよびセラミック原料粉末
KR20210063238A (ko) 세라믹 전자 부품 및 그 제조 방법
JP5414940B1 (ja) 積層セラミックコンデンサ
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018133501A (ja) 積層セラミックコンデンサおよびその製造方法
JP5800408B2 (ja) 積層セラミックコンデンサ
JP2019099427A (ja) 誘電体組成物、電子部品および積層電子部品
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019102655A (ja) セラミックコンデンサおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210218

R150 Certificate of patent or registration of utility model

Ref document number: 6841716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250