JP6869677B2 - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP6869677B2
JP6869677B2 JP2016188520A JP2016188520A JP6869677B2 JP 6869677 B2 JP6869677 B2 JP 6869677B2 JP 2016188520 A JP2016188520 A JP 2016188520A JP 2016188520 A JP2016188520 A JP 2016188520A JP 6869677 B2 JP6869677 B2 JP 6869677B2
Authority
JP
Japan
Prior art keywords
ceramic material
region
ceramic
internal electrode
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016188520A
Other languages
English (en)
Other versions
JP2018056239A (ja
Inventor
邦彦 長岡
邦彦 長岡
智彰 中村
智彰 中村
紀之 千輝
紀之 千輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2016188520A priority Critical patent/JP6869677B2/ja
Priority to US15/705,044 priority patent/US10242801B2/en
Publication of JP2018056239A publication Critical patent/JP2018056239A/ja
Application granted granted Critical
Publication of JP6869677B2 publication Critical patent/JP6869677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
小型大容量タイプの積層セラミックコンデンサでは、大容量化のため、誘電体の薄層化及び多積層化が必要となる。しかしながら、多積層化を実現しようとすると、デラミネーションやクラックなどの構造欠陥が発生しやすくなり、信頼性低下の原因となる。そのため、多積層化してもデラミネーションやクラックの発生を抑制する手段が求められる(例えば、特許文献1〜3参照)。
特開2005−39068号公報 特開2002−289456号公報 特開2012−129494号公報
しかしながら、上記技術では、異なる外部電極に接続された内部電極同士が対向する領域と、それ以外の領域とで、セラミック材料の平均結晶粒径の差異が大きくなり機械的強度に差異が生じる。それにより、デラミネーションやクラック等の構造欠陥を十分に抑制できないおそれがある。
本発明は、上記課題に鑑みなされたものであり、デラミネーション、クラックなどの構造欠陥を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、第1外部電極および第2外部電極と、前記第1外部電極と前記第2外部電極とに交互に接続されて積層された複数の内部電極層と、セラミック材料を主成分とし、前記複数の内部電極層間に配置された誘電体層と、を備え、同じ外部電極に接続された内部電極層同士が異なる外部電極に接続された内部電極層を介さずに対向する引出領域の前記誘電体層と同じ層内および前記異なる外部電極に接続された内部電極層と同じ層内において、前記セラミック材料の結晶粒のD20%径が、異なる外部電極に接続された内部電極層同士が対向する対向領域の前記セラミック材料の結晶粒のD20%径よりも小さく、前記引出領域の前記セラミック材料のD80%径が前記対向領域の前記セラミック材料のD80%径よりも大きいか、または、前記対向領域の前記セラミック材料の1/(logD80−logD20)が前記引出領域の前記セラミック材料の1/(logD80−logD20)よりも大きいことを特徴とする。
上記積層セラミックコンデンサにおいて、前記引出領域の前記セラミック材料の平均結晶粒径は、前記対向領域の前記セラミック材料の平均結晶粒径の±10%以内としてもよい。
上記積層セラミックコンデンサにおいて、異なる外部電極に接続された内部電極層間の距離は、2.5μm以下としてもよい。
上記積層セラミックコンデンサにおいて、前記セラミック材料は、チタン酸バリウムとしてもよい
本発明に係る積層セラミックコンデンサの製造方法は、第1セラミック粒子を含むグリーンシート上に、金属導電ペーストを配置する第1工程と、前記グリーンシート上において前記金属導電ペーストの周辺領域に、第2セラミック粒子を配置する第2工程と、前記第2工程によって得られた積層単位を複数積層して得られた積層体を焼成する第3工程と、を含み、前記第3工程によって、前記金属導電ペーストから内部電極層が得られ、前記グリーンシートから誘電体層が得られ、前記内部電極層が前記積層単位で交互に前記積層体の異なる2面に露出し、前記2面のうち同じ面に露出する内部電極層同士が他の面に露出する内部電極層を介さずに対向する引出領域の前記誘電体層と同じ層内および前記他の面に露出する内部電極層と同じ層内において、セラミック材料の結晶粒のD20%径が、前記異なる2面に露出する内部電極層同士が対向する対向領域のセラミック材料の結晶粒のD20%径よりも小さく、前記引出領域の前記セラミック材料のD80%径が前記対向領域の前記セラミック材料のD80%径よりも大きいか、または、前記対向領域の前記セラミック材料の1/(logD80−logD20)が前記引出領域の前記セラミック材料の1/(logD80−logD20)よりも大きくなるように、前記第2セラミック粒子の粒径を調整することを特徴とする。
上記積層セラミックコンデンサの製造方法において、前記周辺領域における前記第1セラミック粒子および前記第2セラミック粒子の平均粒径が、前記金属導電ペースト間の前記第1セラミック粒子の平均粒径の±10%以内となるように、前記第2セラミック粒子の粒径を調整してもよい。
上記積層セラミックコンデンサの製造方法において、前記金属導電ペースト間の前記第1セラミック粒子の焼成後の厚みを、2.5μm以下としてもよい。
上記積層セラミックコンデンサの製造方法において、前記セラミック材料は、チタン酸バリウムとしてもよい
本発明によれば、デラミネーション、クラックなどの構造欠陥を抑制することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA−A線断面図である。 (a)および(b)は引出領域および対向領域の粒度分布を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 実施例および比較例の結果を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、積層セラミックコンデンサについて説明する。図1は、積層セラミックコンデンサ100の部分断面斜視図である。図1で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する両端面に設けられた外部電極20,30とを備える。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20が設けられた端面と、外部電極30が設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20と外部電極30とに、交互に導通している。それにより、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、積層チップ10において、誘電体層11と内部電極層12との積層方向(以下、積層方向と称する。)の両端面は、カバー層13によって覆われている。例えば、カバー層13の材料は、誘電体層11と同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.2mm、幅0.1mm、高さ0.3mmであり、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
外部電極20,30および内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。外部電極20,30および内部電極層12として、Pt(白金)、Pd(パラジウム)、Ag(銀)、Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム)、CaZrO(ジルコン酸カルシウム)、CaTiO(チタン酸カルシウム)、SrTiO(チタン酸ストロンチウム)、ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2は、図1のA−A線断面図である。図2で例示するように、外部電極20に接続された内部電極層12と外部電極30に接続された内部電極層12とが対向する領域を、対向領域14と称する。すなわち、対向領域14は、異なる外部電極に接続された2つの隣接する内部電極層12が対向する領域である。外部電極20に接続された内部電極層12同士が、外部電極30に接続された内部電極層12を介さずに対向する領域を、引出領域(エンドマージン領域)15と称する。また、外部電極30に接続された内部電極層12同士が、外部電極20に接続された内部電極層12を介さずに対向する領域も、引出領域15である。すなわち、引出領域15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。対向領域14は、積層セラミックコンデンサ100において電気容量を生じる領域である。引出領域15は、積層セラミックコンデンサ100において容量を生じない領域である。
誘電体層11は、例えば、セラミック材料を主成分とする原材料粉末を焼成することによって得られる。したがって、誘電体層11は、複数の結晶粒を含んでいる。本実施形態においては、対向領域14と引出領域15とで、セラミック材料の結晶粒の粒度分布が異なっている。具体的には、図3(a)または図3(b)で例示するように、引出領域15のセラミック材料17の結晶粒の粒度分布が、対向領域14のセラミック材料16の結晶粒の粒度分布よりも広くなっている。すなわち、引出領域15のセラミック材料17の最大結晶粒径が対向領域14のセラミック材料16の最大結晶粒径よりも大きく、引出領域15のセラミック材料17の最小結晶粒径が対向領域14のセラミック材料16の最小結晶粒径よりも小さくなっている。
ただし、粒度分布が狭い対向領域14に、過度に小さい粒径の結晶粒や過度に大きい粒径の結晶粒が混入するおそれがある。そこで、本実施形態においては、結晶粒の粒度分布の指標として、体積基準での積算の粒度分布のD20%径およびD80%径を用いる。具体的には、引出領域15のセラミック材料17のD20%径が対向領域14のセラミック材料16のD20%径よりも小さく、引出領域15のセラミック材料17のD80%径が対向領域14のセラミック材料16のD80%径よりも大きくなっている。または、対向領域14のセラミック材料16の1/(logD80−logD20)が引出領域15のセラミック材料17の1/(logD80−logD20)よりも大きくなっている。
引出領域15におけるセラミック材料17の結晶粒の粒度分布を広くすることで、大きい結晶粒と大きい結晶粒との間を小さい結晶粒で埋めることができ、引出領域15の充填率を高めることができる。この場合、引出領域15の機械的強度が高くなる。また、引出領域15のセラミック材料17のD20%径が対向領域14のセラミック材料16のD20%径よりも小さく、引出領域15のセラミック材料17のD80%径が対向領域14のセラミック材料16のD80%径よりも大きいか、または、対向領域14のセラミック材料16の1/(logD80−logD20)が引出領域15のセラミック材料17の1/(logD80−logD20)よりも大きくなっていることで、対向領域14の平均結晶粒径と引出領域15の平均結晶粒径との差異を抑制することができる。それにより、対向領域14の機械的強度と引出領域15の機械的強度との差異を小さくすることができる。以上のことから、本実施形態に係る積層セラミックコンデンサ100においては、デラミネーション、クラック等の構造欠陥を抑制することができる。なお、本明細書において、平均結晶粒径とは、体積基準の積算の粒度分布におけるD50%径(メジアン径)である。
また、対向領域14と引出領域15との間で応力を抑制する観点から、引出領域15のセラミック材料17の平均結晶粒径は、対向領域14のセラミック材料16の平均結晶粒径により近いことが好ましい。例えば、引出領域15のセラミック材料17の平均結晶粒径は、対向領域14のセラミック材料16の平均結晶粒径の±10%以内であることが好ましい。
なお、多積層化の観点から、外部電極20に接続された内部電極層12と外部電極30に接続された内部電極層12との距離は、2.5μm以下であることが好ましい。すなわち、外部電極20に接続された内部電極層12と外部電極30に接続された内部電極層12との間の誘電体層11の厚みは、2.5μm以下であることが好ましい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図4は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg,Mn,V,Cr,希土類元素(Y,Dy,Tm,Ho,Tb,Yb,Sm,Eu,GdおよびEr)の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行うことで、一次径が0.05μm〜0.30μmのセラミック材料の粒子を得る。続いて、得られたセラミック材料の粒子に添加化合物を添加し、有機溶剤を加えてスラリー化する。得られたスラリーをビーズミルなどで乾燥し、BET比表面積が5m/g〜20m/gになるまで解砕する。
(積層工程)
次に、得られた第1セラミック粒子に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル(DOP)等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み1.2μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層12のパターンを配置する。金属導電ペーストの金属には、内部電極層12の主成分金属を用いる。金属導電ペーストの一次径は、0.05μm〜0.30μm程度とすることが好ましく、0.15μm未満であることがより好ましい。なお、金属導電ペーストには共材として、平均粒子径が50nm以下のセラミック材料を均一に分散させてもよい。
次に、誘電体グリーンシート上において金属導電ペーストが印刷されていない周辺領域上に、第2セラミック粒子のペーストを印刷する。第2セラミック粒子は、誘電体グリーンシートに用いたセラミック粒子と同じ材料であることが好ましいが、異なっていてもよい。第2セラミック粒子は、誘電体グリーンシートの第1セラミック粒子の緻密化よりも早く緻密化する組成設計になっていることが好ましい。例えば、第2セラミック粒子の添加物MnやSiの添加量を第1セラミック粒子に対し調整する。以上の工程により、パターン形成シートを得ることができる。
その後、パターン形成シートを所定の大きさに打ち抜いて、打ち抜かれたパターン形成シートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20,30に交互に引き出されるように、所定層数(例えば200〜500層)だけ積層する。
積層したパターン形成シートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットする。これにより、積層体が得られる。
得られた積層体において、上記周辺領域における第1セラミック粒子および第2セラミック粒子のD20%径が、金属導電ペースト間の第1セラミック粒子のD20%径よりも小さく、上記周辺領域における第1セラミック粒子および第2セラミック粒子のD80%径が、金属導電ペースト間の第1セラミック粒子のD80%径よりも大きいか、または、金属導電ペースト間の第1セラミック粒子の1/(logD80−logD20)が上記周辺領域における第1セラミック粒子および第2セラミック粒子の1/(logD80−logD20)よりも大きくなるように、第2セラミック粒子の粒径を調整する。
さらに、周辺領域における第1セラミック粒子および第2セラミック粒子の平均粒径が、金属導電ペースト間の第1セラミック粒子の平均粒径の±10%以内となるように、第2セラミック粒子の粒径を調整することが好ましく、金属導電ペースト間の第1セラミック粒子の平均粒径の±5%以内となるように、第2セラミック粒子の粒径を調整することがより好ましい。
(焼成工程)
このようにして得られた積層体を、250〜500℃のN雰囲気中で脱バインダした後に、還元雰囲気中で1100〜1300℃で10分〜2時間焼成することで、誘電体グリーンシートを構成する各化合物が焼結して粒成長する。このようにして、内部に焼結体からなる誘電体層11と内部電極層12とが交互に積層されてなる積層チップ10と、積層方向上下の最外層として形成されるカバー層13とを有する積層セラミックコンデンサ100が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃〜1000℃で再酸化処理を行ってもよい。
本実施形態に係る製造方法によれば、引出領域15におけるセラミック材料17の結晶粒の粒度分布が広くなり、大きい結晶粒と大きい結晶粒との間を小さい結晶粒で埋めることができ、引出領域15の充填率を高めることができる。この場合、引出領域15の機械的強度が高くなる。また、引出領域15のセラミック材料17のD20%径が対向領域14のセラミック材料16のD20%径よりも小さく、引出領域15のセラミック材料17のD80%径が対向領域14のセラミック材料16のD80%径よりも大きいか、または、対向領域14のセラミック材料16の1/(logD80−logD20)が引出領域15のセラミック材料17の1/(logD80−logD20)よりも大きくなる。この場合、対向領域14の平均結晶粒径と引出領域15の平均結晶粒径との差異を抑制することができる。それにより、対向領域14の機械的強度と引出領域15の機械的強度との差異を小さくすることができる。以上のことから、デラミネーション、クラック等の構造欠陥を抑制することができる。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1〜8)
一次径約0.1μmのチタン酸バリウムに、Ho、MnCO、VおよびSiOを添加し、有機溶剤を加えスラリー化した。当該スラリーをビーズミルにて乾燥後BET比表面積=12m/gになるまで解砕し、そのスラリーにPVBバインダを加え、混練後、これをPETフィルム上に塗工・乾燥し、1μmの厚みの誘電体グリーンシートを得た。
次いで、この誘電体グリーンシート上に、一次径約0.1μmのニッケルを主成分とした金属導電ペーストを所定パターンにスクリーン印刷で形成した。次に、誘電体グリーンシート上において金属導電ペーストが印刷されていない周辺領域に、チタン酸バリウムを主成分として誘電体グリーンシートよりも粒度分布が広いペーストを印刷し、パターン形成シートを得た。
パターン形成シートを積層し、1005形状(長さ1.0mm、幅0.5mm、高さ0.5mm)の500層の積層チップを得た。次に、加湿したNガス雰囲気下で、約400℃で脱バインダ処理を行った後、加湿したNおよびHの混合ガス雰囲気下で、約1250℃で焼成した。さらに、N雰囲気下で、約900℃で再酸化処理を行い、積層セラミックコンデンサを得た。
(比較例1〜6)
比較例1〜6では、対向領域14の結晶粒の粒度分布と引出領域15の結晶粒の粒度分布を同等とするか、対向領域14の結晶粒の粒度分布を引出領域15の結晶粒の粒度分布よりも広くした。その他の作製条件は、実施例1〜8と同様である。
(分析)
得られた積層セラミックコンデンサにおいて、構造欠陥評価(クラックおよびデラミネーション)、および内部構造の結晶粒径の確認を行った。図5は、結果を表す。結晶粒径は、走査型電子顕微鏡または透過型電子顕微鏡にて1つの画像に80〜150結晶粒程度になるように倍率を調整し、合計で400結晶粒以上となるように複数枚の写真を得て、写真上の結晶粒全数について計測したFeret径を用いた。平均結晶粒径には、その平均値を用いた。図5の「粒度分布」の欄では、対向領域14のセラミック材料16の1/(logD80−logD20)が引出領域15のセラミック材料17の1/(logD80−logD20)よりも大きい場合に「○」とし、それ以外を「×」としている。「平均結晶粒径の差」の欄では、対向領域14の平均結晶粒径に対する引出領域15の平均結晶粒径の割合を表している。「デラミネーション不良」および「クラック不良」の欄では、200サンプルのうちデラミネーション不良またはクラック不良が生じたものの比率を示している。
図5で示すように、実施例1〜8では、デラミネーション不良およびクラック不良が抑制されている。これは、引出領域15におけるセラミック材料17の結晶粒の粒度分布を広くすることで、大きい結晶粒と大きい結晶粒との間を小さい結晶粒で埋めることができ、引出領域15の充填率を高めることができ、引出領域15の機械的強度が高くなったからであると考えられる。また、引出領域15のセラミック材料17のD20%径が対向領域14のセラミック材料16のD20%径よりも小さく、引出領域15のセラミック材料17のD80%径が対向領域14のセラミック材料16のD80%径よりも大きいか、または、対向領域14のセラミック材料16の1/(logD80−logD20)が引出領域15のセラミック材料17の1/(logD80−logD20)よりも大きくなっていることで、対向領域14の平均結晶粒径と引出領域15の平均結晶粒径との差異を抑制することができ、対向領域14の機械的強度と引出領域15の機械的強度との差異を小さくすることができたからであると考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
20,30 外部電極
100 積層セラミックコンデンサ

Claims (8)

  1. 第1外部電極および第2外部電極と、
    前記第1外部電極と前記第2外部電極とに交互に接続されて積層された複数の内部電極層と、
    セラミック材料を主成分とし、前記複数の内部電極層間に配置された誘電体層と、を備え、
    同じ外部電極に接続された内部電極層同士が異なる外部電極に接続された内部電極層を介さずに対向する引出領域の前記誘電体層と同じ層内および前記異なる外部電極に接続された内部電極層と同じ層内において、前記セラミック材料の結晶粒のD20%径が、異なる外部電極に接続された内部電極層同士が対向する対向領域の前記セラミック材料の結晶粒のD20%径よりも小さく、前記引出領域の前記セラミック材料のD80%径が前記対向領域の前記セラミック材料のD80%径よりも大きいか、または、前記対向領域の前記セラミック材料の1/(logD80−logD20)が前記引出領域の前記セラミック材料の1/(logD80−logD20)よりも大きいことを特徴とする積層セラミックコンデンサ。
  2. 前記引出領域の前記セラミック材料の平均結晶粒径は、前記対向領域の前記セラミック材料の平均結晶粒径の±10%以内であることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記異なる外部電極に接続された内部電極層間の距離は、2.5μm以下であることを特徴とする請求項1または2記載の積層セラミックコンデンサ。
  4. 前記セラミック材料は、チタン酸バリウムであることを特徴とする請求項1〜3のいずれか一項に記載の積層セラミックコンデンサ。
  5. 第1セラミック粒子を含むグリーンシート上に、金属導電ペーストを配置する第1工程と、
    前記グリーンシート上において前記金属導電ペーストの周辺領域に、第2セラミック粒子を配置する第2工程と、
    前記第2工程によって得られた積層単位を複数積層して得られた積層体を焼成する第3工程と、を含み、
    前記第3工程によって、前記金属導電ペーストから内部電極層が得られ、前記グリーンシートから誘電体層が得られ、
    前記内部電極層が前記積層単位で交互に前記積層体の異なる2面に露出し、
    前記2面のうち同じ面に露出する内部電極層同士が他の面に露出する内部電極層を介さずに対向する引出領域の前記誘電体層と同じ層内および前記他の面に露出する内部電極層と同じ層内において、セラミック材料の結晶粒のD20%径が、前記異なる2面に露出する内部電極層同士が対向する対向領域のセラミック材料の結晶粒のD20%径よりも小さく、前記引出領域の前記セラミック材料のD80%径が前記対向領域の前記セラミック材料のD80%径よりも大きいか、または、前記対向領域の前記セラミック材料の1/(logD80−logD20)が前記引出領域の前記セラミック材料の1/(logD80−logD20)よりも大きくなるように、前記第2セラミック粒子の粒径を調整することを特徴とする積層セラミックコンデンサの製造方法。
  6. 前記周辺領域における前記第1セラミック粒子および前記第2セラミック粒子の平均粒径が、前記金属導電ペースト間の前記第1セラミック粒子の平均粒径の±10%以内となるように、前記第2セラミック粒子の粒径を調整することを特徴とする請求項5記載の積層セラミックコンデンサの製造方法。
  7. 前記金属導電ペースト間の前記第1セラミック粒子の焼成後の厚みを、2.5μm以下とすることを特徴とする請求項5または6記載の積層セラミックコンデンサの製造方法。
  8. 前記第1セラミック粒子および前記第2セラミック粒子は、チタン酸バリウムであることを特徴とする請求項5〜7のいずれか一項に記載の積層セラミックコンデンサの製造方法。
JP2016188520A 2016-09-27 2016-09-27 積層セラミックコンデンサおよびその製造方法 Active JP6869677B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016188520A JP6869677B2 (ja) 2016-09-27 2016-09-27 積層セラミックコンデンサおよびその製造方法
US15/705,044 US10242801B2 (en) 2016-09-27 2017-09-14 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016188520A JP6869677B2 (ja) 2016-09-27 2016-09-27 積層セラミックコンデンサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2018056239A JP2018056239A (ja) 2018-04-05
JP6869677B2 true JP6869677B2 (ja) 2021-05-12

Family

ID=61685669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016188520A Active JP6869677B2 (ja) 2016-09-27 2016-09-27 積層セラミックコンデンサおよびその製造方法

Country Status (2)

Country Link
US (1) US10242801B2 (ja)
JP (1) JP6869677B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551219B1 (ko) * 2018-08-29 2023-07-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2020167201A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
KR102575598B1 (ko) 2019-12-27 2023-09-06 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
JP7314917B2 (ja) * 2019-12-27 2023-07-26 株式会社村田製作所 積層セラミックコンデンサ
KR20220081633A (ko) * 2020-12-09 2022-06-16 삼성전기주식회사 적층형 전자 부품 및 유전체 조성물
KR20220092154A (ko) * 2020-12-24 2022-07-01 삼성전기주식회사 적층형 전자 부품 및 유전체 조성물
JP2022114084A (ja) * 2021-01-26 2022-08-05 株式会社村田製作所 積層セラミックコンデンサ
US12002625B2 (en) * 2021-08-31 2024-06-04 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4882651A (en) * 1988-12-05 1989-11-21 Sprague Electric Company Monolithic compound-ceramic capacitor
JP2002043164A (ja) 2000-07-21 2002-02-08 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP4688326B2 (ja) 2001-03-27 2011-05-25 京セラ株式会社 セラミック積層体およびその製法
JP3527899B2 (ja) * 2001-06-28 2004-05-17 京セラ株式会社 積層型電子部品およびその製法
JP4268844B2 (ja) 2003-07-15 2009-05-27 Tdk株式会社 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP4001241B2 (ja) * 2004-04-05 2007-10-31 Tdk株式会社 積層セラミック電子部品、及び、積層セラミック電子部品用ペースト
JP4574267B2 (ja) * 2004-07-28 2010-11-04 京セラ株式会社 積層型電子部品の製法および積層型電子部品
JP5297011B2 (ja) * 2007-07-26 2013-09-25 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR101620451B1 (ko) 2009-05-15 2016-05-13 삼성전자 주식회사 인서트 사출용 필름 및 이를 이용한 인서트 사출방법
KR101288154B1 (ko) 2010-12-06 2013-07-18 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 제조방법
KR101141434B1 (ko) 2010-12-15 2012-05-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법
JP5271377B2 (ja) * 2011-04-18 2013-08-21 太陽誘電株式会社 積層セラミックコンデンサ
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6578703B2 (ja) * 2015-03-31 2019-09-25 Tdk株式会社 積層セラミック電子部品

Also Published As

Publication number Publication date
US20180090272A1 (en) 2018-03-29
US10242801B2 (en) 2019-03-26
JP2018056239A (ja) 2018-04-05

Similar Documents

Publication Publication Date Title
JP6869677B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6955363B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR102648161B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7426352B2 (ja) 積層セラミックコンデンサの製造方法
JP6909011B2 (ja) 積層セラミックコンデンサ
KR102587765B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
JP6841716B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6986361B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823975B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6996867B2 (ja) 積層セラミックコンデンサおよびその製造方法
TWI790267B (zh) 積層陶瓷電容器及其製造方法
JP6986360B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823976B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN110085423B (zh) 层叠陶瓷电容器
JP7421313B2 (ja) セラミック電子部品およびその製造方法
JP2018133501A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022154959A (ja) セラミック電子部品およびその製造方法
JP7171315B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7524269B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2018195799A (ja) 積層セラミックコンデンサおよびその製造方法
JP7536434B2 (ja) セラミック電子部品の製造方法、およびシート部材
WO2024070428A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
JP2023035851A (ja) セラミック電子部品、及びセラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210215

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210224

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210414

R150 Certificate of patent or registration of utility model

Ref document number: 6869677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250