JPH11102835A

JPH11102835A - 積層型セラミック電子部品およびその製造方法

Info

Publication number: JPH11102835A
Application number: JP9261204A
Authority: JP
Inventors: Katsuhiko Igarashi; 克彦五十嵐
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1997-09-26
Filing date: 1997-09-26
Publication date: 1999-04-13

Abstract

(57)【要約】【課題】積層型セラミック電子部品は誘電体層、内部
電極層および端子電極からなり、大容量化、高性能化お
よび小型化のため、誘電体層および内部電極層が薄層化
が進んでいる。一般的には、端子電極は焼結効果を高
めるため、導電材とともにガラスフリットが添加されて
いる。このガラスフリットが薄層化された内部電極に拡
散し、サーマルクラックが発生し、不良が増大してい
る。【解決手段】端子電極において第１電極層の組成には
ガラスフリットを含有せず、第２電極層の組成にガラス
フリットを含有させ、焼成することにより、第２電極層
で第１電極層を完全に被覆し、該第２電極層が素体側面
とで接着させることで必要十分な接着性を有し、さらに
サ−マルクラックを発生させない電子部品を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は内部電極に金属を用
いた非磁性セラミック誘電体および磁性セラミック体の
積層型セラミック電子部品の端子電極に関する。

【０００２】

【従来の技術】電子機器の軽薄短小化が急速に進展して
おり、それにともなって機器に搭載される電子部品もよ
り小型化、多機能化が求められている。このため、様々
な集積技術を応用した積層型セラミック電子部品が製造
されている。

【０００３】積層型セラミック電子部品はセラミック材
料と導体材料が同時に焼成され、一種、あるいは二種以
上の機能が一つの部品に備えられている。このような積
層セラミック電子部品はセラミック材料と導体材料とを
印刷法やシート法等によって積層することにより、積層
体を作製し、該積層体を所望の形状、寸法に切断した後
に焼成するか、もしくは該積層体を焼成した後に所望の
形状、寸法に切断し、その後、必要に応じて端子電極を
形成することにより製造されている。

【０００４】従って、これらの積層セラミック電子部品
はそのセラミック層間に内部導体を有する構造となって
いる。このような積層型セラミック電子部品としては、
積層型セラミックチップコンデンサ、積層型チップイン
ダクタおよび積層型セラミックＬＣフィルタ等が挙げら
れる。

【０００５】通常、これら積層型セラミック電子部品用
の端子電極には、端子電極とセラミック素体との接着を
確保するために、ガラスフリットを含有しているのが一
般的である。また、ガラスフリットは導電材の焼結性を
向上させる役割を果たす。

【０００６】一般に低軟化点のガラスフリットほど焼結
効果は高まるが、焼結が進むに従い、端子電極の導電材
が内部電極に拡散し、内部電極が端子電極中へ突き出す
現象が認められる。

【０００７】特に、内部電極の導電材料と端子電極の導
電材料が異なっている場合に顕著である。例えば、積層
型セラミックコンデンサでは、内部電極がPdあるいはNi
で、端子電極がAgまたはCuの場合がこれに相当する。

【０００８】このような内部電極の突き出しが認められ
た場合、接着強度が低下するばかりでなく、はんだ付け
の際に、チップ素体に割れが生じやすくなる。これは通
常、サ−マルクラックと呼ばれる。このサ−マルクラッ
ク発生のメカニズムは以下のように説明される。

【０００９】端子電極中に含まれるガラスフリットの影
響により、端子電極が内部電極中へ拡散する。拡散の程
度は端子電極の焼付け温度が高くなるほど顕著になる。
この拡散のため、内部電極が体積膨張を起こし、内部電
極周辺部の素体に対して、相当な応力が加わり、内部電
極周辺の素体は脆弱化する。

【００１０】この状態ではんだ付けが施された場合、内
部電極の熱的膨張により脆弱化した箇所に応力が加わ
り、そこを起点としてクラックが生じる。

【００１１】このサ−マルクラックを抑制するために、
例えば、特開平８−２０３７６９号公報に開示されるよ
うに、めっき膜を延性のある金属にすることにより、発
生する応力を緩和しようとしている。

【００１２】また、別の方法として、特開平８−２５０
３６９号公報に開示されるように、内部電極の構造を変
更することで発生する応力を緩和しようとしている。

【００１３】しかしながら、これらの方法はいずれも熱
的応力が生じることを前提とした対策であり、本質的に
クラックを抑制するものではない。

【００１４】

【発明が解決しようとする課題】本発明はこのような事
情に鑑みて成されたものであり、端子電極の組成を検討
することにより、サーマルクラックの発生が少ない積層
型セラミック電子部品を提供するものである。

【００１５】

【課題を解決するための手段】本発明の目的は下記
（１）〜（３）の手段により達成される。

【００１６】（１）セラミック素体の内部に内部電極
を埋設し、端子電極を設けた積層型セラミック電子部品
において、セラミック素体の内部電極が露出した面と端
子電極層が接する界面にガラス成分が存在しないことを
特徴とする積層型セラミック電子部品。

【００１７】（２）前記端子電極層の導電材がAg、A
u、Pt、Pd、Cu、Niあるいはそれら合金からなることを
特徴とする（１）記載の積層型セラミック電子部品。

【００１８】（３）積層セラミック素体の内部電極が
露出した側面をガラス成分を含有しない第１端子電極層
で被覆し、ガラス成分を含有する第２端子電極層によっ
て、該第１端子電極層を完全に被覆し、さらに焼成によ
り、該第２端子電極をセラミック素体と接着することを
特徴とする（１）または（２）記載の積層型セラミック
電子部品を製造する方法。

【００１９】

【発明の実施の形態】以下に発明の詳細を説明する。

【００２０】本発明は積層型セラミック電子部品の端子
電極に関するものであり、セラミック素体の内部電極が
露出した面と端子電極層が接する界面にガラス成分を存
在せしめない構造をとる。

【００２１】本発明は図１に示す構造から成り、端子電
極は内部電極が露出したセラミック素体面と接する第１
端子電極層と、第１端子電極層を完全に被覆し、セラミ
ック素体の側面に接着する第２端子電極層から成る二層
構造をとる。

【００２２】具体的には焼成し、チップ化した積層型セ
ラミック基体にガラスフリットを含有しない第１端子電
極層ペーストを塗布、乾燥し、次にガラスフリットを含
有する第２端子電極層ペーストを第１端子電極層を完全
に被服し、セラミック基体の側面と接するするように塗
布する。

【００２３】上記の方法で作製した端子電極を所定の方
法で焼成することにより、第２端子電極層は第１端子電
極層を完全に被覆し、素体側面に必要十分な接着力で接
着する。

【００２４】一方、焼成することにより、第２端子電極
層からガラス成分が第１端子電極層に一部拡散するが、
素体との界面まで拡散が到達しない。

【００２５】この結果、素体と端子電極の接着強度に優
れ、さらに内部電極にガラス成分が拡散しないことか
ら、サ−マルクラックも生じない、極めて信頼性に優れ
た積層型セラミック電子部品が実現する。

【００２６】本発明に用いられる積層型セラミック電子
部品は特に限定されないが、積層型チップインダクタ、
積層型ＬＣフィルタ、積層型セラミックチップコンデン
サ等であり、特にサーマルクラックが発生しやすい内部
電極の導電材と端子電極の導電材とが異なる積層型セラ
ミックチップコンデンサには効果的である。

【００２７】この場合、内部電極と端子電極の導電材を
変えることにより、異種金属間の相互拡散が促進され、
電極同士のなじみが得られる。

【００２８】積層型セラミックチップコンデンサの内部
電極用の導電材は、特に限定される必要はないが、Ag、
Pd、Pt、Ni、Cu、Auより選ばれる少なくとも一種以上か
らなり、Pd、Pd合金、NiまたはNi合金が好ましい。

【００２９】端子電極用の導電材も特に限定されない
が、Ag、Pd、Pt、Cu、Ni、Auの少なくとも一種以上から
なり、内部電極がPd系の場合には、AgまたはAg-Pd合金
が好ましく、内部電極がNi系の場合には、CuまたはCu-N
i合金が好ましい。

【００３０】導電材の平均粒子径は特に制限されるもの
ではないが、0.1〜10μmが好ましい。粒子径が0.1μm未
満の場合、粒子の凝集にともない、端子電極ペ−ストの
塗布乾燥時にひびが入りやすくなる。また、粒子径が10
μmを超えた場合、十分な焼結膜が得られず、後工程の
めっき処理工程において、多孔性の端子電極を通してめ
っき液が内部電極にまで浸透し、電気的特性の低下を生
じる。

【００３１】第１端子電極層となる端子電極の組成は導
電材のみで構成され、ガラスフリットを含有しないが、
第２端子電極層となる端子電極の組成は導電材とガラス
フリットからなる。このガラスフリットは先に示した導
電材の焼結助剤、あるいはチップ素体との接着を確保す
るために添加される。

【００３２】ガラスフリットの平均粒径は0.01〜30μm
が好ましい。平均粒径が0.01μm未満の場合、ガラス成
分の凝集が激しくなり、導電材の局所的な焼結効果をも
たらし、素体あるいは端子電極の割れ等が生ずる。一
方、平均粒径が30μmを超えた場合、ガラス成分の分散
が悪くなり、端子電極と素地との接着強度のばらつきが
大きくなる。

【００３３】ガラスフリットの組成は特に限定されるも
のではないが、例えばケイ酸ガラス、ホウケイ酸ガラ
ス、アルミナケイ酸ガラスから選択されるガラスフリッ
トから一種または二種以上を用い、必要に応じてCaO、S
rO、BaO、MgO、ZnO、PbO、Na₂O、K₂OおよびMnO₂等の添
加物を所定の組成比になるように混合したものを用いれ
ば良い。ガラスの含有量も特に限定されるものではない
が、通常導電材の金属成分に対して、0.5〜15重量％程
度が好ましい。

【００３４】これら導電材及びガラスフリットをビヒク
ル中に分散して端子電極ペ−ストを得る。

【００３５】ビヒクルの有機バインダとしては特に限定
されるものではなく、セラミック材のバインダとして一
般的に使用されるものの中から、適宜選択して使用すれ
ば良い。このような有機バインダとしてはエチルセルロ
ース、アクリル樹脂、ブチラール樹脂等が挙げられる。

【００３６】ビヒクルの溶剤としてはターピネオール、
ブチルカルビトールおよびケロシン等が挙げられる。ペ
−スト中の有機バインダおよび溶剤の含有量は特に制限
されるものではなく、通常使用されている量、例えば有
機バインダ１〜5重量％、溶剤10〜50重量％程度とすれ
ば良い。

【００３７】さらに、端子電極ペ−スト中には必要に応
じて各種分散剤が含有されていても良いが、これらの総
含有量は1重量％以下であることが好ましい。

【００３８】端子電極の形成方法は特に限定されるもの
ではないが、好ましくは、端子電極ペ−ストをディッピ
ングにより形成し、乾燥した後、焼成する。

【００３９】焼成雰囲気は端子電極の導電材が貴金属
系、例えば、Ag等の場合には空気中で、卑金属系、例え
ばCu等の場合には中性、または還元性が好ましい。

【００４０】さらに、必要に応じて形成した端子電極の
上にはんだ付き性およびはんだ食われ性を高めるため
に、めっき処理が成されていても良い。

【００４１】めっき層を形成する方法としては特に限定
されないが、スパッタリング法や蒸着法など、いわゆる
真空薄膜形成技術を用いた乾式めっき法でも良いが、公
知の電解めっき法及び無電解めっき法を用いた方が好ま
しく、特に、電解めっき法が好ましい。電解めっき法に
よってNiめっき膜、Snめっき膜を端子電極面に順次形成
する。めっき膜の膜厚は特に制限されないが、通常それ
ぞれ0.1〜20μm程度が好ましい。

【００４２】本発明の積層型セラミック電子部品は誘電
体層、内部電極層、第１端子電極層および第２端子電極
層、必要に応じめっき層からなり、それぞれは以下の手
段により作製する。

【００４３】［誘電体層］誘電体層を構成する誘電体材
料は特に限定されるものではなく、種々の誘電体材料を
用いて良いが、例えば酸化チタン、チタン酸系複合酸化
物、あるいはこれらの混合物等が好ましい。

【００４４】誘電体材料が酸化チタン系の場合、必要に
応じてNiO、CuO、Mn₃O₄、Al₂O₃、MgO、SiO₂等を総合計
で0.001〜30重量％程度含んでも良い。また、チタン
酸系複合酸化物の場合、チタン酸バリウム(BaTiO₃₎等が
挙げられる。この場合、Ba/Tiの原子比は0.95〜1.20程
度が好ましく、チタン酸バリウムにはMgO、CaO、Mn
₃O₄、Y₂O₃、V₂O₅、ZnO、ZrO₂、Nb₂O₅、Cr₂O₃、Fe₂O₃、P
₂O₅、Na₂O、K₂O等が総計で0.001〜30重量％程度含有さ
れていても良い。さらに焼成温度、線膨張率の調整のた
め(BaCa)SiO₂ガラス等のガラスフリットを含有しても良
い。

【００４５】誘電体層の一層あたりの厚さは特に限定さ
れないが、5〜20μm程度が好ましい。また、誘電体層の
積層数は通常、2〜300程度とする。

【００４６】［内部電極層]内部電極層に含有される導
電材は特に限定されないが、貴金属、あるいは、誘電体
層構成材料に耐還元性を有するものを使用することで、
安価な卑金属をも用いることができる。導電材として用
いる貴金属としてはPdまたはPd合金が好ましく、卑金属
としてはNiまたはNi合金が好ましい。

【００４７】Pd合金としてはAg、Pt、Au等から選択され
る一種以上の元素とPdとの合金が好ましく、合金中のPd
の含有量は50重量％以上が好ましい。

【００４８】また、Ni合金としてはMn,Cr,Co,Al等から
選択される一種以上の元素とNiとの合金が好ましく、合
金中のNi含有量は95重量％以上であることが好ましい。

【００４９】なお、NiまたはNi合金中にはＰ等の各種微
量成分が0.1重量％程度以下含まれていても良い。

【００５０】内部電極層の厚さは用途に応じて適宜決定
すれば良いが、通常、0.5〜5μm程度であることが好ま
しい。

【００５１】［端子電極］端子電極（外部電極）に含有
される導電材は特に限定されないが、内部電極がPd等の
貴金属系の場合にはAgまたはAg-Pd合金を主体とするこ
とが好ましく、特にAgが好ましい。また、内部電極がNi
等の卑金属系の場合には好ましくは安価なCuまたはNi-C
u合金を主体とすることが好ましく、特にCuが好まし
い。また、第１端子電極層となる端子電極の組成には
内部電極と端子電極との相互拡散を助長するガラスフリ
ットを含有しない。特に、積層型セラミックチップコン
デンサ用の端子電極は高い導電性は要求されないため、
内部電極と端子電極とが接触しているだけで十分であ
る。

【００５２】第２端子電極層となる端子電極の組成には
導電材の焼結効果を高めること、および素地との密着性
を確保するために、ガラスフリットが含有されている。
該第２端子電極層で導電材の焼結性を高める目的は、電
極層を緻密にすることにより、後のめっき工程における
めっき液の端子電極層への侵入を抑制するためである。

【００５３】ガラスフリットの含有量は特に制限されな
いが、通常0.5〜15重量％である。

【００５４】端子電極の厚さは用途に応じて適宜決定す
れば良いが、第１端子電極層と第２端子電極層の合計厚
みは、通常10〜100μm程度が好ましい。

【００５５】［めっき層］必要に応じて、Ni、Sn、はん
だ等、特に、Ni、Snの金属めっき層を設けることができ
る。金属めっき層を設けることにより、はんだ付き性お
よびはんだ食われ性が改善される。設ける金属めっき層
は一層以上が好ましく、特に、Ni、Snの順に、二層に形
成したものがより好ましい。

【００５６】次に、本発明の電子部品の製造方法につい
て説明する。

【００５７】本発明の積層型セラミック電子部品はペ−
ストを用いた通常の印刷法やシート法によりグリーンチ
ップを作製し、焼成した後、ガラスフリットを含有しな
い第１端子電極用ペ−ストをディップ法、印刷法、また
は転写法により形成し、乾燥する。

【００５８】さらに、ガラスフリットを含有した第２端
子電極用ペ−ストを該第１端子電極を完全に被覆するよ
うにディップ法にて成膜した後、乾燥、焼成をする。そ
の後、必要に応じ、めっき膜を形成することにより製造
できる。

【００５９】本発明の積層型セラミック電子部品の製造
で使用する誘電体層用ペースト、内部電極用ペーストお
よび端子電極用ペーストを以下により、作製する。

【００６０】［誘電体層用ペ−スト］誘電体用ペ−スト
は誘電体原料と有機ビヒクルとを混練して製造される。

【００６１】誘電体原料には誘電体層の組成に応じた粉
末を用いる。誘電体原料の製造方法は特に限定されず、
例えばチタン酸系酸化物とチタン酸バリウムを用いる場
合、水熱合成したBaTiO₃に、副成分原料を混合する方法
を用いることができる。

【００６２】また、BaCO₃とTiO₂と副成分原料との混合
物を仮焼して固相反応させる乾式合成法を用いても良
い。また、共沈法、ゾル・ゲル法、アルカリ加水分解
法、沈澱混合法等により得た沈澱物と副成分原料との混
合物を仮焼して合成しても良い。

【００６３】なお、副成分には酸化物や、焼成により酸
化物となる各種化合物、例えば炭酸塩、シュウ酸塩、硝
酸塩、水酸化物、有機金属化合物等の少なくとも一種を
用いることができる。

【００６４】誘電体原料の平均粒径は目的とする誘電体
層の平均結晶粒径に応じて決定すれば良いが、通常平均
粒子径0.3〜1.0μm程度の粉末が好ましい。

【００６５】有機ビヒクルはバインダを有機溶剤中に溶
解したものである。有機ビヒクルに用いるバインダは特
に限定されず、エチルセルロース等の通常の各種バイン
ダーから適宜選択すれば良い。

【００６６】また、用いる有機溶剤も特に限定されず、
印刷法やシート法等、利用する方法に応じて、ターピネ
オール、ブチルカルビトール、アセトン、トルエン等の
各種有機溶剤から適宜選択すれば良い。

【００６７】［内部電極用ペ−スト］内部電極用ペ−ス
トは各種導電性金属や合金、あるいは焼成後に導電材と
なる各種酸化物、有機金属化合物、レジネート等を誘電
体層用ペーストに用いる有機ビヒクルと同様のビヒクル
で混練して調整する。

【００６８】［第１端子電極用ペ−スト］端子電極用ペ
−ストは導電材と誘電体層用ペーストに用いるビヒクル
と同様のビヒクルから構成される。

【００６９】［第２端子電極用ペ−スト］端子電極用ペ
−ストは導電材、ガラスフリットおよび誘電体層用ペー
ストに用いるビヒクルと同様のビヒクルから構成され
る。

【００７０】なお、誘電体層用ペースト、内部電極用ペ
ーストおよび端子電極用ペーストに使用する有機ビヒク
ルの含有量は特に制限はなく、通常の含有量、例えばバ
インダは1〜5重量％程度、溶剤は10〜50重量％とすれば
良い。

【００７１】また、各ペ−スト中には必要に応じて各種
分散剤、可塑剤、誘電体、絶縁体等から選択される添加
物が含有されていても良い。これらの総含有量は10重量
％以下とすることが好ましい。

【００７２】本発明の積層型セラミック電子部品はグリ
ーンチップ作製工程、脱バインダ工程、焼成工程、アニ
ール工程、端子電極ペーストの塗布工程および端子電極
の焼成工程、必要に応じめっき処理工程により作製す
る。

【００７３】［グリーンチップの作製］印刷法を用いる
場合、誘電体層用ペ−スト及び内部電極用ペ−ストを、
ＰＥＴ等の基板上に印刷する。これらを交互に積み重
ね、熱圧着し、所定形状に切断してチップ化した後、基
板から剥離してグリーンチップとする。

【００７４】また、シート法を用いる場合、誘電体層用
ペ−ストを用いてグリーンシートを形成し、このグリー
ンシート上に内部電極層用ペ−ストを、印刷、これらを
交互に繰り返して積層し、所定形状に切断して、グリー
ンチップとする。

【００７５】［脱バインダ工程］焼成前に行う脱バイン
ダ処理の条件は通常のものであっても良いが、内部電極
層の導電材にNiやNi合金等の卑金属を用いる場合、特に
下記の条件で行うことが好ましい。

【００７６】昇温速度は5〜300℃／時間が好ましいが、
特に10〜100℃／時間が好ましい。また、保持温度は200
〜400℃が好ましいが、特に250〜300℃が好ましい。さ
らに、温度保持時間は0.5〜24時間が好ましいが、特に5
〜20時間が好ましい。なお、脱バインダ工程は空気中で
行う。

【００７７】また、内部電極層の導電材にPdやPd合金等
の貴金属を用いる場合も同様である。

【００７８】［焼成工程］グリーンチップの焼成時の雰
囲気は内部電極用ペ−ストの導電材の種類に応じて適宜
選択すれば良いが、導電材としてＮｉやNi合金等の卑金
属を用いる場合、窒素を主成分とし、水素を1〜10％お
よび水蒸気からなる焼成雰囲気を使用する事が好まし
い。

【００７９】また、焼成雰囲気中の酸素分圧は10^-12〜1
0^-8気圧とすることが好ましい。酸素分圧が10^-12気圧未
満であると、内部電極層の導電材が異常焼結を起こし、
途切れてしまうことがある。また、酸素分圧が10^-8気圧
を超えると、内部電極が酸化し、好ましくない。

【００８０】焼成時の保持温度は1100〜1400℃、特に12
00〜1300℃とすることが好ましい。保持温度が1100℃未
満であると、基体の緻密化が不十分であり、1400℃を超
えると、内部電極が途切れやすくなる。また、焼成時の
温度保持時間は0.5〜8時間、特に1〜3時間が好ましい。

【００８１】導電材としてPdやPd合金などの貴金属を用
いる場合、焼成雰囲気は空気中で行う。Pdの酸化膨張に
よる層間剥離（デラミネーション）を抑制するために、
特に750℃〜850℃の温度範囲を0.1〜１℃／分の速度で
昇温することが好ましい。

【００８２】焼成時の保持温度は1200〜1450℃、特に13
00〜1400℃とすることが好ましい。

【００８３】［アニール工程］還元性雰囲気で焼成した
場合、積層セラミックコンデンサにはアニールを施すこ
とが好ましい。アニールは誘電体層を再酸化するための
処理であり、これにより、絶縁抵抗の加速寿命を著しく
長くすることができる。

【００８４】アニール雰囲気の酸素分圧は10^-8〜10^-6気
圧とすることが好ましい。酸素分圧が10^-8気圧未満であ
ると誘電体層の再酸化が困難であり、10^-6気圧を超える
と内部電極が酸化する。

【００８５】アニールの処理温度は1100℃以下、特に50
0〜1000℃とすることが好ましい。処理温度が500℃未満
であると、誘電体層の酸化が不十分となり、絶縁抵抗の
加速寿命が短くなる傾向を示し、1000℃を超えると内部
電極が酸化し、静電容量が低下するだけでなく、内部電
極が誘電体素地と反応し、加速寿命も短くなる。

【００８６】なお、アニール工程は昇温及び降温のみか
ら構成しても良い。この場合、処理のために保持時間を
とる必要は無く、処理温度は最高温度と同義である。ま
た、高温処理保持時間は0〜20時間、特に2〜10時間が好
ましい。雰囲気ガスは加湿した窒素ガスを用いることが
好ましい。

【００８７】なお、上記した脱バインダ処理、焼成及び
アニールの各工程において、窒素と水素の混合ガス等を
加湿するには、例えばウエッタ等を使用すれば良い。こ
の場合、ウエッタの水温は5〜75℃程度が好ましい。

【００８８】脱バインダ処理工程、焼成工程及びアニー
ル工程は連続して行っても良いが、独立して行っても良
い。

【００８９】これらを連続して行う場合、脱バインダ処
理後、冷却せず雰囲気を変更、続いて焼成の保持温度ま
で昇温して焼成を行い、次いで冷却し、アニール工程で
の処理温度に達した時に雰囲気を変更してアニールを行
うことが好ましい。

【００９０】また、これらを独立して行う場合、脱バイ
ンダ処理工程は所定の処理温度まで昇温し、所定時間保
持した後、室温まで降温する。脱バインダ工程の雰囲気
は連続して行う場合と同様なものとする。

【００９１】さらに、アニール工程は所定の処理温度に
まで昇温し、所定時間保持した後、室温にまで降温す
る。その際のアニール工程の雰囲気は連続して行う場合
と同様なものとする。また、脱バインダ工程と、焼成工
程とを連続して行い、アニール工程だけを独立して行う
ようにしても良く、脱バインダ工程だけを独立して行
い、焼成工程とアニール工程を連続して行うようにして
も良い。

【００９２】また、内部電極層の導電材が貴金属である
場合にはアニール工程は必要としない。

【００９３】［端子電極ペ−ストの塗布工程］得られた
第１及び第２端子電極ペ−ストを上記より作製した焼結
体チップに塗布する。塗布の方法としては特に限定され
るものではないが、いずれもディップ法等によれば良
い。端子電極ペ−ストの塗布量は特に限定されるもので
はなく、塗布する焼結体チップの大きさなどにより適宜
調整すれば良いが、通常第１及び第２端子電極の合計が
10〜100μm程度である。

【００９４】第１端子電極ペ−ストを塗布した後、乾燥
する。乾燥は60〜150℃程度で、10分〜1時間程度行うこ
とが好ましい。その後、第２端子電極ペ−ストを第１端
子電極を完全に被覆し、なおかつ、素体側面に付着する
ように塗布し、乾燥する。乾燥は第１端子電極と同一条
件である。

【００９５】［端子電極の焼成］上記のようにして第１
及び第２端子電極を塗布、乾燥した後、チップ素体への
焼き付け（焼成）を行う。焼き付け条件は端子電極の導
電材がCu等の卑金属の場合、窒素の中性雰囲気、あるい
は窒素と水素との混合ガス等の還元雰囲気中にて、600
〜1000℃、0〜1時間程度とすることが好ましく、端子電
極の導電材がAg等の貴金属の場合、空気中にて、600〜9
00℃にて0〜30分程度とすることが好ましい。

【００９６】［めっき層］必要に応じて、端子電極表面
にめっき等により被覆層を形成する。めっき層は特に限
定されないが、Ni、Snを順次形成することが好ましい。

【００９７】このようにして製造される端子電極の構成
例を図１に示す。図１において、本発明の積層型セラミ
ック電子部品はセラミック層１、内部電極層２、第１端
子電極層３および第２端子電極層４と必要に応じめっき
層５とを有する。

【００９８】本発明の積層型セラミック電子部品ははん
だ付け等によりプリント基板上等に実装され、電源装置
等の各種電子機器等に使用される。

【００９９】

【実施例】次に実施例を示し、本発明をより具体的に説
明する。

【０１００】［実施例１］誘電体層の主原料としてBaCO
₃（平均粒径：2.0μm）及びTiO₂（平均粒径:2.0μm）を
用意した。Ba/Tiの原子比は1.00である。これに加え
て、BaTiO₃に対し、添加物としてMnCO₃を0.2重量％、Mg
CO₃を0.2重量％、Y₂O₃を2.1重量％、および(BaCa)SiO₃
を2.2重量％を用意した。各原料粉末に水を加え、ボ−
ルミルで湿式混合し、乾燥した。得られた混合粉を1250
℃で２時間仮焼した。

【０１０１】この仮焼粉に水を加え、ボ−ルミルで湿式
粉砕し、乾燥した。得られた粉砕後の仮焼粉に有機バイ
ンダとしてアクリル樹脂と有機溶剤として塩化メチレン
とアセトンを加えてさらに混合し、誘電体ペーストとし
た。得られた誘電体ペーストを、ドクターブレード法を
用いて誘電体グリーンシートとした。

【０１０２】内部電極材料として卑金属のNi粉末（平均
粒径：0.8μm）を用意し、これに有機バインダとしてエ
チルセルロースと、有機溶剤としてターピネオールを加
え、三本ロ−ルを用いて混練し、内部電極ペ−ストとし
た。

【０１０３】第１端子電極用材料として卑金属のCu粉末
（平均粒径0.5μm）を用意し、これに有機バインダとし
てアクリル樹脂と有機溶剤としてターピネオールを加
え、三本ロ−ルを用いて混練し、第１端子電極ペ−スト
とした。

【０１０４】第２端子電極用材料として卑金属のCu粉末
（平均粒径0.5μm）とCu粉末に対して、ホウケイ酸スト
ロンチウムガラスを５重量％を用意し、これに有機バイ
ンダとしてアクリル樹脂と有機溶剤としてターピネオー
ルを加え、三本ロ−ルを用いて混練し、第２端子電極ペ
−ストとした。

【０１０５】所定の厚みを得るため誘電体にグリーンシ
ートを数枚積層し、その上にスクリーン印刷法により内
部電極ペ−ストを印刷、その上にグリーンシートを積
層、このように内部電極の印刷されたシートとグリーン
シートを交互に積層して、最後にグリーンシートを所定
枚数積層し、熱圧着し、所定のチップ形状が焼成後に縦
×横×厚みが3.2×1.6×1.0mmになるように切断し、グ
リーンチップを得た。

【０１０６】得られたグリーンチップを加湿した窒素・
水素混合ガス(水素含有量3％）の還元雰囲気中、1300℃
にて３時間保持して焼成し、さらに加湿した酸素分圧10
^-7気圧の窒素雰囲気にて、1000℃で２時間保持し、焼結
体を得た。得られた焼結体の両端部にCuを主体とした第
１端子電極用ペ−ストを塗布し、乾燥を行い、続いて第
２端子電極用ペ−ストを塗布し、乾燥を行い、窒素・水
素(水素含有量4％)混合雰囲気中、600〜900℃で10分間
保持して焼き付け、端子電極を形成した。

【０１０７】さらに、電解めっき法で、Niめっき、はん
だめっきを施し、積層型セラミックチップコンデンサを
得た。得られた試料の静電容量は１μFであった。

【０１０８】接着強度（n=10)の平均値および350℃−10
秒間のはんだ浸漬時のサ−マルクラックの発生した個数
（n=90)の結果を表１に示す。

【０１０９】

【表１】

【０１１０】表１から明らかなように、本発明の積層型
セラミックコンデンサは接着強度が大きく、クラックの
発生が抑制されていることが分かる。なお、比較例は第
１端子電極層を設けなかった場合を示す。

【０１１１】［実施例２］誘電体層の主原料としてBaCO
₃（平均粒径：2.0μm）及びTiO₂（平均粒径:2.0μm）を
用意した。Ba/Tiの原子比は1.00である。また、これに
加えて、BaTiO₃に対し、添加物としてSeO₂を2.0重量％
を用意した。各原料粉末に水を加え、ボ−ルミルで湿式
混合し、混合物を乾燥した。

【０１１２】得られた混合粉を1300℃で２時間仮焼した
後、仮焼粉に水を加え、ボ−ルミルで湿式粉砕し、粉砕
物を乾燥した。得られた仮焼粉に、有機バインダとして
アクリル樹脂と有機溶剤として塩化メチレンとアセトン
を加えてさらに混合し、誘電体ペーストとした。得られ
た誘電体ペーストを、ドクターブレード法を用いて誘電
体グリーンシートとした。

【０１１３】内部電極材料として貴金属のPd粉末（平均
粒径：1.2μm）を用意し、これに有機バインダとしてエ
チルセルロースと、有機溶剤としてターピネオールを加
え、三本ロ−ルを用いて混練し、内部電極ペ−ストとし
た。

【０１１４】第１端子電極用材料として貴金属のAg粉末
（平均粒径1.0μm）を用意し、これに有機バインダーと
してアクリル樹脂と有機溶剤としてターピネオールを加
え、三本ロ−ルを用いて混練し、第１端子電極ペ−スト
とした。

【０１１５】第２端子電極用材料として貴金属のAg粉末
（平均粒径1.0μm）とAg粉末に対して、ホウケイ酸鉛ガ
ラスを５重量％用意し、これに有機バインダとしてアク
リル樹脂と有機溶剤としてターピネオールを加え、三本
ロ−ルを用いて混練し、第２端子電極ペ−ストとした。

【０１１６】所定の厚みを得るため誘電体にグリーンシ
ートを数枚積層し、その上にスクリーン印刷法により内
部電極ペ−ストを印刷、その上にグリーンシートを積層
した。このように内部電極の印刷されたシートとグリー
ンシートを交互に積層して、最後にグリーンシートを所
定枚数積層し、熱圧着し、所定のチップ形状が焼成後に
縦×横×厚みが3.2×1.6×1.0mmになるように切断し、
グリーンチップを得た。

【０１１７】得られたグリーンチップを空気中、1380℃
にて３時間保持して焼成し、焼結体を得た。得られた焼
結体の両端部にAgを主体とした第１端子電極用ペ−スト
を塗布し、乾燥を行い、続いて第２端子電極用ペ−スト
を塗布し、乾燥を行い、空気中、600〜850℃で10分間保
持して焼き付け、端子電極を形成した。

【０１１８】さらに、電解めっき法で、Niめっき、はん
だめっきを施し、積層型セラミックチップコンデンサを
得た。

【０１１９】得られた試料の静電容量は１μFであり、
接着強度（n=10)の平均値および350℃−10秒間のはんだ
浸漬時のサ−マルクラックの発生した個数（n=90)測定
し、これらの結果を表２に示す。

【０１２０】

【表２】

【０１２１】表２から明らかなように、本発明の積層型
セラミックコンデンサは接着強度が大きく、クラックの
発生が抑制されていることが分かる。なお、比較例は第
１端子電極層を設けなかった場合を示す。

【０１２２】

【発明の効果】以上のように本発明によれば、ガラスを
含有しない第１端子電極をガラスを含有した第２端子電
極で被覆形成することで、素体との接着性に優れ、サ−
マルショックによるクラックを抑制した信頼性の高い積
層型セラミック電子部品を得ることができる。

【図面の簡単な説明】

【図１】本発明の積層型セラミック電子部品の基本構成
を示す断面概略図である。

【符号の説明】

１誘電体層２内部電極層３第１端子電極層４第２端子電極層５めっき層

Claims

【特許請求の範囲】

【請求項１】セラミック素体の内部に内部電極を埋設
し、端子電極を設けた積層型セラミック電子部品におい
て、セラミック素体の内部電極が露出した面と端子電極
層が接する界面にガラス成分が存在しないことを特徴と
する積層型セラミック電子部品。
【請求項２】前記端子電極層の導電材がAg、Au、Pt、
Pd、Cu、Niあるいはそれらの合金からなることを特徴と
する請求項１記載の積層型セラミック電子部品。
【請求項３】積層セラミック素体の内部電極が露出し
た側面をガラス成分を含有しない第１端子電極層で被覆
し、ガラス成分を含有する第２端子電極層によって、該
第１端子電極層を完全に被覆し、さらに焼成により、該
第２端子電極をセラミック素体と接着することを特徴と
する請求項１または２記載の積層型セラミック電子部品
を製造する方法。