JP2014232850A - 積層型電子部品 - Google Patents

Abstract

【課題】 電気特性を確保しつつ、デラミネーションが発生する可能性を低減することのできる積層型電子部品を提供する。【解決手段】 セラミック層５と内部電極層７とが交互に積層された電子部品本体１を具備しており、内部電極層７は、セラミック層５と同じ主成分を有するセラミック粒子７ａを面積比で５〜３０％含有するとともに、ジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種を前記主成分とは異なるセラミック成分７ｂとして含み、該セラミック成分７ｂは内部電極層７中の含有量がセラミック粒子７ａよりも少なく、かつ平均粒径がセラミック粒子７ａの１／５以下である。【選択図】 図１

Description

本発明は、積層型電子部品に関するものである。

一般に、コンデンサ、インダクタ、圧電素子、バリスタ、またはサーミスタ等のセラミック材料を使用する積層型電子部品は、セラミック材料からなるセラミック層および金属膜によって構成される内部電極層を交互に積層して形成された電子部品本体と、この電子部品本体の内部電極層が露出した面に設けられた外部電極とを備える構成となっている。

最近では、電気・電子機器産業における高性能化及び軽薄短小化に伴い、電子部品においても小型、高性能及び低コスト化が求められている。特に、ＣＰＵの高速化、機器の小型軽量化、デジタル化及び高機能化の進展により、上記した積層型電子部品についても小型化、薄層化といったダウンサイジングがますます要求されており、これに加えて出力する電気特性や機械的特性の向上も求められてきている。

しかし、積層型電子部品を構成する部材の中で、とりわけ内部電極層を薄層化していこうとすると、内部電極層として適用されている金属膜が焼成時の収縮のために途切れやすくなり、また、セラミック層との収縮差により、デラミネーションやクラックが発生しやすくなってくる。

これらの問題を解決するために、これまで、内部電極層を形成するための導体ペースト中に、セラミック層と同じ組成物のセラミック粒子を共材粒子として添加するという手法が採用されている（例えば、特許文献１を参照）。

上記開示された特許文献１によれば、導体ペースト中に金属粒子と共に共材粒子を含有させることで、金属粒子の粒成長による球状化をある程度抑制することが可能になると述べられている。また、共材粒子の添加量についての適正な範囲として、内部電極層とセラミック層間のデラミネーションやクラックの発生を発生しにくくするという点で、共材の添加量は２〜２０質量％が良いとされている。

しかしながら、上記公報に開示された導体ペーストを適用しても、未だ、内部電極層の金属膜に途切れや空隙が起きやすく、所望の電気特性を満足し、デラミネーションが発生することを低減することは困難であった。

特開２００５−１２９５９１号公報

本発明は、上記の課題を解決するためになされたものであり、電気特性を確保しつつ、デラミネーションが発生する可能性を低減することのできる積層型電子部品を提供することを目的とする。

本発明の積層型電子部品は、セラミック層と内部電極層とが交互に積層された電子部品本体を具備してなる積層型電子部品であって、前記内部電極層は、前記セラミック層と同
じ主成分を有するセラミック粒子を面積比で５〜３０％含有するとともに、ジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種を前記主成分とは異なるセラミック成分として含み、該セラミック成分は前記内部電極層中の含有量が前記セラミック粒子よりも少なく、かつ平均粒径が前記セラミック粒子の１／５以下であることを特徴とする。

本発明によれば、電気特性を確保しつつ、デラミネーションが発生する可能性を低減することができる。

（ａ）は、本発明の積層型電子部品の一実施形態を示す概略断面図である。（ｂ）は、図１のＡ−Ａ断面図であり、内部電極層を平面視したときの模式図である。 ビーズミルの断面模式図である。

図１（ａ）は、本発明の積層型電子部品の一実施形態を示す概略断面図である。（ｂ）は、図１のＡ−Ａ断面図であり、内部電極層を平面視したときの模式図である。

本実施形態の積層型電子部品は、電子部品本体１の両端部に外部電極３が設けられた構成となっている。

ここで、電子部品本体１は外形状が略直方体状をしており、セラミック層５と内部電極層７とが交互に積層された構成となっている。図１（ａ）では、セラミック層５と内部電極層７との積層状態を単純化して示しているが、本実施形態の積層型電子部品はセラミック層５と内部電極層７とが数百層にも及ぶ積層体となっている。なお、積層数は積層型電子部品の性能を向上できるという点で、１００層以上、特に、２００層以上であることが好ましい。

この場合、セラミック層５は平均厚みが０．５〜３μｍであり、内部電極層７は平均厚みが０．３〜２μｍとそれぞれの部材が上記のように薄い場合に有利なものとなる。

セラミック層５を形成する材料としては、各種電子部品の種類によって異なってくるが、コンデンサおよびサーミスタにはチタン酸バリウムが、インダクタにはフェライトが、圧電素子にはチタンジルコン酸鉛が、およびバリスタには炭化珪素がそれぞれ好適なものとして用いられる。

内部電極層７を形成する材料としては、適用するセラミック層の種類によって異なってくるが、ニッケル（Ｎｉ）や銅（Ｃｕ）などの卑金属、銀（Ａｇ）やパラジウム（Ｐｄ）などの貴金属、アルミニウム（Ａｌ）やはんだ（Ｐｂ／Ｓｎ）などが好適である。

ここで、本実施形態の積層型電子部品は、内部電極層７がセラミック層５と同じ主成分を有するセラミック粒子７ａを面積比で５〜３０％含有するものであり、また、内部電極層７はジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種（図１（ｂ）では、便宜上、粒子のかたちで７ｂと表している。）をセラミック粒子７ａよりも少ない割合で含み、この場合、内部電極層７にジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種が含まれる場合、セラミック層５の主成分とは異なる成分が含まれることになる。また、これらのセラミック成分は平均粒径がセラミック粒子７ａの１／５以下である。

本実施形態の積層型電子部品では、内部電極層７を厚み方向に貫通し、内部電極層７を挟んでいる２枚のセラミック層５との接合に寄与するセラミック粒子７ａの他に、ジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種のセラミック層５の主成分とは異なるセラミック成分を含んでいることから、積層型電子部品のセラミック層５と内部電極層７との間でデラミネーションが発生する可能性を低減することができる。これは内部電極層７を構成する金属膜とセラミック粒子７ａという結晶構造および分子結合形態の大きく異なる材料間で、これらジルコニア、アルミナ、窒化珪素および炭化珪素が連結材としてはたらくためであると考えられる。

例えば、ジルコニアやアルミナは低酸素分圧下で焼成された場合、酸素を遊離しやすくなるが、これにより陽イオンであるＺｒ（ジルコニウム）、Ａｌ（アルミニウム）は価数が小さい方に変化するため、その表面は金属に近くなり、これによりジルコニア（ＺｒＯ_２）やアルミナ（Ａｌ_２Ｏ_３）がセラミックスの結晶構造であっても内部電極層７の金属膜と結合しやすくなるからである。

また、窒化珪素（Ｓｉ_３Ｎ_４）や炭化珪素（ＳｉＣ）は、元々、共有結合性であり、酸素を含まない材料であるため、金属膜とともに低酸素分圧下で焼成すると、金属膜と結合しやすくなるためである。

また、ジルコニア、アルミナ、窒化珪素および炭化珪素は、いずれも融点が２０００℃程度かまたはこれを大きく上回るものであり、また、高いヤング率を示す材料でもある。内部電極層７がこのような高融点かつ高ヤング率の材料を含んでいる場合には、耐熱衝撃性にも優れるものとなり、ハンダ材による実装工程などにおいてもクラックなどの欠陥の発生を抑制することができる。

この場合、内部電極層７に含ませるジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種のセラミック成分は、サイズ（最大径）が、共材であるセラミック粒子７ａの平均粒径に比べて１／５〜１／２０ほど小さいことが望ましい。例えば、セラミック粒子７ａの平均粒径が５０〜２００ｎｍほどであるときに、ジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種のセラミック成分のサイズは２．５〜４０ｎｍであるのがよい。ここで、セラミック成分のサイズの下限値をセラミック粒子７ａの平均粒径の１／２０としたのは、これ以下は、後述する分析方法によるサイズの特定が困難なためである。

また、内部電極層を構成する金属膜に含まれるジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種のセラミック成分の含有量は電気特性の向上およびデラミネーションの低減という点で０．０２〜０．０９質量％であることが望ましい。

なお、内部電極層７におけるセラミック粒子７ａの面積比が５％よりも低くなると、共材としての効果が得られなくなり、積層型電子部品にデラミネーションが発生しやすくなる。一方、内部電極層７中に含まれるセラミック粒子７ａの面積比が３０％よりも高くなると、内部電極層７としての面積が小さくなるため、所望の電気特性を得ることが困難となる。

内部電極層７に含まれるジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種のセラミック成分の存在については、Ｘ線光電子分光、レーザーアブレーションによるＩＣＰ発光分光分析（Inductively Coupled Plasma Atomic Emissin Spectroscopy）および走査型電子顕微鏡や透過型電子顕微鏡に付設の分析装置（例えば、エネルギー分散型Ｘ線分析）などを用いて確認できる。また、これらの成分の定量分析については、蛍光Ｘ線や上記のＩＣＰ発光分光分析などが好適である。

内部電極層７に含まれるセラミック粒子７ａの割合については、図１（ｂ）に示すような断面について、走査型電子顕微鏡または透過型電子顕微鏡により撮影した写真からセラミック粒子７ａの面積比を求めることによって求められる。

次に、本実施形態の積層型電子部品を製造する方法について説明する。

まず、積層型電子部品においてセラミック層５となるセラミックグリーンシートを準備する。

次に、内部電極層７の金属膜を形成するための導体ペーストを調製する。この場合、主成分である金属粉末を準備し、これにセラミックグリーシートの作製に用いたセラミック粉末を添加し、さらに有機ビヒクルを加える。このときセラミック粉末の配合量は金属粉末１００質量部に対して５〜３０質量部とする。

次に、金属粉末、セラミック粉末および有機ビヒクルを配合したスラリをビーズミルを通過させて粉砕処理を行う。ここで用いるビーズミルとは、図２に示すように、円筒状の筐体の中にメディアとしてセラミックボールが詰められており、導体ペースト用のスラリを注入口から空気圧によって加圧しながら注入し、排出口側から回収する粉砕機のことである。この方法によれば、スラリがメディア間を通過するときに、スラリに含まれる金属粉末やセラミック粉末を粉砕することができるが、これと同時に、ビーズミル内のメディアであるセラミックボールが金属粉末やセラミック粉末との摩擦や衝突によって削られ、セラミックボールの成分がスラリ中に含まれる。このとき、セラミックボールとしてジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種を主成分とするものを用いた場合に、本実施形態の積層型電子部品の内部電極層７を形成するための導体ペーストを得ることができる。導体ペースト中に含まれるジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種のセラミック成分の配合割合は、ビーズミル内にスラリを通過させる回数や加圧圧力によって調整する。

次に、上記の導体ペーストをセラミックグリーンシートの主面上に印刷して内部電極パターンを形成する。このときセラミックグリーンシートの主面上には、矩形状の内部電極パターンが縦、横にほぼ等間隔で並んだ構成となっている。

次に、内部電極パターンを形成したセラミックグリーンシートを所定の枚数だけ積層し、次いで、この上面側および下面側に内部電極パターンを有しないセラミックグリーンシートを重ね、加熱加圧することによって、セラミックグリーンシートと内部電極パターンとが一体化された積層体を作製する。

次に、積層体を所定の寸法に切断して、内部電極パターンの端部が露出した電子部品本体成形体を形成する。

次に、この電子部品本体成形体を所定の条件で焼成することにより電子部品本体１に相当する焼結体を得る。

次に、得られた電子部品本体１の内部電極層の端部が露出した端面に、外部電極用のペーストを塗布し、焼成処理を行って外部電極３を形成する。次に、必要に応じて、この外部電極３の表面にメッキ膜を形成する。

本実施形態の積層型電子部品の製造方法によれば、内部電極パターン用の導体ペーストを調製する際に、ビーズミルによる混合、粉砕を行うことから、金属粉末とともに添加し
たセラミック粉末よりもサイズがかなり小さい添加成分（セラミック成分）を導体ペースト中に混入させることができる。

このような方法によって混入されるセラミック成分は、メディアボールに隣接する金属粉末に高い圧力で接着していくことから、金属粉末の焼結性に大きく影響を与えることになる。このため内部電極パターンの焼成収縮を抑える効果が大きくなり、これにより、内部電極層７が薄くなっても途切れや空隙の形成が少なくなり、内部電極層７の面積を広く確保することが可能になる。この場合、ジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種のセラミック成分は、融点が２０００℃程度かそれ以上であることから、純度が９９％以上の高純度の金属よりも高い融点を示すものとなるため、ニッケルや銅など上記の金属材料の焼成収縮の抑制により有利なものになると同時に、同じくセラミック成分が主体であるという点でセラミック層５との接着性をも向上させることが可能となる。こうして、電気特性に優れるとともに、デラミネーションの発生する可能性を低減できる積層型電子部品を得ることができる。

本発明の積層型電子部品として積層型のコンデンサを具体例として示す。まず、原料粉末として、平均粒径がいずれも０．２μｍのチタン酸バリウム粉末，ＭｇＯ粉末，Ｙ_２Ｏ_３粉末およびＭｎＣＯ_３粉末を準備した。これらの各種粉末をチタン酸バリウム粉末量１００モルとしたときに、ＭｇＯ粉末を０．５モル，Ｙ_２Ｏ_３粉末を１モル、ＭｎＣＯ_３粉末を０．５モル添加し、さらに、ガラス粉末（ＳｉＯ_２＝５５，ＢａＯ＝２０，ＣａＯ＝１５，Ｌｉ_２Ｏ＝１０（モル％））をチタン酸バリウム粉末１００質量部に対して１質量部添加して誘電体粉末を調製した。

この誘電体粉末を直径５ｍｍのジルコニアボールを用いて、溶媒としてトルエンとアルコールとからなる混合溶媒を添加し湿式混合した。

次に、湿式混合した粉末を、ポリビニルブチラール樹脂を溶解させたトルエンおよびアルコールの混合溶媒中に投入し、直径５ｍｍのジルコニアボールを用いて湿式混合してセラミックスラリを調製し、ドクターブレード法により平均厚みが１．５μｍのセラミックグリーンシートを作製した。

次に、このセラミックグリーンシートの上面に矩形状の内部電極パターンを複数形成した。内部電極パターンを形成するための導体ペーストは、ニッケル（Ｎｉ）粉末１００質量％に対して、セラミックグリーンシートを作製するために用いたチタン酸バリウム粉末を種々の割合で配合し、これにエチルセルロースとオクチルアルコールとを含む有機ビヒクルをニッケル粉末１００質量部に対して約３０質量部添加して導体ペースト用のスラリを調製した。

次に、このスラリを、ジルコニアボールをメディアとして用いたビーズミルを用いて粉砕処理を行った。このとき、導体ペースト中に含まれるジルコニア成分の割合はスラリをビーズミルに通過させる回数によって変化させた。

次に、内部電極パターンを形成したセラミックグリーンシートを２００枚積層し、その上下面に保護層用のセラミックグリーンシートを積層し、プレス機を用いて温度６０℃、圧力１０^７Ｐａ、時間１０分の条件で密着させて、積層体を作製し、しかる後、この積層体を、所定の寸法に切断してコンデンサ本体成形体を作製した。

次に、コンデンサ本体成形体を大気中で脱バインダ処理した後、水素−窒素の混合ガス雰囲気にて酸素分圧が１０^−８Ｐａの条件にて１１４０℃で２時間の焼成を行い、コンデ
ンサ本体を作製した。作製したコンデンサ本体のサイズは０６０３型に相当するものであり、そのサイズはおおよそ、０．５５ｍｍ×０．２８ｍｍ×０．２８ｍｍであった。また、セラミック層である誘電体層の平均厚みは２μｍ、内部電極層の１層の平均厚みは０．５μｍであった。なお、このコンデンサ本体で得られる静電容量の設計値（誘電体層を挟んで内部電極層が上下で重なっている有効面積の領域に電極途切れが無い状態で発現する静電容量）は１．０μＦである。

次に、作製したコンデンサ本体に窒素雰囲気中（酸素分圧：１０^−６Ｐａ）、１０００℃で５時間の酸化処理を行った。

次に、作製したコンデンサ本体をバレル研磨し、次いで、バレル研磨したコンデンサ本体の端部に銅（Ｃｕ）を主成分とする導体ペーストを塗布し、最高温度を７８０℃、酸素分圧を１Ｐａとし、最高温度の保持時間を０．２時間とする条件で加熱して下地電極の焼き付けを行った。

次に、電解バレルメッキ法により、下地電極の表面に、順に、Ｎｉメッキ膜とＳｎメッキ膜を形成して積層型のコンデンサを作製した。

次に、作製した積層セラミックコンデンサについて以下の評価を行った。

静電容量は温度２５℃、周波数１．０ｋＨｚ、測定電圧を１Ｖｒｍｓとして測定し、その平均値を求めた。試料数は３０個とした。

焼成後のデラミネーション発生率は、各試料を３００個用意して実体顕微鏡による観察を行い計測した。

内部電極層に含まれるセラミック粒子の面積割合については、コンデンサを研磨して内部電極層が平面視できるように露出させたものを用意し、走査型電子顕微鏡およびこれに付設のエネルギー分散型Ｘ線分析装置を用いて撮影した写真から求めた。この場合、分析する単位面積は１００μｍ×１００μｍとした。また、セラミック粒子の平均粒径も写真から同時に求めた。

内部電極層中に含まれる共材粒子とは別のセラミック成分であるジルコニアについても同様の分析法により存在およびサイズを特定した。ビーズミル処理により調製した導体ペーストを用いて形成した内部電極層中のジルコニアは、いずれの試料も共材であるチタン酸バリウム粒子よりもサイズが１／１０ほど小さかった。また、内部電極層に含まれるセラミック成分の含有量は蛍光Ｘ線による分析から求めた。

比較例として、導体ペースト用のスラリを従来法（金属製の３本ロール）を用いて調製した試料（試料Ｎｏ．１１）および導体ペーストに含ませるセラミック成分（平均粒径が０．１μｍのジルコニア）を粉末として直接添加（この場合も３本ロール処理）した試料（試料Ｎｏ．１２）を準備し、同様の方法でコンデンサを作製し、評価した。

表１の結果から明らかなように、ビーズミルを用いて導体ペーストを作製した試料のうち、内部電極層の単位面積当たりに含まれる共材の面積割合が５〜３０％であり、ジルコニアの含有量が共材の割合よりも少ない試料（試料Ｎｏ．２〜４、６〜１０）では、静電容量がいずれも設計値（１μＦ）の８０％以上であり、また、焼成後のデラミネーションも３００個中１個以下であった。

この中で、内部電極層に含まれるジルコニアの含有量が０．０２〜０．０９質量％である試料（試料Ｎｏ．２〜４、７〜９）では、静電容量が設計値の９０％以上であり、焼成後のデラミネーションも無かった。

また、ビーズミルを用いて調製した導体ペーストを適用した試料の内部電極層の金属膜は、示差熱分析を用いた測定によれば、いずれも純度が９９％以上のニッケル粉末よりも高い融点を示した。この場合、測定した試料はいずれも用いた示差熱分析装置の測定の上限温度よりも高かったため、示差熱分析曲線の吸熱ピークの開始点（ベースラインと立ち上がりカーブの漸近線との交点）で比較した。

また、これらの内部電極層を有するコンデンサ（試料Ｎｏ．２〜４、７〜９）は、約３００に加温したはんだ槽を用いた耐熱衝撃試験（浸漬時間は約１秒）においてもクラックの発生割合が５％以下であり、クラックの発生割合が９％以上であった他の試料に比べて耐熱性に優れたものであった。

これに対し、導体ペーストのスラリを金属製の３本ロールを用いて調製した導体ペーストを適用させた試料（試料Ｎｏ．１１）では、静電容量が設計値の７２％であった。

また、共材の割合が５％未満か３０％を超える場合には、静電容量が８０％未満であるか、または、コンデンサにデラミネーションの発生が見られた。

さらに、ジルコニア粉末を直接添加して調製した導体ペーストを用いた試料（試料Ｎｏ．１２）も静電容量が７５％であり、デラミネーションの発生も見られた。ジルコニア粉末を直接添加した導体ペーストから得られた内部電極層中のジルコニアのサイズは原料粉末のときの関係に近いものであった。

なお、本発明は、上記具体例に限られるものではなく、インダクタ、圧電素子、バリスタおよびサーミスタなど他の積層型電子部品についても、セラミック層および内部電極層に対応する材料をそれぞれ適用した試料は、コンデンサの場合と同様にデラミネーションの発生する可能性が低くなり、それぞれの機能に対応する電気特性について効果を奏するものであった。

１・・・・電子部品本体
３・・・・外部電極
５・・・・セラミック層
７・・・・内部電極層
７ａ・・・セラミック粒子
７ｂ・・・ジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種の粒子

Claims (4)

1. セラミック層と内部電極層とが交互に積層された電子部品本体を具備してなる積層型電子部品であって、前記内部電極層は、前記セラミック層と同じ主成分を有するセラミック粒子を面積比で５〜３０％含有するとともに、ジルコニア、アルミナ、窒化珪素および炭化珪素のうちいずれか１種を前記主成分とは異なるセラミック成分として含み、該セラミック成分は前記内部電極層中の含有量が前記セラミック粒子よりも少なく、かつ平均粒径が前記セラミック粒子の１／５以下であることを特徴とする積層型電子部品。
2. 前記内部電極層中の前記セラミック成分の含有量が０．０２〜０．０９質量％であることを特徴とする請求項１に記載の積層型電子部品。
3. 前記内部電極層は、該内部電極層を構成する主成分の融点よりも高融点を有していることを特徴とする請求項１または２に記載の積層型電子部品。
4. 前記セラミック層がチタン酸バリウムを主成分とするセラミック焼結体であるとともに、前記内部電極層がニッケルを主成分とする金属膜からなることを特徴とする請求項１乃至３のうちいずれかに記載の積層型電子部品。