TWI436387B - Laminated ceramic electronic parts and manufacturing method thereof - Google Patents

Description

積層陶瓷電子零件及其製造方法

本發明係關於一種積層陶瓷電子零件及其製造方法者，特別係關於積層陶瓷電子零件所包含之內部電極之構造者。

作為積層陶瓷電子零件之一例，存在有積層陶瓷電容器。對於積層陶瓷電容器而言，當將其用作表面安裝零件之情形時，期望每單位體積之靜電電容較大，即，可實現小型但大容量。為謀求小型化且大容量化，通常有效的是謀求陶瓷層及內部電極之各個之薄層化，並且謀求位於陶瓷層間之內部電極之多層化。

然而，因上述多層化會導致積層陶瓷電容器之每單位體積中所占之內部電極之比率增大。其結果為，在陶瓷層部分與內部電極部分之間，燒製步驟中燒結收縮之溫度存在差異，故影響較大，且此情形易產生分層。

又，對構成陶瓷層部分之陶瓷與構成內部電極部分之金屬而言，各自之熱膨脹係數彼此不同。因此，經燒製步驟而獲得之積層陶瓷電容器中，存在因該熱膨脹係數之差而產生之內部應力。該內部應力隨著由上述多層化導致之內部電極之比率的增加而會進一步變大，因此，成為施加熱應力(熱衝擊)時易產生龜裂之原因。

為了解決該等課題，例如於日本專利特開2004-111698號公報(專利文獻1)中，記載有使以柱狀延伸之玻璃相呈片斷分佈於內部電極之厚度方向。參照圖7，更詳細地說明該構成。圖7係將成為積層陶瓷電容器之零件本體之積層體4之一部分放大表示的剖面圖。

積層體4具有包含經積層之複數個陶瓷層2及位於陶瓷層2間之內部電極3之積層構造。內部電極3主要由金屬燒結體6構成，亦觀察到少許空隙7，但於該內部電極3中，於其厚度方向上以柱狀延伸之柱狀玻璃相8呈片斷分佈。

柱狀玻璃相8係於用以獲得積層體4之燒製過程中形成者。藉由使成為內部電極3之導電性膏中含有玻璃之成分，而於燒製中途使玻璃質於內部電極3之內部及內部電極3與陶瓷層2之界面部分析出，且藉由該析出之玻璃質之一部分而形成柱狀玻璃相8。

如上所述析出之玻璃質能抑制內部電極3之收縮，減輕內部電極3與陶瓷層2之界面上之熱應力，並且於該界面上，使內部電極3與陶瓷層2彼此易滑動。因此，可緩和成為分層原因之應力，且能難以產生分層或龜裂之類的構造缺陷。

然而，於專利文獻1所記載之技術中，柱狀玻璃相8係以貫通於內部電極3之厚度方向之方式而形成，因此至少於存在柱狀玻璃相8之部分，內部電極3產生中斷之部分。其結果為，就積層陶瓷電容器而言，亦會造成導致靜電電容降低之與大容量化之要求相反之情況。

以上，已對積層陶瓷電容器進行了說明，但相同之問題亦存在於積層陶瓷電容器以外之積層陶瓷電子零件中。

先行技術文獻 專利文獻

專利文獻1：日本專利特開2004-111698號公報

因此，本發明之目的在於提供如下之積層陶瓷電子零件及其製造方法：不會因內部電極之中斷而引起性能降低，又，於謀求陶瓷層及內部電極之薄層化且謀求多層化之情形時，亦不易產生分層或龜裂之類的構造缺陷。

本發明首先關於一種積層陶瓷電子零件，其係包含具有經積層之複數個陶瓷層及位於陶瓷層間之內部電極的積層體者。而且，為了解決上述技術課題，於內部電極中，形成有由陶瓷構成之複數個柱狀物。該等柱狀物之特徵在於：使基端位於陶瓷層與上述內部電極之界面上，且使頂端位於內部電極中，呈未貫通於內部電極之厚度方向之狀態。

更詳細而言，使內部電極露出於藉由沿積層方向研磨積層體而獲得之研磨剖面後，藉由一面將焦點對準以化學蝕刻溶解去除內部電極後之狀態下之研磨剖面上一面用電子顯微鏡觀察的方法進行觀察時，柱狀物滿足以下條件：

(1)　柱狀物之基端與陶瓷層接合，頂端係以基端與陶瓷層之接合點為基點而位於內部電極之厚度之20%以上且90%以下的範圍內。

(2)　於自基端至頂端之50%以上之部分，柱狀物之寬度為0.8 μm以下。

(3)　於存在各內部電極之部分，柱狀物之存在比率係每10 μm之長度為1個以上。

本發明之積層陶瓷電子零件中，於內部電極中，亦可進而形成貫通於該內部電極之由陶瓷構成之貫通體。該情形時，以上述觀察方法進行觀察可知，上述貫通體之佔有面積相對於內部電極之佔有面積之比率為3%以下，此在例如穩定地維持靜電電容之性能之方面為較佳。

又，較佳為柱狀物之主成分及陶瓷層之主成分均為鈦酸鋇系化合物。

又，較佳為內部電極之主成分為鎳。

本發明亦關於一種積層陶瓷電子零件之製造方法。上述積層陶瓷電子零件例如可藉由該製造方法而製造。

本發明之積層陶瓷電子零件之製造方法之特徵在於包含如下步驟：準備末燒製積層體之步驟，該未燒製積層體包含經積層之複數個未燒製陶瓷層、及位於未燒製陶瓷層間之欲成為內部電極之導電性膏膜；及燒製步驟，其係用以使未燒製積層體燒結；且，於構成上述導電性膏膜之導電性膏中含有陶瓷粉末，並且，上述燒製步驟之特徵在於包含熱處理之步驟，其係於使自室溫至最高溫度之平均升溫速度為40℃/秒以上之溫度分佈下進行熱處理者。

於本發明之積層陶瓷電子零件之製造方法中，較佳為導電性膏中含有之陶瓷粉末之平均粒子徑為0.2 μm以下。再者，本說明書中，平均粒子徑係對粉末之SEM(scanning electron microscope，掃描型電子顯微鏡)觀察像進行球形換算並取其粒徑值之平均而得者。

根據本發明之積層陶瓷電子零件，於內部電極中分佈有複數個柱狀物，因此與專利文獻1中記載之技術之情形同樣地，可緩和內部電極與陶瓷層間之熱應力。又，柱狀物係如一面自陶瓷層與內部電極之界面延伸一面進入內部電極中之釘子(spike)般發揮作用，故而陶瓷層與內部電極之接合除藉由界面之相互作用外，亦藉由柱狀物而得以強化。因此，可使積層陶瓷電子零件之耐熱衝擊性提高。

因此，於積層陶瓷電子零件中，難以產生分層或龜裂等構造缺陷。其結果為，可推進陶瓷層與內部電極之薄層化及內部電極之多層化，且可有利地謀求積層陶瓷電子零件之小型化及高性能化。特別就積層陶瓷電容器而言，可有利地謀求其小型化且大容量化。

又，根據本發明之積層陶瓷電子零件之製造方法，在用於內部電極之導電性膏中添加有陶瓷粉末，故而可使內部電極與陶瓷層之燒結開始溫度接近。此亦有助於燒製後難以產生分層或龜裂等之構造缺陷。

作為本發明之特徵性構成之柱狀物，尤其是並未貫通於內部電極之厚度方向受到關注。因此，內部電極於存在柱狀物之部分相對較薄，但並未中斷而是連續的。因此，可將因柱狀物之形成而導致之積層陶瓷電子零件之性能的降低限制於最小限度，尤其是就積層陶瓷電容器而言，可避免因柱狀物之形成而導致之靜電電容的降低。

參照圖1，對作為應用本發明之積層陶瓷電子零件之一例之積層陶瓷電容器11的構造進行說明。

積層陶瓷電容器11包含作為零件本體之積層體12。積層體12包含經積層之複數個陶瓷層13、以及位於陶瓷層13間之複數個內部電極14及15。內部電極14與內部電極15交替配置於積層方向上。於積層體12之一端面16及另一端面17上，分別露出複數個內部電極14及15之各端部，且以將該等內部電極14之各端部及內部電極15之各端部分別彼此電性連接之方式形成外部電極18及19。

將上述內部電極14及15放大而示意性表示於圖2中。如圖2所示，於內部電極14中，形成有自陶瓷層13與內部電極14之界面20向內部電極14中突出的由陶瓷構成之複數個柱狀物22。同樣地，於內部電極15中，形成有自陶瓷層13與內部電極15之界面21向內部電極15中突出的由陶瓷構成之複數個柱狀物23。該等柱狀物22及23分別以並未貫通於內部電極14及15之厚度方向之狀態而沿內部電極14及15之主面方向分佈。再者，關於柱狀物22及23之定義，將參照圖3於下文中進行描述。

於製造上述積層陶瓷電容器11時，首先，準備欲成為陶瓷層13之陶瓷生片，於陶瓷生片上，藉由印刷而形成欲成為內部電極14及15之導電性膏膜。其次，藉由將複數個陶瓷生片積層而製作欲成為積層體12之未燒製積層體，該未燒製積層體包含複數個未燒製陶瓷層、及位於未燒製陶瓷層間之導電性膏膜。

其次，實施用以使未燒製積層體燒結之燒製步驟。其次，於經燒結之積層體12之端面16及17上分別形成外部電極18及19，從而完成積層陶瓷電容器11。

為了可有效且確實地形成上述柱狀物22及23，第一，使為了形成欲成為內部電極14及15之導電性膏膜而使用的導電性膏中含有陶瓷粉末。較佳為該陶瓷粉末與構成陶瓷層13之陶瓷之組成近乎相同，例如，當陶瓷層13之主成分為鈦酸鋇系化合物時，陶瓷粉末之主成分亦為鈦酸鋇系化合物。

第二，於上述燒製步驟中，實施應用有使自室溫至最高溫度之平均升溫速度為40℃/秒以上之溫度分佈的熱處理步驟。較佳為，上述溫度分佈為100℃/秒以上。藉由上述條件下之燒製步驟，而使構成導電性膏中所含之陶瓷粉末之陶瓷向陶瓷層13與內部電極14及15之各自之界面20及21附近移動，從而製作出上述柱狀物22及23。該情形時，為了更有效地生成柱狀物22及23，陶瓷粉末之平均粒子徑較佳為0.2 μm以下。

因藉由上述結構而生成柱狀物22及23，故而柱狀物22及23之組成係與導電性膏中所含之陶瓷粉末之組成實質上為相同。因此，如上所述，當陶瓷層13之主成分為鈦酸鋇系化合物，且陶瓷粉末之主成分為鈦酸鋇系化合物時，柱狀物22及23之主成分亦為鈦酸鋇系化合物。

若應用如上所述之使自室溫至最高溫度之平均升溫速度為40℃/秒以上之溫度分佈，於陶瓷層13之部分產生較大的二次相之情形受到極大抑制，其強化陶瓷層13與內部電極14及15之各自之界面，於抑制龜裂方面較為有效。與之相反，假設於將柱狀物22及23作為已產生之較大二次相之一部分而形成之情形時，陶瓷層13與內部電極14及15之各自之界面未得到強化，從而無法過於期待龜裂抑制效果。

再者，由下述實驗例可知，於燒製步驟中之熱處理步驟中，若應用使自室溫至最高溫度之平均升溫速度為小於40℃/秒的較慢之溫度分佈，則雖會形成柱狀物，但所形成之柱狀物多成為貫通於內部電極14或15之厚度方向之狀態。

另一方面，由下述實驗例可知，於導電性膏中未添加陶瓷粉末之情形時，無論熱處理步驟中之升溫速度如何，均難以形成柱狀物。

於燒製步驟中，較佳為於上述熱處理步驟之前，對未燒製積層體進行脫脂處理。

當內部電極14及15包含Ni之類的賤金屬作為導電成分時，熱處理步驟亦可於供給有相對於賤金屬之平衡氧分壓而為氧化側之環境氣體的環境中實施。

又，於熱處理步驟中，當到達上述最高溫度後，較佳為立即冷卻而並不保持該溫度。

成為本發明之特徵之柱狀物應與僅僅突起加以區別。參照圖3可瞭解柱狀物之定義。圖3中，圖示有藉由沿積層方向研磨積層體31而獲得之研磨剖面32。於研磨剖面32上，位於陶瓷層33及34間之內部電極與陶瓷層33及34一併露出，但內部電極成為藉由化學蝕刻而被溶解去除之狀態，內部電極痕跡35如圖3所示。

圖3中，圖示有1個柱狀物36，該柱狀物36係藉由如上所述之一面將焦點對準研磨剖面32一面用電子顯微鏡進行觀察之觀察方法而觀察到者。再者，柱狀物即便存在於較研磨剖面32更深之處而非研磨剖面32上，只要其係可用電子顯微鏡觀察到者，則亦將其作為柱狀物或柱狀物之候補而計數。

圖示之柱狀物31中，基端37位於陶瓷層33與內部電極(圖3中，內部電極痕跡35)之界面39上，且頂端38位於內部電極(內部電極痕跡35)中。即，柱狀物31中，首先將基端37與陶瓷層33接合。另一方面，頂端38係以基端37與陶瓷層33之接合點為基點而位於內部電極(內部電極痕跡35)之厚度的20%以上且90%以下之範圍內。上述條件成為形成柱狀物之第1必要條件。

其次，就柱狀物31之寬度W而言，於自基端37至頂端38之50%以上之部分為0.8 μm以下。此成為形成柱狀物之第2必要條件。再者，柱狀物31之寬度W如圖3所示，設為在與柱狀物31之中心軸線正交之方向上所測定出之尺寸。自穩定地維持取得靜電電容之觀點而言，柱狀物31之寬度W宜較小，更佳為例如500 nm以下。

進而，就柱狀物31之存在比率而言，必需係於存在各內部電極之部分(內部電極痕跡35)每10 μm長度為1個以上。

再者，雖未圖示，但於內部電極中，亦可進而形成貫通於該內部電極之由陶瓷構成之貫通體。該情形時，於以上述觀察方法進行觀察時，貫通體之佔有面積相對於內部電極之佔有面積之比率為3%以下，此在穩定地維持取得靜電電容之方面為較佳。

如上所述，當本發明係關於圖1所示之積層陶瓷電容器11時，陶瓷層13由介電體陶瓷構成。然而，本發明之應用並不限於積層陶瓷電容器，亦可為除此之外之電感器、熱阻器、壓電零件等。因此，根據積層陶瓷電子零件之功能，除介電體陶瓷外，陶瓷層亦可由磁性體陶瓷、半導體陶瓷、壓電體陶瓷等構成。

又，圖1所示之積層陶瓷電容器11係包含2個外部端子18及19之2端子型者，但對於多端子型之積層陶瓷電子零件，亦可應用本發明。

以下，對於為了確認本發明之效果而實施之實驗例進行說明。

(A)　陶瓷原料粉末之製作

準備BaCO₃ 粉末與TiO₂ 粉末，以Ba/Ti重量比為1.001之方式稱量該等粉末，其次，利用使用有ZrO₂ 球之研磨機進行濕式混合粉碎處理。乾燥後，加熱至900℃以上之溫度，製作平均粒子徑為0.20 μm之BaTiO₃ 粉末。

對該BaTiO₃ 粉末100莫耳份，分別以粉末之形式而添加0.6莫耳份之Dy₂ O₃ 、1.2莫耳份之MgCO₃ 、0.2莫耳份之MnCO₃ 、及1.0莫耳份之BaCO₃ ，進而添加以SiO₂ 換算為0.7莫耳份之SiO₂ 溶膠，其次，利用使用有ZrO₂ 球之球磨機進行混合粉碎處理，藉此製作陶瓷原料粉末。

(B)　內部電極用導電性膏之製作

關於表1所示之試料1~3及6中之內部電極用導電性膏，以如下方式進行製作。

向「(A)陶瓷原料粉末之製作」步驟之中途所製作之平均粒子徑為0.2 μm之BaTiO₃ 粉末中添加松油醇而形成混合物，對該混合物藉由使用有ZrO₂ 球之球磨機進行分散混合處理，獲得陶瓷漿料。

其次，準備平均粒子徑為0.25 μm之Ni粉末，將Ni粉末與上述陶瓷漿料混合，以使陶瓷漿料中之BaTiO₃ 相對於Ni粉末100重量份成為10重量份，進而，將有機媒劑(乙基纖維素/松油醇=1/9(重量比))與松油醇混合，並使用三輥研磨機對其等進行分散混合處理，藉此製作表1所示之「向內部電極添加陶瓷」為「有」之試料1~3及6中之內部電極用導電性膏。

另一方面，關於表1所示之「向內部電極添加陶瓷」為「無」之試料4及5中之內部電極用導電性膏，係藉由將平均粒子徑為0.25 μm之Ni粉末、有機媒劑(乙基纖維素/松油醇=1/9(重量比))、及松油醇混合，並使用三輥研磨機對其等進行分散混合處理而製作。

(C)　積層陶瓷電容器之製作

向在「(A)陶瓷原料粉末之製作」步驟中所製作之陶瓷原料粉末中添加聚縮丁醛系黏合劑與增塑劑，進而添加甲苯與乙醇，並利用使用有ZrO₂ 球之球磨機對其等進行分散混合處理藉此漿料化，將所得之漿料藉由凹版印刷塗佈機而成形為薄片狀，藉此獲得生片。

其次，於上述生片上，網版印刷「(B)導電性膏之製作」步驟中所製作之內部電極用導電性膏，從而形成成為內部電極之導電性膏膜。其後，將形成有導電性膏膜之生片，以使導電性膏膜之引出之側彼此不同之方式積層350片，進而以將其等夾入之方式將未形成導電性膏膜之外層部用生片僅堆積特定片數，藉此製作積層體塊。以藉由燒結而緻密化後之平面尺寸為2.0 mm×1.25 mm之方式將該積層體塊切開，從而獲得複數個未燒製積層體。

將以此方式獲得之未燒製積層體於N₂ 氣流中以280℃之溫度進行熱處理，燃燒並去除黏合劑。對於試料1~4，繼而於N₂ -H₂ -H₂ O氣流中燃燒去除黏合劑，直至以碳換算而成為1000 ppm以下為止。

其後，對於試料1~4，於N₂ 中，以表1之「升溫速度」之欄所示之平均升溫速度而升溫至最高溫度即1220℃為止，並立即進入冷卻步驟而並不以該溫度保持。對於試料5及6，於N₂ -H₂ -H₂ O氣流中，如表1之「升溫速度」之欄所示，以10℃/分之平均升溫速度升溫至1220℃為止，並以此時之氧分壓為10^-9.6 MPa之條件保持1小時，其後，進入冷卻步驟。

對以此方式獲得之燒結後之積層體，於引出有內部電極之端面部形成外部電極。更詳細而言，塗佈以銅為主成分之導電性膏，以800℃進行燒接，藉此形成基底層，並於其上藉由濕式電鍍而形成鍍Ni膜及鍍Sn膜。

以上述方式而獲得各試料之積層陶瓷電容器。所獲得之積層陶瓷電容器之內部電極間之陶瓷層之厚度約為2 μm。

(D)　評估

(1)　內部電極中之柱狀物之形成狀態

藉由樹脂固化研磨而使積層陶瓷電容器之積層體剖面露出，藉由化學蝕刻而溶出並去除剖面表層之內部電極，並利用掃描型電子顯微鏡(SEM)觀察柱狀物之形成狀態。於觀察時，如上所述，藉由蝕刻而去除內部電極之原因在於，若研磨剖面上存在內部電極，則僅可觀察到位於研磨剖面上之柱狀物，而難以觀察到遍及陶瓷層與內部電極之整個界面上的柱狀物之形成狀態。

表1之「內部電極中之柱形成狀態」之欄中顯示有觀察結果。「非貫通」係表示以未貫通於內部電極之厚度方向之狀態而形成柱狀物，「貫通」係表示以貫通於內部電極之厚度方向之狀態而形成柱狀物(貫通體)，「非形成」係表示未形成柱狀物。

又，作為代表例，將試料1、試料4及試料6之SEM觀察像分別示於圖4、圖5及圖6中。

(2)　分層/龜裂產生率

藉由金屬顯微鏡觀察來觀察積層陶瓷電容器之外觀，評估有無產生龜裂。進而，藉由樹脂固化研磨而使積層陶瓷電容器之積層體之剖面露出，評估有無產生分層及/或龜裂。

對100個試料進行上述評估，求出產生分層及/或龜裂之試料數之比率。將其結果示於表1之「燒製後之分層、龜裂產生率」之欄中。

(3)　靜電電容

使用LCR(電感、電容、電阻)儀，於120 Hz、0.5 Vrms之條件下測定各試料之積層陶瓷電容器之靜電電容。表1之「靜電電容」之欄中，顯示100個積層陶瓷電容器之平均值。

(4)　熱衝擊試驗

實施將各試料之積層陶瓷電容器浸漬於溫度為325℃之焊錫槽中2秒鐘之熱衝擊試驗，且藉由金屬顯微鏡觀察來評估有無產生龜裂。對100個試料進行該評估，求出產生龜裂之試料數之比率。將其結果示於表1之「熱衝擊試驗之龜裂產生率」之「1次試驗」之欄中。

又，其間一面進入10分鐘冷卻之步驟，一面反覆進行5次上述熱衝擊試驗後，同樣地，藉由金屬顯微鏡觀察而評估有無產生龜裂，求出100個試料中之龜裂產生試料數之比率。將其結果示於表1之「熱衝擊試驗之龜裂產生率」之「連續5次試驗」之欄中。

根據使用添加有陶瓷粉末之內部電極用導電性膏並且以40℃/秒以上之升溫速度燒製而成之試料1~3，由表1及圖4可知，以未貫通於內部電極之厚度方向之狀態形成有柱狀物，且未產生燒製後之分層及/或龜裂，取得了較高靜電電容。又，亦未產生因熱衝擊試驗而導致之龜裂。

相對於該等試料，於以40℃/秒以上之升溫速度進行燒製但使用未添加陶瓷粉末之內部電極用導電性膏之試料4中，如表1及圖5所示，取得了較高靜電電容，但內部電極中並未形成柱狀物。又，於「連續5次試驗」中產生因熱衝擊試驗而導致之龜裂。

又，於以小於40℃/秒之升溫速度進行燒製且使用未添加陶瓷粉末之內部電極用導電性膏之試料5中，如表1所示，取得了較高靜電電容，但內部電極中並未形成柱狀物，於較多試料中產生燒製後之分層及/或龜裂，又，於「1次試驗」中於100%之試料中便已產生因熱衝擊試驗而導致之龜裂。

於使用添加有陶瓷粉末之內部電極用導電性膏但以小於40℃/秒之升溫速度進行燒製之試料6中，如表1及圖6所示，內部電極中形成有柱狀物，其係於厚度方向上貫通於內部電極之貫通體。因此，並未產生燒製後之分層及/或龜裂，亦未產生因熱衝擊試驗而導致之龜裂，但靜電電容變低。

11．．．積層陶瓷電容器

12．．．積層體

13．．．陶瓷層

14．．．內部電極

15．．．內部電極

20．．．界面

21．．．界面

22．．．柱狀物

23．．．柱狀物

31．．．積層體

32．．．研磨剖面

33．．．陶瓷層

34．．．陶瓷層

35．．．內部電極痕跡

36．．．柱狀物

37．．．基端

38．．．頂端

39．．．界面

圖1係表示作為本發明之一實施形態中之積層陶瓷電子零件之一例之積層陶瓷電容器的剖面圖。

圖2係將圖1所示之積層陶瓷電容器之內部電極放大而示意性表示之剖面圖。

圖3係用以說明作為本發明之特徵的柱狀物之定義的剖面圖。

圖4係表示對實驗例中製作之試料1之積層陶瓷電容器之剖面進行拍攝所得之SEM觀察像的圖。

圖5係表示對實驗例中製作之試料4之積層陶瓷電容器之剖面進行拍攝所得之SEM觀察像的圖。

圖6係表示對實驗例中製作之試料6之積層陶瓷電容器之剖面進行拍攝所得之SEM觀察像的圖。

圖7係將專利文獻1中揭示之積層陶瓷電容器之內部電極放大而示意性表示之剖面圖。

11．．．積層陶瓷電容器

12．．．積層體

13．．．陶瓷層

14．．．內部電極

15．．．內部電極

16．．．端面

17．．．端面

18、19．．．外部電極

Claims (7)

1. 一種積層陶瓷電子零件，其係包含具有經積層之複數個陶瓷層及位於上述陶瓷層間之內部電極的積層體者；該積層陶瓷電子零件中，於上述內部電極中，形成有由陶瓷構成之複數個柱狀物，其基端位於上述陶瓷層與上述內部電極之界面上，且其頂端位於上述內部電極中，使上述內部電極露出於藉由沿積層方向研磨上述積層體而獲得之研磨剖面後，藉由一面將焦點對準以化學蝕刻溶解並去除上述內部電極後之狀態下的上述研磨剖面上、一面使用電子顯微鏡進行觀察的觀察方法進行觀察時，(1)上述柱狀物之上述基端與上述陶瓷層接合，上述頂端係以上述基端與上述陶瓷層之接合點為基點而位於上述內部電極之厚度的20%以上且90%以下之範圍內，(2)於自上述基端至上述頂端之50%以上之部分，上述柱狀物之寬度為0.8μm以下，(3)於存在有各上述內部電極之部分，上述柱狀物之存在比率係每10μm之長度為1個以上。
2. 如請求項1之積層陶瓷電子零件，其中於上述內部電極中，進而形成有貫通該內部電極之由陶瓷構成之貫通體，且當以上述觀察方法進行觀察時，上述貫通體之佔有面積相對於上述內部電極之佔有面積之比率為3%以下。
3. 如請求項1之積層陶瓷電子零件，其中上述柱狀物之主成分及上述陶瓷層之主成分均為鈦酸鋇系化合物。
4. 如請求項2之積層陶瓷電子零件，其中上述柱狀物之主成分及上述陶瓷層之主成分均為鈦酸鋇系化合物。
5. 如請求項1至4中任一項之積層陶瓷電子零件，其中上述內部電極之主成分為鎳。
6. 一種積層陶瓷電子零件之製造方法，其包含如下步驟：準備未燒製積層體之步驟，該未燒製積層體包含經積層之複數個未燒製陶瓷層、及位於上述未燒製陶瓷層間之欲成為內部電極之導電性膏膜；及燒製步驟，其用以使上述未燒製積層體燒結；且於構成上述導電性膏膜之導電性膏中含有陶瓷粉末，上述燒製步驟包含熱處理之步驟，其係於使自室溫至最高溫度之平均升溫速度為40℃/秒以上之溫度分佈下進行熱處理者。
7. 如請求項6之積層陶瓷電子零件之製造方法，其中上述導電性膏中含有之上述陶瓷粉末之平均粒子徑為0.2μm以下。