WO2024079966A1 - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
WO2024079966A1
WO2024079966A1 PCT/JP2023/028249 JP2023028249W WO2024079966A1 WO 2024079966 A1 WO2024079966 A1 WO 2024079966A1 JP 2023028249 W JP2023028249 W JP 2023028249W WO 2024079966 A1 WO2024079966 A1 WO 2024079966A1
Authority
WO
WIPO (PCT)
Prior art keywords
internal electrode
dielectric
multilayer ceramic
electrode layer
electronic component
Prior art date
Application number
PCT/JP2023/028249
Other languages
English (en)
French (fr)
Inventor
猪又康之
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Publication of WO2024079966A1 publication Critical patent/WO2024079966A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to multilayer ceramic electronic components.
  • a multilayer ceramic capacitor has a layered structure in which internal electrode layers and dielectric layers are stacked.
  • the internal electrodes can have discontinuous parts in the direction of their extension. Because the strength of the dielectric ceramic is weaker in the discontinuous parts than in other parts, when heated from the outside, stress caused by the expansion of the internal electrode layers can cause cracks in the dielectric layers.
  • Patent Document 1 describes how by providing ceramic grains with a higher crystal axis ratio (c/a) in the discontinuous portions at an area ratio of 15% or more than that of the other portions, the stress generated by sintering is alleviated and cracks in the dielectric layer are prevented.
  • the internal electrode layers of small multilayer ceramic capacitors are thin, it is difficult to provide ceramic grains at a sufficient area ratio, and the above measures are unable to sufficiently prevent the occurrence of cracks. Furthermore, when the internal electrode layers are made thinner, the difference in thermal expansion coefficient between the dielectric in discontinuous areas and the internal electrode layer can cause the internal electrode layer to peel off, which can reduce reliability.
  • the present invention has been developed in consideration of the above problems, and aims to provide a multilayer ceramic electronic component that can improve reliability.
  • the multilayer ceramic electronic component of the present invention is characterized by having a plurality of dielectric layers, a plurality of internal electrode layers stacked so as to sandwich the dielectric layers, and dielectric particles provided in a discontinuous portion of any of the plurality of internal electrode layers and in contact with the upper and lower surfaces in the stacking direction of the internal electrode layers at at least one end of a first region and a second region of the internal electrode layers adjacent to each other via the discontinuous portion.
  • the dielectric particles may cover at least one end of the first region and the second region in the stacking direction so as to sandwich the ends of the first region and the second region.
  • the dielectric particles may be arranged to fill the discontinuous portions.
  • the thickness of the portion of the dielectric particle on the dielectric layer side that covers at least one end may be at least one-fifth the thickness of the dielectric layer adjacent to the internal electrode layer.
  • the thickness of the portion of the dielectric particle on the dielectric layer side that covers at least one end may be less than half the thickness of the dielectric layer adjacent to the internal electrode layer.
  • the particle size of the dielectric particles may be 1 ⁇ m or more.
  • the particle size of the dielectric particles may be 6.5 ⁇ m or less.
  • the thickness of the dielectric layer adjacent to the internal electrode layer may be 0.5 ⁇ m or more.
  • the thickness of the dielectric layer adjacent to the internal electrode layer may be 5 ⁇ m or less.
  • the thickness of the internal electrode layer may be 0.2 ⁇ m or more.
  • the thickness of the internal electrode layer may be 1.5 ⁇ m or less.
  • the present invention makes it possible to improve the reliability of multilayer ceramic electronic components.
  • FIG. 1 is a perspective view illustrating an example of a multilayer ceramic capacitor according to an embodiment.
  • 2 is a cross-sectional view of the multilayer ceramic capacitor taken along line AA in FIG. 1.
  • 2 is a cross-sectional view of the multilayer ceramic capacitor taken along line BB in FIG. 1.
  • FIG. 11 is a cross-sectional view showing the microstructure of a region in a comparative multilayer ceramic capacitor.
  • 1 is a cross-sectional view showing a microstructure of a region in a multilayer ceramic capacitor according to an embodiment.
  • 3 is a flowchart showing an example of a manufacturing process for a multilayer ceramic capacitor.
  • FIG. 1 is a perspective view showing an example of a multilayer ceramic capacitor 1 according to an embodiment.
  • FIG. 2 is a cross-sectional view of the multilayer ceramic capacitor 1 taken along line A-A in FIG. 1.
  • FIG. 3 is a cross-sectional view of the multilayer ceramic capacitor 1 taken along line B-B in FIG. 1.
  • the multilayer ceramic capacitor 1 is an example of a multilayer ceramic electronic component.
  • the multilayer ceramic capacitor 1 has a laminated chip 2 having a substantially rectangular parallelepiped shape, and external electrodes 3a, 3b provided on a pair of end faces 2A, 2B that face each other in the longitudinal direction of the laminated chip 2.
  • FIGS. 1 to 3 show the mutually orthogonal X, Y, and Z directions.
  • the X direction is the length (L) direction of the multilayer ceramic capacitor 1, and coincides with the direction in which a pair of end faces 2A, 2B of the multilayer chip 2 face each other.
  • the Y direction is the width (W) direction of the multilayer ceramic capacitor 1, and coincides with the direction in which a pair of side faces 2E, 2F of the multilayer chip 2 face each other.
  • the Z direction is the height (H) direction of the multilayer ceramic capacitor 1, and coincides with the stacking direction of the multilayer ceramic capacitor 1.
  • the laminated chip 2 has a laminated structure in which dielectric layers 22 containing a ceramic material that functions as a dielectric and internal electrode layers 23 are alternately laminated. Each dielectric layer 22 is sandwiched between internal electrode layers 23. The internal electrode layers 23 are alternately connected to external electrodes 3a, 3b in the stacking direction.
  • the laminated chip 2 further includes a pair of cover layers 20, 21 laminated so as to sandwich the dielectric layer 22 and the internal electrode layer 23 from both sides in the lamination direction. In this way, the cover layers 20, 21 protect the internal electrode layer 23.
  • the internal electrode layer 23 is mainly composed of base metals such as Ni (nickel), Cu (copper), and Sn (tin).
  • the internal electrode layer 23 may contain Sn or precious metals such as Pt (platinum), Pd (palladium), Ag (silver), and Au (gold), and an alloy containing these may be used as the main component of the internal electrode layer 23.
  • the dielectric layer 22 has a main phase of a ceramic material having a perovskite structure represented by the general formula ABO 3.
  • the perovskite structure includes ABO 3- ⁇ , which is not a stoichiometric composition.
  • the ceramic material can be selected from at least one of BaTiO 3 (barium titanate), CaZrO 3 (calcium zirconate), CaTiO 3 (calcium titanate), SrTiO 3 (strontium titanate), MgTiO 3 (magnesium titanate), Ba 1-x-y Ca x Sr y Ti 1-z Zr z O 3 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ z ⁇ 1) that forms a perovskite structure, and the like.
  • Ba1 -xyCaxSryTi1 -zZrzO3 is barium strontium titanate, barium calcium titanate, barium zirconate, barium titanate zirconate, calcium titanate zirconate and barium calcium titanate zirconate , etc.
  • the cover layers 20 and 21 are mainly made of a ceramic material.
  • the material of the cover layers 20 and 21 has the same main ceramic component as the dielectric layer 22.
  • the cover layers 20 and 21 are provided on the outside of each dielectric layer 22 in the stacking direction, and form the upper surface 2C and lower surface 2D of the laminated chip 2.
  • the external electrodes 3a, 3b cover the end faces 2A, 2B that face each other in the longitudinal direction of the laminated chip 2.
  • the external electrodes 3a, 3b also extend onto the upper surface 2C, the lower surface 2D, and the two side surfaces 2E, 2F. However, the external electrodes 3a, 3b are spaced apart from each other on the upper surface 2C, the lower surface 2D, and the two side surfaces 2E, 2F.
  • the external electrodes 3a, 3b have as their base metal film a metal such as Cu, Ni, Al (aluminum), or Zn (zinc), or an alloy of two or more of these metals (e.g., an alloy of Cu and Ni), and contain ceramics such as a glass component for densifying the external electrodes 3a, 3b, and a common material for controlling the sintering properties of the external electrodes 3a, 3b.
  • the glass component is an oxide of Ba (barium), Sr (strontium), Ca (calcium), Zn (zinc), Al, Si (silicon), B (boron), etc.
  • the common material is, for example, a ceramic component whose main component is the same material as the main component of the dielectric layer 22.
  • the external electrodes 3a, 3b may also include a plating layer that covers the underlying metal film.
  • the plating layer may be mainly composed of a base metal such as Ni, Cu, or Sn.
  • a layer of conductive resin such as epoxy resin or urethane resin may be formed between the underlying metal film and the plating layer.
  • each internal electrode layer 23 in the length direction is alternately drawn out and exposed to the end face 2A on which the external electrode 3a of the laminated chip 2 is provided and the end face 2B on which the external electrode 3b is provided.
  • each internal electrode layer 23 is alternately conductive to the external electrode 3a and the external electrode 3b in the stacking direction.
  • the external electrodes 3a and 3b on each end face 2A and 2B are alternately connected to each internal electrode layer 23 along the stacking direction.
  • the internal electrode layers 23 may have discontinuous portions 230 in the extension direction.
  • the discontinuous portions 230 are portions where the internal electrode layers 23 are interrupted in the length direction. Regions adjacent to the discontinuous portions 230 and not connected to the external electrodes 3a, 3b do not contribute to the capacitance of the multilayer ceramic capacitor 1. For this reason, the more discontinuous portions 230 there are, the smaller the capacitance. Note that in this example, there is only one discontinuous portion 230, but this is not limited thereto, and there may be multiple discontinuous portions 230 in one internal electrode layer 23, and there may also be discontinuous portions 230 in multiple internal electrode layers 23.
  • Figure 4 is a cross-sectional view showing the microstructure of region P in the comparative multilayer ceramic capacitor.
  • dielectric layers 22a-22c and internal electrode layers 23a, 23b are alternately stacked.
  • the internal electrode layer 23a is adjacent to the dielectric layers 22a, 22b, and the internal electrode layer 23b is adjacent to the dielectric layers 22b, 22c.
  • Each of the dielectric layers 22a-22c contains dielectric particles 220.
  • the internal electrode layer 23a has a discontinuous portion 230.
  • the internal electrode layer 23a is divided into two regions 231 and 232, sandwiched between the discontinuous portion 230.
  • Region 231 is connected to one of the external electrodes 3b, but region 232 is not connected to either of the external electrodes 3a and 3b.
  • Regions 231 and 232 are examples of the first region and the second region, respectively.
  • the strength of the dielectric ceramic is weaker in the discontinuous portion 230 than in other portions, for example, during the sintering process of the multilayer ceramic capacitor, there is a risk that cracks will occur in the dielectric layers 22a and 22b due to stress caused by the expansion of the internal electrode layer 23a. Furthermore, when the internal electrode layer 23a becomes thinner, stress F will be generated due to the difference in the thermal expansion coefficient between the dielectric present in the discontinuous portion 230 and the internal electrode layer 23a, and for example, the end of the internal electrode layer 23a adjacent to the discontinuous portion 230 may peel off (see symbol X), which may reduce reliability.
  • the multilayer ceramic capacitor 1 of the embodiment has large-diameter dielectric particles that contact the upper and lower surfaces of the end of at least one of the regions 231, 232 of the internal electrode layer 23a adjacent to the discontinuous portion 230. This makes it possible to improve the strength of the discontinuous portion 230.
  • FIG. 5 is a cross-sectional view showing the microstructure of region P in the multilayer ceramic capacitor 1 of the embodiment.
  • the same components as in FIG. 4 are given the same reference numerals, and their description will be omitted.
  • the discontinuous portion 230 is provided with large-diameter dielectric particles 24, which are an example of dielectric particles.
  • the large-diameter dielectric particles 24 are provided between the ends 231e, 232e of the regions 231, 232 adjacent to the discontinuous portion 230 so as to fill the discontinuous portion 230, and therefore the strength of the discontinuous portion 230 can be improved more effectively than when gaps exist between the ends 231e, 232e and the large-diameter dielectric particles 24.
  • the large-sized dielectric particles 24 contact the upper surface Su and the lower surface Sd in the stacking direction at the ends 231e, 232e of each region 231, 232.
  • the large-sized dielectric particles 24 have a roughly H-shape, and recesses are formed on both sides in the length direction into which the ends 231e, 232e of each region 231, 232 fit.
  • the large-sized dielectric particles 24 cover the upper surfaces Su and lower surfaces Sd of the ends 231e, 232e of each region 231, 232 in the stacking direction. Therefore, the large-sized dielectric particles 24 can more effectively suppress peeling of the internal electrode layer 23a than when they do not sandwich the upper surfaces Su and lower surfaces Sd.
  • the large-diameter dielectric particles 24 contact the upper surface Su and the lower surface Sd of the ends 231e, 232e of each region 231, 232, but may contact only the upper surface Su and the lower surface Sd of the ends 231e, 232e of only one of the regions 231, 232.
  • the large-sized dielectric particles 24 are obtained, for example, by growing ceramic particles that are added as a co-material to the conductive paste that forms the internal electrode layer 23a during the manufacturing process of the multilayer ceramic capacitor 1.
  • the particle size of the large-sized dielectric particles 24 is larger than the particle size of the dielectric particles in the dielectric layers 22a to 22c.
  • the particle size of the large-diameter dielectric particles 24 is preferably 1 nm or more, and more preferably 1.5 nm or more.
  • the particle size of the large-diameter dielectric particles 24 is preferably 6.5 (nm) or less, and more preferably 3 (nm) or less.
  • the particle size of the large-diameter dielectric particles 24 is measured, for example, by the following method. For example, it can be measured by observing the dimension in the thickness direction in an SEM (Scanning Electron Microscope) image.
  • SEM Sccanning Electron Microscope
  • the thickness D2 of the dielectric layer 22b adjacent to the internal electrode layer 23a is preferably 0.5 ( ⁇ m) or more, and more preferably 0.7 ( ⁇ m) or more. More preferably, the thickness D2 of the dielectric layer 22b may be 1 ( ⁇ m) or more. The thickness of the dielectric layer 22a adjacent to the opposite side of the internal electrode layer 23a is the same as above.
  • the thickness D2 of the dielectric layer 22b adjacent to the internal electrode layer 23a is preferably 5 ( ⁇ m) or less, and more preferably 3 ( ⁇ m) or less. Even more preferably, the thickness D2 of the dielectric layer 22b may be 1 ( ⁇ m) or less.
  • the thickness of the dielectric layer 22a adjacent to the opposite side of the internal electrode layer 23a is the same as above.
  • the thickness D1 of the internal electrode layer 23a is preferably 0.2 ( ⁇ m) or more, and more preferably 0.4 ( ⁇ m) or more. Even more preferably, the thickness D1 of the internal electrode layer 23a may be 0.5 ( ⁇ m) or more.
  • the thickness D1 of the internal electrode layer 23a is preferably 1.5 ( ⁇ m) or less, and more preferably 1.2 ( ⁇ m) or less. Even more preferably, the thickness D1 of the internal electrode layer 23a may be 1 ( ⁇ m) or less.
  • the thickness D3 of the portion 24d on the dielectric layer 22b side that covers the ends 231e, 232e of each region 231, 232 of the internal electrode layer 23a can be measured, for example, by observing an SEM image in the thickness direction.
  • the thickness of the portion 24u on the dielectric layer 22a side of the large-diameter dielectric particle 24 can also be measured by the same method.
  • the thickness D3 of the portion 24d of the large-diameter dielectric particle 24 on the dielectric layer 22b side that covers the ends 231e, 232e of each region 231, 232 of the internal electrode layer 23a is preferably less than half the thickness D2 of the dielectric layer 22b, and more preferably less than one-third of this thickness.
  • the thickness D3 of the portion 24d of the large-diameter dielectric particle 24 on the dielectric layer 22b side that covers the ends 231e, 232e of each region 231, 232 of the internal electrode layer 23a is preferably at least one-fifth of the thickness D2 of the dielectric layer 22b, and more preferably at least one-fourth of the thickness D2.
  • FIG. 6 is a flowchart showing an example of a manufacturing process for the multilayer ceramic capacitor 1.
  • the green sheet forming step St1 is performed.
  • a binder such as polyvinyl butyral (PVB) resin, an organic solvent such as ethanol or toluene, and a plasticizer are added to a dielectric material obtained by adding various additive compounds (such as sintering aids) to ceramic powder, and then wet-mixed.
  • the obtained slurry is used to coat a dielectric green sheet on a substrate, for example, by a die coater method or a doctor blade method, and then dried.
  • the substrate is, for example, a PET (polyethylene terephthalate) film.
  • Additive compounds used in ceramic powder include oxides of Mg (magnesium), Mn (manganese), V (vanadium), Cr (chromium), rare earth elements (Y (yttrium), Sm (samarium), Eu (europium), Gd (gadolinium), Tb (terbium), Dy (dysprosium), Ho (holmium), Er (erbium), Tm (thulium) and Yb (ytterbium)), as well as oxides or glasses of Co (cobalt), Ni, Li (lithium), B (boron), Na (sodium), K (potassium) and Si (silicon).
  • the internal electrode formation step St2 is performed.
  • a metal conductive paste for forming the internal electrodes containing an organic binder is printed on the dielectric green sheet on the base material by gravure printing or the like, so that a plurality of internal electrode patterns corresponding to the internal electrode layers 23 are formed at a distance from each other.
  • Ceramic particles are added to the conductive paste as a co-material.
  • the main component of the ceramic particles is not particularly limited, but is preferably the same as the main component ceramic of the dielectric layer 22.
  • the large-diameter dielectric particles 24 are obtained by growing these ceramic particles.
  • the grain size of the ceramic particles is preferably 100 (nm) or less, and more preferably 50 (nm) or less. More preferably, the grain size of the ceramic particles may be 20 (nm) or less.
  • the grain growth of the ceramic particles can also be promoted by adding a grain growth promoter such as silicon oxide, boron oxide, or lithium, or by surface activation using an acid, etc.
  • the lamination and compression step St3 is performed.
  • the dielectric green sheets on which the internal electrode patterns are printed are laminated and compressed in the lamination direction to form a laminate sheet.
  • Dielectric green sheets corresponding to the cover layers 20 and 21 are laminated on both end faces of the laminate sheet in the lamination direction.
  • a cutting step St4 is performed in which the pressure-bonded laminated sheet is cut into a plurality of laminated chips 2 each having a substantially rectangular parallelepiped shape by a blade.
  • a polishing step St5 is performed.
  • the laminated chip 2 before firing is polished by a method such as barrel polishing. As a result, the corners of the laminated chip 2 are rounded.
  • an external electrode formation step St6 is performed.
  • a conductive paste containing, for example, metal powder, glass frit, binder, and solvent is applied to each end face 2A, 2B, upper face 2C, lower face 2D, and each side face 2E, 2F of the laminated chip 2. After the conductive paste is applied, it is dried to form the external electrodes 3a, 3b.
  • a firing step St7 is performed.
  • the laminated chip 2 on which the external electrodes 3a, 3b are formed is subjected to a binder removal process in a N2 atmosphere at 250 to 500°C, and then fired in a reducing atmosphere at a firing temperature of 1200°C or higher for about one hour, thereby sintering each particle in the laminated chip 2.
  • the manufacturing process of the laminated ceramic capacitor 1 is performed.
  • Multilayer ceramic capacitor 2 Multilayer chip 2A, 2B End face 2C Top face 2D Bottom face 2E, 2F Side face 3a, 3b External electrode 20, 21 Cover layer 22, 22a, 22b Dielectric layer 23, 23a, 23b Internal electrode layer 24 Large-diameter dielectric particle 220 Dielectric particle 230 Discontinuous portion 231, 232 Region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

積層セラミック電子部品は、複数の誘電体層２２ａ～２２ｃと、誘電体層を挟むように積層された複数の内部電極層２３ａ，２３ｂと、複数の内部電極層の何れかの内部電極層の不連続部分２３０に設けられ、不連続部分を介して互いに隣接する内部電極層の第１領域２３１及び第２領域２３２の少なくとも一方の端部２３１ｅ，２３２ｅにおける、内部電極層の積層方向の上面及び下面に接する大粒誘電体粒子２４とを有する。　

Description

積層セラミック電子部品
　本発明は、積層セラミック電子部品に関する。
　例えば積層セラミックコンデンサは、内部電極層及び誘電体層が積層された積層構造を有する。内部電極には、その延伸方向において不連続部分が形成されることがある。不連続部分で誘電体セラミックの強度が他の部分より弱くなるため、外部から加熱された際、内部電極層の膨張による応力によって誘電体層にクラックが生ずるおそれがある。
　これに対し、特許文献１には、不連続部分に他部分より高い結晶軸比（ｃ／ａ）のセラミックグレインを１５（％）以上の面積比で設けることにより、焼結で生ずる応力を緩和して誘電体層のクラック発生を防止する点が記載されている。
特開２０１４－６７７７５号公報
　しかし、小型の積層セラミックコンデンサでは内部電極層が薄いため、セラミックグレインを十分な面積比で設けることが難しく、上記の手段ではクラックの発生を十分に抑えることができない。また、内部電極層が薄層化すると、不連続部分に存在する誘電体と内部電極層の熱膨張率の差分によって内部電極層が剥離することも考えられ、信頼性が低下するおそれがある。
　そこで本発明は、上記課題に鑑みなされたものであり、信頼性を向上することができる積層セラミック電子部品を提供することを目的とする。
　本発明の積層セラミック電子部品は、複数の誘電体層と、前記誘電体層を挟むように積層された複数の内部電極層と、前記複数の内部電極層の何れかの内部電極層の不連続部分に設けられ、前記不連続部分を介して互いに隣接する前記内部電極層の第１領域及び第２領域の少なくとも一方の端部における、前記内部電極層の積層方向の上面及び下面に接する誘電体粒子とを有することを特徴とする。
　上記の積層セラミック電子部品において、前記誘電体粒子は、前記積層方向において、前記第１領域及び前記第２領域の少なくとも一方の端部を挟むように覆ってもよい。
　上記の積層セラミック電子部品において、前記誘電体粒子は、前記不連続部分を埋めるように設けられていてもよい。
　上記の積層セラミック電子部品において、前記誘電体粒子における、前記少なくとも一方の端部を覆う前記誘電体層側の部分の厚みは、前記内部電極層に隣接する前記誘電体層の厚みの５分の１以上であってもよい。
　上記の積層セラミック電子部品において、前記誘電体粒子における、前記少なくとも一方の端部を覆う前記誘電体層側の部分の厚みは、前記内部電極層に隣接する前記誘電体層の厚みの２分の１以下であってもよい。
　上記の積層セラミック電子部品において、前記誘電体粒子の粒径は、１μｍ以上であってもよい。
　上記の積層セラミック電子部品において、前記誘電体粒子の粒径は、６．５μｍ以下であってもよい。
　上記の積層セラミック電子部品において、前記内部電極層に隣接する前記誘電体層の厚みは、０．５μｍ以上であってもよい。
　上記の積層セラミック電子部品において、前記内部電極層に隣接する前記誘電体層の厚みは、５μｍ以下であってもよい。
　上記の積層セラミック電子部品において、前記内部電極層の厚みは、０．２μｍ以上であってもよい。
　上記の積層セラミック電子部品において、前記内部電極層の厚みは、１．５μｍ以下であってもよい。
　本発明によると、積層セラミック電子部品の信頼性を向上することができる。
実施形態の積層セラミックコンデンサの一例を示す斜視図である。 図１のＡ－Ａ線に沿った積層セラミックコンデンサの断面図である。 図１のＢ－Ｂ線に沿った積層セラミックコンデンサの断面図である。 比較対象の積層セラミックコンデンサにおける領域の微細構造を示す断面図である。 実施形態の積層セラミックコンデンサにおける領域の微細構造を示す断面図である。 積層セラミックコンデンサの製造工程の一例を示すフローチャートである。
　図１は、実施形態の積層セラミックコンデンサ１の一例を示す斜視図である。図２は、図１のＡ－Ａ線に沿った積層セラミックコンデンサ１の断面図である。図３は、図１のＢ－Ｂ線に沿った積層セラミックコンデンサ１の断面図である。
　積層セラミックコンデンサ１は積層セラミック電子部品の一例である。積層セラミックコンデンサ１は、略直方体形状を有する積層チップ２と、積層チップ２の長さ方向において互いに対向する一対の端面２Ａ，２Ｂに設けられた外部電極３ａ，３ｂとを有する。
　図１～図３には、互いに直交するＸ方向、Ｙ方向、及びＺ方向が示されている。Ｘ方向は、積層セラミックコンデンサ１の長さ（Ｌ）方向であり、積層チップ２の一対の端面２Ａ，２Ｂが対向する方向に一致する。Ｙ方向は、積層セラミックコンデンサ１の幅（Ｗ）方向であり、積層チップ２の一対の側面２Ｅ，２Ｆが対向する方向に一致する。Ｚ方向は、積層セラミックコンデンサ１の高さ（Ｈ）方向であり、積層セラミックコンデンサ１の積層方向に一致する。
　積層チップ２は、誘電体として機能するセラミック材料を含む誘電体層２２と、内部電極層２３とが交互に積層された積層構造を有する。各誘電体層２２は内部電極層２３により挟まれる。内部電極層２３は、積層方向において外部電極３ａ，３ｂに交互に接続される。
　積層チップ２は、さらに誘電体層２２及び内部電極層２３を積層方向の両側から挟むように積層された一対のカバー層２０，２１を含む。これによりカバー層２０，２１は内部電極層２３を保護する。
　内部電極層２３は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層２３として、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｇ（銀）、Ａｕ（金）などの貴金属やＳｎを含んでもよく、内部電極層２３の主成分に、これらを含む合金を用いてもよい。
　誘電体層２２は、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム），ＣａＺｒＯ３（ジルコン酸カルシウム），ＣａＴｉＯ３（チタン酸カルシウム），ＳｒＴｉＯ３（チタン酸ストロンチウム），ＭｇＴｉＯ３（チタン酸マグネシウム），ペロブスカイト構造を形成するＢａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等のうち少なくとも１つから選択して用いることができる。Ｂａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３は、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウムなどである。
　また、カバー層２０，２１は、セラミック材料を主成分とする。例えば、カバー層２０，２１の材料は、誘電体層２２とセラミック材料の主成分が同じである。カバー層２０，２１は、各誘電体層２２の積層方向の外側に設けられ、積層チップ２の上面２Ｃ及び下面２Ｄを構成する。
　外部電極３ａ，３ｂは、積層チップ２の長さ方向で互いに対向する端面２Ａ，２Ｂをそれぞれ覆う。また、外部電極３ａ，３ｂは、上面２Ｃ、下面２Ｄおよび２つの側面２Ｅ，２Ｆに延在している。ただし、外部電極３ａ，３ｂは、上面２Ｃ、下面２Ｄおよび２つの側面２Ｅ，２Ｆにおいて互いに離間している。
　外部電極３ａ，３ｂは、下地金属膜として、Ｃｕ，Ｎｉ，Ａｌ（アルミニウム），Ｚｎ（亜鉛）などの金属、またはこれらの２以上の合金（例えば、ＣｕとＮｉとの合金）を主成分とし、外部電極３ａ，３ｂの緻密化のためのガラス成分、外部電極３ａ，３ｂの焼結性を制御するための共材、などのセラミックを含んでいる。ガラス成分は、Ｂａ（バリウム），Ｓｒ（ストロンチウム），Ｃａ（カルシウム），Ｚｎ（亜鉛），Ａｌ，Ｓｉ（ケイ素），Ｂ（ホウ素）等の酸化物である。共材は、例えば、誘電体層２２の主成分と同じ材料を主成分とするセラミック成分である。
　また、外部電極３ａ，３ｂは、下地金属膜を覆うメッキ層を含んでもよい。メッキ層は、例えばＮｉ，Ｃｕ，Ｓｎ等の卑金属を主成分としてもよい。さらに、エポキシ樹脂及びウレタン樹脂などの導電性樹脂の層を下地金属膜とメッキ層の間に形成してもよい。
　図２から理解されるように、長さ方向における各内部電極層２３の端縁は、積層チップ２の外部電極３ａが設けられた端面２Ａと、外部電極３ｂが設けられた端面２Ｂとに、交互に引き出されて露出している。これにより、各内部電極層２３は、積層方向において外部電極３ａと外部電極３ｂとに、交互に導通している。つまり、各端面２Ａ，２Ｂの外部電極３ａ，３ｂは、積層方向に沿って各内部電極層２３と交互に接続されている
　図２に示される領域Ｐのように、少なくとも一部の内部電極層２３には、その延伸方向において不連続部分２３０が形成されることがある。不連続部分２３０は、長さ方向において内部電極層２３が途切れた部分である。不連続部分２３０に隣接し、外部電極３ａ，３ｂに接続されていない領域は、積層セラミックコンデンサ１の静電容量に寄与しない。このため、不連続部分２３０が多いほど、静電容量が小さくなる。なお、本例では、不連続部分２３０は一箇所だけ存在するが、これに限定されず、１つの内部電極層２３に複数個所の不連続部分２３０が存在することがあり、また、複数の内部電極層２３に不連続部分２３０が存在することもある。
　図４は、比較対象の積層セラミックコンデンサにおける領域Ｐの微細構造を示す断面図である。領域Ｐには、誘電体層２２ａ～２２ｃと内部電極層２３ａ，２３ｂが交互に積層されている。内部電極層２３ａは誘電体層２２ａ，２２ｂに隣接し、内部電極層２３ｂは誘電体層２２ｂ，２２ｃに隣接している。各誘電体層２２ａ～２２ｃは誘電体粒子２２０を含む。
　内部電極層２３ａには、不連続部分２３０が存在する。内部電極層２３ａは、不連続部分２３０を挟んで２つの領域２３１，２３２に分かれている。領域２３１は一方の外部電極３ｂに接続されるが、領域２３２は何れの外部電極３ａ,３ｂにも接続されていない。なお、領域２３１，２３２は、それぞれ、第１領域及び第２領域の一例である。
　不連続部分２３０で誘電体セラミックの強度が他の部分より弱くなるため、例えば積層セラミックコンデンサの焼結工程において、内部電極層２３ａの膨張による応力によって誘電体層２２ａ，２２ｂにクラックが生ずるおそれがある。また、内部電極層２３ａが薄層化すると、不連続部分２３０に存在する誘電体と内部電極層２３ａの熱膨張率の差分によって応力Ｆが生じ、例えば、不連続部分２３０に隣接する内部電極層２３ａの端部が剥離する（符号Ｘ参照）ことも考えられ、信頼性が低下するおそれがある。
　そこで、実施形態の積層セラミックコンデンサ１は、不連続部分２３０に隣接する内部電極層２３ａの少なくとも一方の領域２３１，２３２の端部の上面及び下面に接する大粒径誘電体粒子を有する。これにより、不連続部分２３０における強度を向上することが可能となる。
　図５は、実施形態の積層セラミックコンデンサ１における領域Ｐの微細構造を示す断面図である。図５において、図４と共通する構成には同一の符号を付し、その説明は省略する。
　不連続部分２３０には、誘電体粒子の一例である大粒径誘電体粒子２４が設けられている。大粒径誘電体粒子２４は、不連続部分２３０を埋めるように、不連続部分２３０に隣接する各領域２３１，２３２の端部２３１ｅ，２３２ｅの間に設けられているため、不連続部分２３０における強度を、端部２３１ｅ，２３２ｅと大粒径誘電体粒子２４の間に隙間が存在する場合より効果的に向上することができる。
　大粒径誘電体粒子２４は、各領域２３１，２３２の端部２３１ｅ，２３２ｅにおける積層方向の上面Ｓｕ及び下面Ｓｄに接する。具体的には、積層チップ２の断面視において、大粒径誘電体粒子２４は、略Ｈ字形状を有し、長さ方向の両側に、各領域２３１，２３２の端部２３１ｅ，２３２ｅが入り込む窪みが形成されている。
　このため、加熱による応力が内部電極層２３ａに生じても、大粒径誘電体粒子２４が端部２３１ｅ，２３２ｅの上面Ｓｕ及び下面Ｓｄに接しているために、応力による内部電極層２３ａの剥離を抑制することができる。また、大粒径誘電体粒子２４が不連続部分２３０に設けられることによって、大粒径誘電体粒子２４が設けられていない場合と比べると、不連続部分２３０の強度が向上する。このため、加熱時の内部電極層２３ａの膨張による応力によって誘電体層２２ａ，２２ｂにクラックが生ずることを抑制することができる。
　したがって、積層セラミックコンデンサ１の信頼性が向上する。また、大粒径誘電体粒子２４は、積層方向において各領域２３１，２３２の端部２３１ｅ，２３２ｅの上面Ｓｕ及び下面Ｓｄを挟むように覆っている。このため、大粒径誘電体粒子２４は、上面Ｓｕ及び下面Ｓｄを挟んでいない場合より効果的に内部電極層２３ａの剥離を抑制することができる。
　なお、大粒径誘電体粒子２４は、各領域２３１，２３２の端部２３１ｅ，２３２ｅの上面Ｓｕ及び下面Ｓｄに接しているが、何れか一方の領域２３１，２３２の端部２３１ｅ，２３２ｅの上面Ｓｕ及び下面Ｓｄだけに接していてもよい。また、１つの積層セラミックコンデンサ１に設けられる大粒径誘電体粒子２４の個数に制限はなく、複数の不連続部分２３０の全てまたは一部に設けられる。
　大粒径誘電体粒子２４は、例えば、積層セラミックコンデンサ１の製造工程において、内部電極層２３ａを形成する導電ペーストに共材として添加されるセラミック粒子を粒成長させることにより得られる。大粒径誘電体粒子２４の粒径は、誘電体層２２ａ～２２ｃの誘電体粒子の粒径より大きい。
　内部電極層２３ａの剥離をより効果的に抑制するため、大粒径誘電体粒子２４の粒径は、１（ｎｍ）以上であるのが好ましく、さらに、１．５（ｎｍ）以上であると、より好ましい。
　また、積層セラミックコンデンサ１の電気的特性を向上するため、大粒径誘電体粒子２４の粒径は、６．５（ｎｍ）以下であるのが好ましく、さらに３（ｎｍ）以下であると、より好ましい。
　ここで、大粒径誘電体粒子２４の粒径は、一例として、以下の手法により測定される。例えば、ＳＥＭ（Scanning Electron Microscope）画像で厚さ方向の寸法を観察することにより測定することができる。
　また、積層セラミックコンデンサ１の信頼性を向上するため、内部電極層２３ａに隣接する誘電体層２２ｂの厚みＤ２は、０．５（μｍ）以上であるのが好ましく、さらに０．７（μｍ）以上であると、より好ましい。さらに好ましくは、誘電体層２２ｂの厚みＤ２は、１（μｍ）以上であってもよい。なお、内部電極層２３ａに反対側で隣接する誘電体層２２ａの厚みも上記と同様である。
　また、積層セラミックコンデンサ１の電気容量をより増加させるため、内部電極層２３ａに隣接する誘電体層２２ｂの厚みＤ２は、５（μｍ）以下であるのが好ましく、さらに３（μｍ）以下であると、より好ましい。さらに好ましくは、誘電体層２２ｂの厚みＤ２は、１（μｍ）以下であってもよい。なお、内部電極層２３ａに反対側で隣接する誘電体層２２ａの厚みも上記と同様である。
　また、積層セラミックコンデンサ１の信頼性を向上するため、内部電極層２３ａの厚みＤ１は、０．２（μｍ）以上であるのが好ましく、さらに０．４（μｍ）以上であると、より好ましい。さらに好ましくは、内部電極層２３ａの厚みＤ１は、０．５（μｍ）以上であってもよい。
　また、積層セラミックコンデンサ１の積層数をより増加させるため、内部電極層２３ａの厚みＤ１は、１．５（μｍ）以下であるのが好ましく、さらに１．２（μｍ）以下であると、より好ましい。さらに好ましくは、内部電極層２３ａの厚みＤ１は、１（μｍ）以下であってもよい。
　また、大粒径誘電体粒子２４において、内部電極層２３ａの各領域２３１，２３２の端部２３１ｅ，２３２ｅを覆う誘電体層２２ｂ側の部分２４ｄの厚みＤ３は、例えば、ＳＥＭの撮像画像を厚み方向で観察することにより測定することができる。なお、大粒径誘電体粒子２４における誘電体層２２ａ側の部分２４ｕの厚みも、これと同様の手法により測定することが可能である。
　積層セラミックコンデンサ１の電気特性を向上するため、大粒径誘電体粒子２４における、内部電極層２３ａの各領域２３１，２３２の端部２３１ｅ，２３２ｅを覆う誘電体層２２ｂ側の部分２４ｄの厚みＤ３は、誘電体層２２ｂの厚みＤ２の２分の１以下であることが好ましく、さらに３分の１以下であると、より好ましい。
　また、誘電体層２２ｂにクラックが生ずることをより効果的に抑制するため、大粒径誘電体粒子２４における、内部電極層２３ａの各領域２３１，２３２の端部２３１ｅ，２３２ｅを覆う誘電体層２２ｂ側の部分２４ｄの厚みＤ３は、誘電体層２２ｂの厚みＤ２の５分の１以上であることが好ましく、さらに４分の１以上であると、より好ましい。
（積層セラミックコンデンサの製造方法）
　図６は、積層セラミックコンデンサ１の製造工程の一例を示すフローチャートである。
　（グリーンシート成形工程）
　まずグリーンシート成形工程Ｓｔ１が行われる。本工程では、例えばセラミック粉末に各種の添加化合物（焼結補助剤など）を添加することで得た誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に誘電体グリーンシートを塗工して乾燥させる。基材は、例えば、ＰＥＴ（ポリエチレンテレフタレート）フィルムである。
　なお、セラミック粉末の添加化合物としては、Ｍｇ（マグネシウム），Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユーロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホルミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ（ホウ素），Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉ（シリコン）の酸化物もしくはガラスが用いられる。
　（内部電極形成工程）
　次に内部電極形成工程Ｓｔ２が行われる。本工程では、基材上の誘電体グリーンシートに、有機バインダを含む内部電極形成用の金属の導電ペーストをグラビア印刷などにより印刷することで、内部電極層２３に対応する複数の内部電極パターンを互いに離間させて成膜する。導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層２２の主成分セラミックと同じであることが好ましい。
　このセラミック粒子を粒成長させることにより大粒径誘電体粒子２４が得られる。粒成長を促進する観点から、セラミック粒子の粒径は、１００（ｎｍ）以下であることが好ましく、さらに５０（ｎｍ）以下であると、より好ましい。さらに好ましくは、セラミック粒子の粒径は、２０（ｎｍ）以下であってもよい。また、酸化ケイ素、酸化ホウ素またはリチウム等の粒成長促進材を添加することや、酸などを用いて表面活性化することによってもセラミック粒子の粒成長を促進することができる。
　（積層・圧着工程）
　次に積層・圧着工程Ｓｔ３が行われる。本工程では、内部電極パターンが印刷された誘電体グリーンシートを積層し、積層方向に加圧することで圧着することにより積層シートを形成する。積層シートの積層方向の両端面には、カバー層２０，２１に対応する誘電体グリーンシートがそれぞれ積層される。
　（切断工程）
　次に切断工程Ｓｔ４が行われる。本工程では、圧着された積層シートをブレードにより略直方体形状の複数個の積層チップ２に分断する。
　（研磨工程）
　次に研磨工程Ｓｔ５が行われる。本工程では、焼成前の積層チップ２を例えばバレル研磨などの手法により研磨する。これにより、積層チップ２の角部が丸められる。
　（外部電極形成工程）
　次に外部電極形成工程Ｓｔ６が行われる。本工程では、例えば金属粉末、ガラスフリット、バインダ、および溶剤を含む導電ペーストを積層チップ２の各端面２Ａ，２Ｂ、上面２Ｃ、下面２Ｄ、及び各側面２Ｅ，２Ｆに塗布する。導電ペーストの塗布後、乾燥させることにより、外部電極３ａ，３ｂが形成される。
　（焼成工程）
　次に焼成工程Ｓｔ７が行われる。本工程では、外部電極３ａ，３ｂが形成された積層チップ２を、２５０～５００℃のＮ２雰囲気中で脱バインダ処理した後、還元雰囲気中で１２００以上の焼成温度で１時間程度焼成することで、積層チップ２内の各粒子が焼結する。このようにして積層セラミックコンデンサ１の製造工程は行われる。
　以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
　１　積層セラミックコンデンサ
　２　積層チップ
　２Ａ，２Ｂ　端面
　２Ｃ　上面
　２Ｄ　下面
　２Ｅ，２Ｆ　側面
　３ａ，３ｂ　外部電極
　２０，２１　カバー層
　２２，２２ａ，２２ｂ　誘電体層
　２３，２３ａ，２３ｂ　内部電極層
　２４　大粒径誘電体粒子
　２２０　誘電体粒子
　２３０　不連続部分
　２３１，２３２　領域
　

Claims (11)

  1. 　複数の誘電体層と、
    　前記誘電体層を挟むように積層された複数の内部電極層と、
    　前記複数の内部電極層の何れかの内部電極層の不連続部分に設けられ、前記不連続部分を介して互いに隣接する前記内部電極層の第１領域及び第２領域の少なくとも一方の端部における、前記内部電極層の積層方向の上面及び下面に接する誘電体粒子とを有することを特徴とする積層セラミック電子部品。
  2. 　前記誘電体粒子は、前記積層方向において、前記第１領域及び前記第２領域の少なくとも一方の端部を挟むように覆うことを特徴とする請求項１に記載の積層セラミック電子部品。
  3. 　前記誘電体粒子は、前記不連続部分を埋めるように設けられていることを特徴とする請求項１または２に記載の積層セラミック電子部品。
  4. 　前記誘電体粒子における、前記少なくとも一方の端部を覆う前記誘電体層側の部分の厚みは、前記内部電極層に隣接する前記誘電体層の厚みの５分の１以上であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
  5. 　前記誘電体粒子における、前記少なくとも一方の端部を覆う前記誘電体層側の部分の厚みは、前記内部電極層に隣接する前記誘電体層の厚みの２分の１以下であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
  6. 　前記誘電体粒子の粒径は、１μｍ以上であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
  7. 　前記誘電体粒子の粒径は、６．５μｍ以下であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
  8. 　前記内部電極層に隣接する前記誘電体層の厚みは、０．５μｍ以上であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
  9. 　前記内部電極層に隣接する前記誘電体層の厚みは、５μｍ以下であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
  10. 　前記内部電極層の厚みは、０．２μｍ以上であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
  11. 　前記内部電極層の厚みは、１．５μｍ以下であることを特徴とする請求項１に記載の積層セラミック電子部品。
    　
    　
PCT/JP2023/028249 2022-10-13 2023-08-02 積層セラミック電子部品 WO2024079966A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-164697 2022-10-13
JP2022164697 2022-10-13

Publications (1)

Publication Number Publication Date
WO2024079966A1 true WO2024079966A1 (ja) 2024-04-18

Family

ID=90669378

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/028249 WO2024079966A1 (ja) 2022-10-13 2023-08-02 積層セラミック電子部品

Country Status (1)

Country Link
WO (1) WO2024079966A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077761A (ja) * 2001-09-05 2003-03-14 Nec Tokin Ceramics Corp 積層セラミックコンデンサ、及び積層セラミック部品
WO2012070376A1 (ja) * 2010-11-24 2012-05-31 株式会社村田製作所 積層セラミック電子部品およびその製造方法
WO2015098728A1 (ja) * 2013-12-25 2015-07-02 Tdk株式会社 積層型セラミック電子部品
KR20190121181A (ko) * 2018-09-18 2019-10-25 삼성전기주식회사 내부 전극용 도전성 분말 및 커패시터 부품

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003077761A (ja) * 2001-09-05 2003-03-14 Nec Tokin Ceramics Corp 積層セラミックコンデンサ、及び積層セラミック部品
WO2012070376A1 (ja) * 2010-11-24 2012-05-31 株式会社村田製作所 積層セラミック電子部品およびその製造方法
WO2015098728A1 (ja) * 2013-12-25 2015-07-02 Tdk株式会社 積層型セラミック電子部品
KR20190121181A (ko) * 2018-09-18 2019-10-25 삼성전기주식회사 내부 전극용 도전성 분말 및 커패시터 부품

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN109920644B (zh) 陶瓷电子器件及陶瓷电子器件的制造方法
JP7290914B2 (ja) 積層セラミックコンデンサの製造方法
KR20220140685A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102388227B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN112216510B (zh) 陶瓷电子器件及其制造方法
JP2018098327A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022072584A (ja) セラミック電子部品およびその製造方法
JP2019212746A (ja) セラミック電子部品およびその製造方法
JP7193918B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7197985B2 (ja) セラミックコンデンサおよびその製造方法
JP2022143334A (ja) セラミック電子部品およびその製造方法
CN116544034A (zh) 陶瓷电子部件及其制造方法
WO2024079966A1 (ja) 積層セラミック電子部品
JP2023102509A (ja) 積層セラミック電子部品およびその製造方法
JP7374594B2 (ja) セラミック電子部品、実装基板、セラミック電子部品の包装体、およびセラミック電子部品の製造方法
JP2022151231A (ja) セラミック電子部品およびその製造方法
WO2024070128A1 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
WO2024105975A1 (ja) 積層セラミック電子部品及びその製造方法
WO2024101311A1 (ja) セラミック電子部品およびその製造方法
WO2024071420A1 (ja) セラミック電子部品、包装体、回路基板、およびセラミック電子部品の製造方法
WO2024070485A1 (ja) セラミック電子部品およびその製造方法
WO2024070426A1 (ja) 積層セラミック電子部品、およびその製造方法
JP2024044676A (ja) 積層セラミック電子部品
WO2024116935A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23876975

Country of ref document: EP

Kind code of ref document: A1