WO2024070426A1 - 積層セラミック電子部品、およびその製造方法 - Google Patents

積層セラミック電子部品、およびその製造方法 Download PDF

Info

Publication number
WO2024070426A1
WO2024070426A1 PCT/JP2023/031315 JP2023031315W WO2024070426A1 WO 2024070426 A1 WO2024070426 A1 WO 2024070426A1 JP 2023031315 W JP2023031315 W JP 2023031315W WO 2024070426 A1 WO2024070426 A1 WO 2024070426A1
Authority
WO
WIPO (PCT)
Prior art keywords
external electrode
element body
glass
area
crystal portion
Prior art date
Application number
PCT/JP2023/031315
Other languages
English (en)
French (fr)
Inventor
寺岡秀弥
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Publication of WO2024070426A1 publication Critical patent/WO2024070426A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to multilayer ceramic electronic components and methods for manufacturing the same.
  • Multilayer ceramic electronic components such as multilayer ceramic capacitors are used in a wide range of fields, including communications, home appliances, and automobiles. In particular, components installed in automobiles require high reliability.
  • the manufacturing process for multilayer ceramic electronic components includes a plating process for forming a plating layer on the external electrodes. However, during the plating process, plating liquid seeps into the gap between the ceramic body and the external electrodes from the tips of the wraparound parts of the external electrodes, causing the ceramic components to dissolve. As a result, cracks are more likely to occur, and there is a problem that reliability is reduced.
  • an external electrode In order to improve plating resistance, an external electrode has been proposed that is formed using a conductive paste in which a metal resinate is dispersed in an organic binder and an organic solvent (see, for example, Patent Document 1). Also, a technology has been proposed in which a high proportion of crystals are placed at the interface with the ceramic body at the peripheral end of the external electrode to suppress the intrusion of plating liquid (see, for example, Patent Document 1).
  • the present invention has been made in consideration of the above problems, and aims to provide a multilayer ceramic electronic component that can suppress the intrusion of plating liquid and the occurrence of undeposited areas in the plating layer, and a method for manufacturing the same.
  • the multilayer ceramic electronic component according to the present invention comprises an element body having a plurality of dielectric layers and a plurality of internal electrode layers stacked via the plurality of dielectric layers, facing each other, and provided with one end exposed; an external electrode provided on the element body and connected to a portion of the plurality of internal electrode layers; a crystal portion provided between the surface of the element body and the external electrode, containing silicon and at least one element that is the same as the element contained in the main ceramic component on the surface of the element body; a glass portion on the crystal portion, provided at the tip of the external electrode, containing silicon dioxide; and a plating layer provided on the external electrode and the glass portion, and in a cross section within a range of 5 ⁇ m from the tip to the opposite side to the external electrode, (area of the crystal portion/(area of the crystal portion+area of the glass portion)) ⁇ 100(%) is 30% or more and 74% or less.
  • the dielectric layer may contain barium titanate, and the crystal portion may contain titanium, barium, and silicon.
  • the plating layer may contain at least one of tin and nickel.
  • the external electrodes may be provided on end faces of the element body in a second direction perpendicular to the first direction in which the multiple internal electrodes face, and may extend to a main surface of the element body in the first direction, and the crystal portion and the glass portion may be provided on the main surface.
  • the thickness of the glass portion may decrease with increasing distance from the tip of the external electrode.
  • the method for manufacturing a multilayer ceramic electronic component includes the steps of: preparing an element body having a plurality of dielectric layers and a plurality of internal electrode layers that are stacked via the plurality of dielectric layers, face each other, and are provided so that one end is exposed; forming a coating layer containing silicon in an area on the element body where a portion of the plurality of internal electrode layers is exposed; applying a conductive paste containing glass containing silicon dioxide onto the coating layer; obtaining an external electrode from the conductive paste by firing the conductive paste at an atmospheric temperature of 750°C or more and 850°C or less; and forming a plating layer on the external electrode.
  • the step of forming the coating layer may include a step of applying a coating agent containing silicon to the end surface of the element body.
  • the step of forming the coating layer may include a step of attaching a glass sheet to the end face of the element.
  • Another method for manufacturing a multilayer ceramic electronic component includes the steps of: preparing an element body having a plurality of dielectric layers and a plurality of internal electrode layers that are stacked via the plurality of dielectric layers, face each other, and are provided so that one end is exposed; applying a conductive paste containing 50 mol% or more of silicon dioxide and glass containing barium, calcium, and lithium to the element body so as to be connected to a portion of the plurality of internal electrode layers; forming an external electrode from the conductive paste by firing the conductive paste at an atmospheric temperature of 750°C to 850°C, forming a crystal portion containing silicon and at least one element that is the same as one of the elements contained in the plurality of dielectric layers between the element body and the external electrode; forming a glass portion containing silicon dioxide on the crystal portion and provided at the tip of the external electrode, and setting (area of the crystal portion/(area of the crystal portion+area of the glass portion)) ⁇ 100(%) to 30% to 74% in a cross section within
  • the present invention provides a multilayer ceramic electronic component that can prevent the intrusion of plating liquid and the occurrence of undeposited areas in the plating layer, as well as a method for manufacturing the same.
  • FIG. 2 is a partial cross-sectional perspective view of a multilayer ceramic capacitor.
  • 2 is a cross-sectional view taken along line AA in FIG. 1.
  • 2 is a cross-sectional view taken along line BB in FIG. 1.
  • 4A and 4B are diagrams illustrating an example of a plating layer.
  • 4 is a cross-sectional view of the upper surface of the element body, in the vicinity of the interface between an external electrode and the element body.
  • FIG. FIG. 4 is a diagram illustrating an example of the thickness of a glass portion.
  • 1A to 1C are diagrams illustrating a flow of a method for manufacturing a multilayer ceramic capacitor.
  • 1A and 1B are diagrams illustrating a lamination process.
  • 1A and 1B are diagrams illustrating a coating layer.
  • FIG. 1 is a partial cross-sectional perspective view of a multilayer ceramic capacitor 100 according to an embodiment.
  • FIG. 2 is a cross-sectional view taken along line A-A in FIG. 1.
  • FIG. 3 is a cross-sectional view taken along line B-B in FIG. 1.
  • the multilayer ceramic capacitor 100 comprises an element body 10 having a substantially rectangular parallelepiped shape, and external electrodes 20a, 20b provided on two opposing end faces of the element body 10. Of the four faces of the element body 10 other than the two end faces, the two faces other than the top and bottom faces in the stacking direction are referred to as side faces.
  • the external electrodes 20a, 20b extend on the top, bottom and two side faces in the stacking direction of the element body 10. However, the external electrodes 20a, 20b are spaced apart from each other.
  • the top and bottom faces of the element body 10 may be referred to as main faces.
  • the Z-axis direction (first direction) is the first direction in which the multiple internal electrode layers 12 face each other, is the stacking direction, and is the direction in which the upper and lower surfaces of the element body 10 face each other.
  • the X-axis direction (second direction) is the length direction of the element body 10, is the direction in which the two end faces of the element body 10 face each other, and is the direction in which the external electrodes 20a and 20b face each other.
  • the Y-axis direction (third direction) is the width direction of the internal electrode layers, and is the direction in which the two side faces other than the two end faces of the four side faces of the element body 10 face each other.
  • the element body 10 has a configuration in which dielectric layers 11 containing a ceramic material that functions as a dielectric and internal electrode layers 12 mainly composed of metal are alternately laminated.
  • the element body 10 has a plurality of internal electrode layers 12 facing each other, and a dielectric layer 11 sandwiched between the plurality of internal electrode layers 12.
  • the edges in the direction in which each internal electrode layer 12 extends are alternately exposed at the end face of the element body 10 on which the external electrode 20a is provided and the end face on which the external electrode 20b is provided.
  • each internal electrode layer 12 is alternately conductive to the external electrode 20a and the external electrode 20b.
  • the multilayer ceramic capacitor 100 has a configuration in which a plurality of dielectric layers 11 are laminated via the internal electrode layers 12.
  • the internal electrode layer 12 is arranged on the outermost layer in the lamination direction, and the upper and lower surfaces of the laminate are covered by the cover layer 13.
  • the cover layer 13 is mainly composed of a ceramic material.
  • the cover layer 13 may have the same composition as the dielectric layer 11 or may have a different composition.
  • the size of the multilayer ceramic capacitor 100 is, for example, 0.25 mm long, 0.125 mm wide, and 0.125 mm high, or 0.4 mm long, 0.2 mm wide, and 0.2 mm high, or 0.6 mm long, 0.3 mm wide, and 0.3 mm high, or 0.6 mm long, 0.3 mm wide, and 0.110 mm high, or 1.0 mm long, 0.5 mm wide, and 0.5 mm high, or 1.0 mm long, 0.5 mm wide, and 0.1 mm high, or 1.6 mm long, 0.6 mm wide, and 0.8 mm high, or 3.2 mm long, 1.6 mm wide, and 1.6 mm high, or 4.5 mm long, 3.2 mm wide, and 2.5 mm high, but is not limited to these sizes.
  • the dielectric layer 11 has a main phase of a ceramic material having a perovskite structure represented by the general formula ABO 3.
  • the perovskite structure includes ABO 3- ⁇ , which is not a stoichiometric composition.
  • the ceramic material can be selected from at least one of BaTiO 3 (barium titanate), CaZrO 3 (calcium zirconate), CaTiO 3 (calcium titanate), SrTiO 3 (strontium titanate), MgTiO 3 (magnesium titanate), Ba 1-x-y Ca x Sr y Ti 1-z Zr z O 3 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ z ⁇ 1) that forms a perovskite structure, and the like.
  • Ba 1-x-y Ca x Sr y Ti 1-z Zr z O 3 is barium strontium titanate, barium calcium titanate, barium zirconate, barium zirconate titanate, calcium zirconate titanate and barium calcium zirconate titanate, barium calcium strontium zirconate titanate, etc.
  • the dielectric layer 11 may contain additives.
  • additives to the dielectric layer 11 include oxides of magnesium (Mg), manganese (Mn), molybdenum (Mo), vanadium (V), chromium (Cr), rare earth elements (yttrium (Y), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb), dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm), and ytterbium (Yb)), oxides containing cobalt (Co), nickel (Ni), lithium (Li), boron (B), sodium (Na), potassium (K), or silicon (Si), or glasses containing cobalt, nickel, lithium, boron, sodium, potassium, or silicon.
  • Mg magnesium
  • Mn manganese
  • Mo molybdenum
  • V vanadium
  • Cr chromium
  • rare earth elements yttrium (Y),
  • the internal electrode layer 12 is mainly composed of base metals such as nickel (Ni), copper (Cu), and tin (Sn).
  • the internal electrode layer 12 may also be mainly composed of precious metals such as platinum (Pt), palladium (Pd), silver (Ag), and gold (Au), or alloys containing these metals.
  • the region where the internal electrode layer 12 connected to the external electrode 20a and the internal electrode layer 12 connected to the external electrode 20b face each other is a region that generates capacitance in the multilayer ceramic capacitor 100. Therefore, this region that generates capacitance is referred to as the capacitance section 14.
  • the capacitance section 14 is a region where adjacent internal electrode layers 12 connected to different external electrodes face each other.
  • the region where the internal electrode layers 12 connected to the external electrodes 20a face each other without an internal electrode layer 12 connected to the external electrode 20b being interposed therebetween is called the end margin 15.
  • the region where the internal electrode layers 12 connected to the external electrodes 20b face each other without an internal electrode layer 12 connected to the external electrode 20a being interposed therebetween is also the end margin 15.
  • the end margin 15 is a region where the internal electrode layers 12 connected to the same external electrode face each other without an internal electrode layer 12 connected to a different external electrode being interposed therebetween.
  • the end margin 15 is a region that does not generate capacitance.
  • the end margin 15 may have the same composition as the dielectric layer 11 of the capacitance section 14, or may have a different composition.
  • the regions of the element body 10 extending from the two sides of the element body 10 to the internal electrode layers 12 are referred to as side margins 16.
  • the side margins 16 are regions that are provided to cover the ends of the multiple internal electrode layers 12 stacked in the above-mentioned laminated structure that extend to the two side faces.
  • the side margins 16 are also regions that do not generate capacitance.
  • the side margins 16 may have the same composition as the dielectric layer 11 of the capacitance section 14, or may have a different composition.
  • a plating layer is provided on the external electrode 20a, and a plating layer is also provided on the external electrode 20b.
  • the external electrodes 20a and 20b function as an underlayer.
  • the plating layer is mainly composed of a metal such as copper, nickel, aluminum, zinc, or tin, or an alloy of two or more of these metals.
  • the plating layer may be a plating layer of a single metal component, or may be a plurality of plating layers of different metal components.
  • the plating layer has a structure in which a first plating layer 21, a second plating layer 22, and a third plating layer 23 are formed in order from the underlayer side.
  • the first plating layer 21 is, for example, a copper plating layer.
  • the second plating layer 22 is, for example, a nickel plating layer.
  • the third plating layer 23 is, for example, a tin plating layer.
  • two layers of a nickel plating layer and a tin plating layer may be formed in order from the underlayer side.
  • plating liquid may seep into the gap between the element and the external electrode from the tip of the wraparound part of the external electrode, causing ceramic components to dissolve from the surface of the element. This can result in problems such as cracks becoming more likely to occur and reduced reliability.
  • conductive pastes that use metal resinates are generally expensive, which can lead to problems such as increased product costs.
  • the multilayer ceramic capacitor 100 has a configuration that can prevent the intrusion of plating liquid and prevent the occurrence of undeposited portions of the plating layer.
  • FIG. 5 is a cross-sectional view of the upper surface of the element body 10 near the interface between the external electrode 20a and the element body 10.
  • the external electrode 20a will be described below as an example, but the external electrode 20b also has a similar structure to the external electrode 20a.
  • the external electrode 20a is a sintered body mainly composed of a metal such as copper, and is attached by baking to the sintered element body 10.
  • the external electrode 20a contains glass in order to lower the baking temperature.
  • the glass is, for example, an oxide of barium, calcium, zinc, aluminum, silicon, magnesium, boron, or the like.
  • the glass contains at least silicon dioxide (SiO 2 ).
  • the crystal portion 40 is formed between the surface of the element body 10 and the external electrode 20a.
  • the crystal portion 40 is a crystal containing silicon and at least one of the elements contained in the main ceramic of the surface of the element body 10 to which the crystal portion 40 is in contact.
  • the crystal portion 40 when the crystal portion 40 is in contact with the upper or lower surface of the element body 10, the crystal portion 40 contains at least one of the elements contained in the main ceramic of the cover layer 13.
  • the cover layer 13 is mainly composed of barium titanate
  • the crystal portion 40 is preferably an oxide containing titanium, barium, and silicon.
  • the crystal portion 40 is in contact with the end face or side face of the element body 10
  • the crystal portion 40 contains at least one of the elements contained in the main ceramic of the dielectric layer 11.
  • the crystal portion 40 when the dielectric layer 11 is mainly composed of barium titanate, the crystal portion 40 is preferably an oxide containing titanium, barium, and silicon.
  • the crystal portion 40 is preferably formed in the entire area in which the external electrode 20a is
  • a glass portion 30 containing silicon dioxide is provided on the crystal portion 40 at the tip of the external electrode 20a.
  • the glass portion 30 may contain, for example, an oxide of barium, calcium, zinc, aluminum, silicon, magnesium, or boron.
  • the glass portion 30 may be the same as the glass component contained in the external electrode 20a.
  • the glass portion 30 is provided at the tip of the external electrode 20a on the external electrode 20b side of the external electrode 20a.
  • (area of the crystal portion 40/(area of the crystal portion 40+area of the glass portion 30)) ⁇ 100(%) is 30% or more and 74% or less.
  • the plating layer (first plating layer 21 in FIG. 5) is provided on the external electrode 20a and the glass part 30.
  • the glass portion 30 contains silicon dioxide, so it has high resistance to acidic plating liquid.
  • the crystal portion 40 contains silicon, so it has high resistance to acidic plating liquid.
  • a sufficient amount of crystal portion 40 is provided. This suppresses dissolution of the element 10 during the plating process and suppresses the intrusion of the plating liquid. As a result, it is possible to suppress the occurrence of cracks and a decrease in reliability. Also, since (area of crystal portion 40/(area of crystal portion 40+area of glass portion 30)) ⁇ 100(%) is 74% or less, it is possible to relatively reduce the ratio of crystal portion 40.
  • (area of crystal portion 40/(area of crystal portion 40+area of glass portion 30)) x 100 (%) is preferably 40% or more, and more preferably 60% or more.
  • (area of crystal portion 40/(area of crystal portion 40+area of glass portion 30)) x 100(%) is preferably 70% or less, and more preferably 65% or less.
  • the thickness of the glass portion 30 decreases with increasing distance from the tip of the external electrode 20a. This is because the interface between the element body 10 and the plating layer becomes non-parallel, which relieves stress from the element body 10 and suppresses peeling of the plating layer.
  • the tip of the external electrode 20a is located on the top surface of the element body 10, but this is not limited thereto.
  • the tip of the external electrode 20a may be located on the bottom surface of the element body 10, on an end surface of the element body 10, or on a side surface of the element body 10.
  • the external electrode 20a is located on the end surface of the element body 10, this refers to the case where the external electrode 20a is formed only on the end surface of the element body 10 and does not extend to the top, bottom, or side surfaces of the element body 10.
  • the thickness of the crystal portion 40 between the element body 10 and the external electrode 20a is approximately 100 nm or more and 1 ⁇ m or less.
  • the thickness of the glass portion 30 at the tip of the external electrode 20a is approximately 100 nm or more and 1 ⁇ m or less.
  • Figure 7 is a diagram illustrating the flow of the manufacturing method of the multilayer ceramic capacitor 100.
  • a dielectric material for forming the dielectric layer 11 is prepared.
  • the A-site elements and B-site elements contained in the dielectric layer 11 are usually contained in the dielectric layer 11 in the form of a sintered body of ABO3 particles.
  • BaTiO3 is a tetragonal compound having a perovskite structure and exhibits a high dielectric constant. This BaTiO3 can generally be obtained by reacting a titanium raw material such as titanium dioxide with a barium raw material such as barium carbonate to synthesize barium titanate.
  • additive compounds include oxides of magnesium (Mg), manganese (Mn), molybdenum (Mo), vanadium (V), chromium (Cr), rare earth elements (yttrium (Y), samarium (Sm), europium (Eu), gadolinium (Gd), terbium (Tb), dysprosium (Dy), holmium (Ho), erbium (Er), thulium (Tm) and ytterbium (Yb)), oxides containing cobalt (Co), nickel (Ni), lithium (Li), boron (B), sodium (Na), potassium (K) or silicon (Si), or glasses containing cobalt, nickel, lithium, boron, sodium, potassium or silicon.
  • Mg magnesium
  • Mn manganese
  • Mo molybdenum
  • V vanadium
  • Cr chromium
  • rare earth elements yttrium (Y), samarium (Sm)
  • Eu europium
  • Gd
  • a compound containing an additive compound is wet mixed with a ceramic raw material powder, and then dried and pulverized to prepare a ceramic material.
  • the ceramic material obtained as described above may be pulverized as necessary to adjust the particle size, or may be combined with a classification process to adjust the particle size. Through the above steps, a dielectric material is obtained.
  • a binder such as polyvinyl butyral (PVB) resin, an organic solvent such as ethanol or toluene, and a plasticizer are added to the obtained dielectric material and wet mixed.
  • the obtained slurry is used to coat a ceramic green sheet 52 on a substrate 51 by, for example, a die coater method or a doctor blade method, and then dried.
  • the substrate 51 is, for example, a polyethylene terephthalate (PET) film.
  • an internal electrode pattern 53 is formed on a ceramic green sheet 52.
  • a ceramic green sheet 52 on which the internal electrode patterns 53 are formed is taken as a lamination unit.
  • a metal paste of the main component metal of the internal electrode layer 12 is used for the internal electrode pattern 53.
  • the film formation method may be printing, sputtering, vapor deposition, or the like.
  • the lamination units are laminated as shown in Fig. 8(b).
  • a predetermined number of cover sheets 54 e.g., 2 to 10 layers
  • cover sheets 54 are laminated on the top and bottom of the laminate obtained by laminating the lamination units, and are thermocompression bonded, and cut to a predetermined chip size (e.g., 1.0 mm x 0.5 mm). In the example of Fig. 7(b), cutting is performed along the dotted lines.
  • the cover sheet 54 may be of the same composition as the ceramic green sheet 52, or may have different additives.
  • the material is fired in a reducing atmosphere with an oxygen partial pressure of 10 ⁇ 5 to 10 ⁇ 8 atm at 1100 to 1300° C. for 10 minutes to 2 hours. In this manner, the element 10 can be obtained.
  • a re-oxidation treatment may be performed at 600° C. to 1000° C. in a N 2 gas atmosphere.
  • a conductive paste that will become the external electrodes 20a, 20b is applied by a dipping method or the like to two end faces of the element body 10.
  • the conductive paste for the external electrodes contains the main component metal of the external electrodes 20a, 20b and also contains glass frit containing silicon dioxide.
  • the conductive paste for the external electrodes contains glass that contains 50 mol % or more of silicon dioxide and contains barium, calcium, and lithium.
  • the external electrodes 20a, 20b are formed by baking the external electrode paste at a temperature of 750° C. to 850° C.
  • the atmosphere may be a nitrogen-air-water vapor mixed atmosphere, or a nitrogen-hydrogen-water vapor mixed atmosphere.
  • a metal coating of copper, nickel, tin, or the like may be applied onto the external electrodes 20a, 20b by a plating process.
  • the conductive paste for the external electrodes contains 50 mol% or more of silicon dioxide and glass containing barium, calcium, and lithium, and the baking temperature of the external electrodes is set to 750°C or more and 850°C or less, so that the external electrodes 20a, 20b can be formed from the conductive paste for the external electrodes.
  • a crystal portion 40 can be formed between the element body 10 and the external electrodes 20a, 20b.
  • a glass portion 30 can be formed on the crystal portion 40 and at the tip of the external electrodes 20a, 20b.
  • a coating layer 60 containing silicon may be formed on the two end faces of the element body 10, and then a conductive paste for external electrodes may be applied onto the coating layer 60.
  • a configuration as shown in FIG. 9(b) is obtained.
  • the silicon contained in the coating layer 60 reacts with the main component ceramic of the element body 10 in the portion in contact with the coating layer 60, making it easier to form the crystal portion 40.
  • the coating layer 60 may be a coating agent containing silicon dioxide.
  • the coating agent is something like a paste.
  • the coating layer 60 may be a glass sheet containing silicon dioxide.
  • a multilayer ceramic capacitor has been described as an example of a ceramic electronic component, but the present invention is not limited to this.
  • the configuration of each of the above embodiments can also be applied to other multilayer ceramic electronic components, such as varistors and thermistors.
  • the multilayer ceramic capacitor according to the embodiment was fabricated and its characteristics were investigated.
  • Example 1 An organic solvent, an organic binder, a plasticizer, and a dispersant were added to the barium titanate powder and mixed to form a dielectric slurry. A coating device was used to coat the ceramic green sheets. Nickel paste was printed on the ceramic green sheets as an internal electrode pattern and dried, after which a specified number of sheets were stacked, pressed together, and cut to a specified size. The cut ceramic laminate was fired using nitrogen gas-based weak reduction firing to obtain an element body.
  • an external electrode paste containing copper powder, glass frit, and a binder was applied to the end faces of the element body.
  • the external electrode paste contained more than 50 mol% silicon dioxide, barium, calcium, and lithium. After drying the external electrode paste, it was baked at 750°C in a low-oxygen atmosphere. This was followed by nickel plating and tin plating.
  • Example 2 In Example 2, the baking treatment of the external electrode paste was carried out at 800° C. The other conditions were the same as in Example 1.
  • Example 3 In Example 3, the baking process of the external electrode paste was performed at 850° C. The other conditions were the same as in Example 1.
  • Comparative Example 1 In Comparative Example 1, the baking treatment of the external electrode paste was carried out at 700° C. The other conditions were the same as those in Example 1.
  • Comparative Example 2 In Comparative Example 2, the baking treatment of the external electrode paste was carried out at 900° C. The other conditions were the same as in Example 1.
  • Comparative Example 3 In Comparative Example 3, the baking treatment of the external electrode paste was carried out at 950° C. The other conditions were the same as in Example 1.
  • Comparative Example 4 In Comparative Example 4, the baking treatment of the external electrode paste was performed at 800° C. The glass content of the external electrode paste was set to 5 wt % or less. The other conditions were the same as those of Example 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

複数の誘電体層１１と複数の内部電極層１２と、を有する素体１０と、素体１０上に設けられ、複数の内部電極層１２の一部に接続される外部電極２０ａと、素体１０の表面と外部電極２０ａとの間に設けられ、ケイ素と、素体１０の表面の主成分セラミックに含まれる少なくともいずれかの元素と同じ元素と、を含む結晶部４０と、結晶部４０上であって、外部電極２０ａの先端に設けられ、二酸化ケイ素を含むガラス部３０と、外部電極２０ａおよびガラス部３０上に設けられるメッキ層と、を有し、前記先端から外部電極２０ａとは反対側の５μｍの範囲の断面において、（結晶部の面積／（結晶部の面積＋ガラス部の面積））×１００（％）は、３０％以上７４％以下である。　

Description

積層セラミック電子部品、およびその製造方法
　本発明は、積層セラミック電子部品、およびその製造方法に関する。
　積層セラミックコンデンサなどの積層セラミック電子部品は、通信、家電、自動車等の幅広い分野で使用されている。中でも自動車に搭載される部品は、高い信頼性が求められている。積層セラミック電子部品の製造工程には、外部電極上にメッキ層を形成するためのメッキ工程が含まれる。しかしながら、メッキ工程では、外部電極の回り込み部の先端から、セラミック素体と外部電極との間にメッキ液が侵入し、セラミック成分が溶出する。その結果、クラックが発生しやすくなり、信頼性が低下するという問題がある。
　そこで、耐メッキ性を向上させるために、外部電極に金属レジネートを有機バインダおよび有機溶剤に分散させた導電性ペーストを用いて形成した外部電極が提案されている（例えば、特許文献１参照）。また、外部電極の周縁端部で、セラミック素体との界面に、高い比率で結晶部を配置させて、メッキ液の侵入を抑制する技術が提案されている（例えば、特許文献１参照）。
国際公開第２０１４／０５７７５１号公報
　しかしながら、金属レジネートを用いた導電性ペーストは一般に高価で、製品のコストの増大を招くなどの問題がある。
　また、外部電極とセラミック素体との界面における結晶部比率を高くするためには、外部電極の焼き付け条件を高温にし、外部電極に含まれるガラスとセラミックとの反応性が高くする必要がある。しかしながら、高温で処理することで外部電極のガラスが外部電極表面に析出し、メッキ層の未析出部分ができ、歩留まりが低下するなどの問題がある。
　本発明は、上記課題に鑑みなされたものであり、メッキ液の侵入を抑制し、メッキ層の未析出部分の発生を抑制することができる積層セラミック電子部品、およびその製造方法を提供することを目的とする。
　本発明に係る積層セラミック電子部品は、複数の誘電体層と、前記複数の誘電体層を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層と、を有する素体と、前記素体上に設けられ、前記複数の内部電極層の一部に接続される外部電極と、前記素体の表面と前記外部電極との間に設けられ、ケイ素と、前記素体の表面の主成分セラミックに含まれる少なくともいずれかの元素と同じ元素と、を含む結晶部と、前記結晶部上であって、前記外部電極の先端に設けられ、二酸化ケイ素を含むガラス部と、前記外部電極および前記ガラス部上に設けられるメッキ層と、を有し、前記先端から前記外部電極とは反対側の５μｍの範囲の断面において、（前記結晶部の面積／（前記結晶部の面積＋前記ガラス部の面積））×１００（％）は、３０％以上７４％以下である。
　上記積層セラミック電子部品において、前記誘電体層は、チタン酸バリウムを含み、前記結晶部は、チタン、バリウム、およびケイ素を含んでいてもよい。
　上記積層セラミック電子部品において、前記メッキ層は、スズおよびニッケルの少なくともいずれかを含んでいてもよい。
　上記積層セラミック電子部品において、前記外部電極は、前記複数の内部電極が対向する第一方向に直交する第二方向の前記素体の面である端面に設けられ、前記素体の前記第一方向の面である主面に延伸し、前記結晶部および前記ガラス部は、前記主面上に設けられていてもよい。
　上記積層セラミック電子部品において、前記ガラス部は、前記外部電極の先端から離れるに従い厚みが小さくなっていてもよい。
　本発明に係る積層セラミック電子部品の製造方法は、複数の誘電体層と、前記複数の誘電体層を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層と、を有する素体を用意する工程と、前記素体上において前記複数の内部電極層の一部が露出する領域に、ケイ素を含む被覆層を形成する工程と、前記被覆層上に二酸化ケイ素を含むガラスを含む導電ペーストを塗布する工程と、前記導電ペーストを雰囲気温度７５０℃以上８５０℃以下で焼成することで、前記導電ペーストから外部電極を得る工程と、前記外部電極上にメッキ層を形成する工程と、を含む。
　上記製造方法において、前記被覆層を形成する工程は、前記素体の端面に、ケイ素を含むコート剤を塗布する工程を含んでいてもよい。
　上記製造方法において、前記被覆層を形成する工程は、前記素体の端面に、ガラスシートを張りつける工程を含んでいてもよい。
　本発明に係る積層セラミック電子部品の他の製造方法は、複数の誘電体層と、前記複数の誘電体層を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層と、を有する素体を用意する工程と、前記複数の内部電極層の一部に接続されるように、前記素体上に、二酸化ケイ素を５０ｍｏｌ％以上含み、バリウム、カルシウムおよびリチウムを含むガラスを含む導電ペーストを塗布する工程と、前記導電ペーストを雰囲気温度７５０℃以上８５０℃以下で焼成することで、前記導電ペーストから外部電極を形成し、前記素体と前記外部電極との間に、ケイ素と、前記複数の誘電体層に含まれる少なくともいずれかの元素と同じ元素と、を含む結晶部を形成し、前記結晶部上であって、前記外部電極の先端に設けられ、二酸化ケイ素を含むガラス部を形成し、前記先端から前記外部電極とは反対側の５μｍの範囲の断面において、（前記結晶部の面積／（前記結晶部の面積＋前記ガラス部の面積））×１００（％）を３０％以上７４％以下にする工程と、前記外部電極上にメッキ層を形成する工程と、を含む。
　本発明によれば、メッキ液の侵入を抑制し、メッキ層の未析出部分の発生を抑制することができる積層セラミック電子部品、およびその製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 図１のＡ－Ａ線断面図である。 図１のＢ－Ｂ線断面図である。 （ａ）および（ｂ）はメッキ層を例示する図である。 素体の上面における、外部電極と素体との界面付近の断面図である。 ガラス部の厚みを例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 （ａ）および（ｂ）は積層工程を例示する図である。 （ａ）および（ｂ）は被覆層を例示する図である。
　以下、図面を参照しつつ、実施形態について説明する。
　図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する素体１０と、素体１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、素体１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、素体１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。なお、以下において、素体１０の上面および下面のことを、主面と称することがある。
　なお、図１～図３において、Ｚ軸方向（第１方向）は、複数の内部電極層１２が互いに対向する第１方向であって、積層方向であり、素体１０の上面と下面とが対向する方向である。Ｘ軸方向（第２方向）は、素体１０の長さ方向であって、素体１０の２端面が対向する方向であり、外部電極２０ａと外部電極２０ｂとが対向する方向である。Ｙ軸方向（第３方向）は、内部電極層の幅方向であり、素体１０の４側面のうち２端面以外の２側面が対向する方向である。
　素体１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、金属を主成分とする内部電極層１２とが、交互に積層された構成を有する。言い換えると、素体１０は、互いに対向する複数の内部電極層１２と、複数の内部電極層１２の間に各々挟まれた誘電体層１１と、を備えている。各内部電極層１２が延伸される方向の端縁は、素体１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面において、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３は、誘電体層１１と組成が同じであっても、異なっていても構わない。
　積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．１１０ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．１ｍｍであり、または長さ１．６ｍｍ、幅０．６ｍｍ、高さ０．８ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。
　誘電体層１１は、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主相とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム），ＣａＺｒＯ３（ジルコン酸カルシウム），ＣａＴｉＯ３（チタン酸カルシウム），ＳｒＴｉＯ３（チタン酸ストロンチウム），ＭｇＴｉＯ３（チタン酸マグネシウム），ペロブスカイト構造を形成するＢａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等のうち少なくとも１つから選択して用いることができる。Ｂａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３は、チタン酸バリウムストロンチウム、チタン酸バリウムカルシウム、ジルコン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸カルシウムおよびチタン酸ジルコン酸バリウムカルシウム、チタン酸ジルコン酸バリウムカルシウムストロンチウムなどである。
　誘電体層１１には、添加物が添加されていてもよい。誘電体層１１への添加物として、マグネシウム(Ｍｇ）、マンガン(Ｍｎ）、モリブデン（Ｍｏ）、バナジウム(Ｖ）、クロム(Ｃｒ）、希土類元素(イットリウム(Ｙ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト(Ｃｏ）、ニッケル(Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。
　内部電極層１２は、ニッケル（Ｎｉ），銅（Ｃｕ），スズ（Ｓｎ）等の卑金属を主成分とする。内部電極層１２として、白金（Ｐｔ），パラジウム（Ｐｄ），銀（Ａｇ），金（Ａｕ）などの貴金属やこれらを含む合金を主成分として用いてもよい。
　図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において静電容量を生じる領域である。そこで、当該静電容量を生じる領域を、容量部１４と称する。すなわち、容量部１４は、異なる外部電極に接続された隣接する内部電極層１２同士が対向する領域である。
　外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン１５である。すなわち、エンドマージン１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン１５は、静電容量を生じない領域である。エンドマージン１５は、容量部１４の誘電体層１１と同じ組成であってもよく、異なる組成であってもよい。
　図３で例示するように、素体１０において、素体１０の２側面から内部電極層１２に至るまでの領域をサイドマージン１６と称する。すなわち、サイドマージン１６は、上記積層構造において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。サイドマージン１６も、静電容量を生じない領域である。サイドマージン１６は、容量部１４の誘電体層１１と同じ組成であってもよく、異なる組成であってもよい。
　図４（ａ）および図４（ｂ）で例示するように、外部電極２０ａ上にメッキ層が設けられており、外部電極２０ｂ上にもメッキ層が設けられている。メッキ工程時には、外部電極２０ａおよび外部電極２０ｂは、下地層として機能する。メッキ層は、銅、ニッケル、アルミニウム、亜鉛、スズなどの金属またはこれらの２以上の合金を主成分とする。メッキ層は、単一金属成分のメッキ層でもよく、互いに異なる金属成分の複数のメッキ層でもよい。例えば、メッキ層は、下地層側から順に、第１メッキ層２１、第２メッキ層２２および第３メッキ層２３が形成された構造を有する。第１メッキ層２１は、例えば、銅メッキ層である。第２メッキ層２２は、例えば、ニッケルメッキ層である。第３メッキ層２３は、例えば、スズメッキ層である。または、下地層側から順に、ニッケルメッキ層、スズメッキ層の２層が設けられていてもよい。
　メッキ工程では、外部電極の回り込み部の先端から、素体と外部電極との間にメッキ液が侵入し、素体表面からセラミック成分が溶出するおそれがある。その結果、クラックが発生しやすくなり、信頼性が低下するという問題がある。そこで、耐メッキ性を向上させるために、外部電極に金属レジネートを有機バインダおよび有機溶剤に分散させた導電性ペーストを用いて形成した外部電極が考えられる。しかしながら、金属レジネートを用いた導電性ペーストは一般に高価で、製品のコストの増大を招くなどの問題がある。
　次に、外部電極の周縁端部で、素体との界面に、結晶部を形成し、結晶部の面積とガラス部の面積との関係を示す結晶部面積比率の値が７５～９８％の範囲になるように高比率にすることが考えられる。これにより、メッキ液が外部電極の周縁端部と、素体との界面に浸入しにくくなると考えられる。しかしながら、外部電極と素体との界面における結晶部比率を高くするためには、外部電極の焼付条件を高温にし、外部電極に含まれるガラスとセラミックとの反応性を高くする必要がある。しかしながら、高温で処理することで外部電極のガラスが外部電極表面に析出し、メッキ層の未析出部分ができ、歩留まりが低下するなどの問題がある。
　そこで、本実施形態に係る積層セラミックコンデンサ１００は、メッキ液の侵入を抑制し、メッキ層の未析出部分の発生を抑制することができる構成を有している。
　図５は、素体１０の上面における、外部電極２０ａと素体１０との界面付近の断面図である。以下、一例として外部電極２０ａについて説明するが、外部電極２０ｂも、外部電極２０ａと同様の構造を有している。
　外部電極２０ａは、銅などの金属を主成分とする焼結体であって、焼成後の素体１０に対して焼き付けによって後付けされる。外部電極２０ａは、焼付温度を下げるために、ガラスを含んでいる。ガラスは、例えば、バリウム、カルシウム、亜鉛、アルミニウム、ケイ素、マグネシウム、またはホウ素などの酸化物である。ガラスは、少なくとも二酸化ケイ素（ＳｉＯ２）を含んでいる。
　素体１０の表面と外部電極２０ａとの間に、結晶部４０が形成されている。結晶部４０は、ケイ素と、結晶部４０が接する素体１０の表面の主成分セラミックに含まれる少なくともいずれかの元素と同じ元素を含んでいる結晶である。例えば、結晶部４０が素体１０の上面または下面に接している場合には、結晶部４０は、カバー層１３の主成分セラミックに含まれる少なくともいずれかの元素と同じ元素を含んでいる。この場合において、カバー層１３がチタン酸バリウムを主成分とする場合には、結晶部４０は、チタン、バリウム、およびケイ素を含む酸化物であることが好ましい。結晶部４０が素体１０の端面または側面に接している場合には、結晶部４０は、誘電体層１１の主成分セラミックに含まれる少なくともいずれかの元素と同じ元素を含んでいる。この場合において、誘電体層１１がチタン酸バリウムを主成分とする場合には、結晶部４０は、チタン、バリウム、およびケイ素を含む酸化物であることが好ましい。結晶部４０は、外部電極２０ａが形成されている領域全体に形成されていることが好ましい。
　また、結晶部４０の上であって、外部電極２０ａの先端に、二酸化ケイ素を含むガラス部３０が設けられている。ガラス部３０は、例えば、バリウム、カルシウム、亜鉛、アルミニウム、ケイ素、マグネシウム、またはホウ素などの酸化物を含んでいてもよい。ガラス部３０は、外部電極２０ａに含まれるガラス成分と同じであってもよい。図５の例では、外部電極２０ａの外部電極２０ｂ側の先端に、ガラス部３０が設けられている。外部電極２０ａの先端から、外部電極２０ａとは反対側の５μｍの範囲のＸＺ断面において、（結晶部４０の面積／（結晶部４０の面積＋ガラス部３０の面積））×１００（％）は、３０％以上７４％以下になっている。例えば、図５の領域αにおいて、（結晶部４０の面積／(結晶部４０の面積＋ガラス部３０の面積)）×１００（％）が、３０％以上７４％以下となっている。メッキ層（図５では第１メッキ層２１）は、外部電極２０ａおよびガラス部３０の上に設けられている。
　この構成においては、ガラス部３０が二酸化ケイ素を含むことから、酸性のメッキ液に対する耐性が高くなる。また、結晶部４０がケイ素を含むことから、酸性のメッキ液に対する耐性が高くなる。また、（結晶部４０の面積／(結晶部４０の面積＋ガラス部３０の面積)）×１００（％）が３０％となっていることで、十分な量の結晶部４０が設けられる。それにより、メッキ工程時における素体１０の溶出が抑制され、メッキ液の侵入を抑制することができる。その結果、クラックの発生や信頼性低下を抑制することができる。また、（結晶部４０の面積／(結晶部４０の面積＋ガラス部３０の面積)）×１００（％）が７４％以下となっていることで、結晶部４０の比率を比較的低くすることができる。それにより、外部電極２０ａを焼き付ける温度を低くすることができるため、外部電極２０ａのガラスが外部電極２０ａの表面に析出することが抑制され、メッキ層の未析出部分の発生が抑制される。その結果、歩留まり低下を抑制することができる。
　結晶部４０の量を十分にする観点から、（結晶部４０の面積／(結晶部４０の面積＋ガラス部３０の面積)）×１００（％）は、４０％以上であることが好ましく、６０％以上であることがより好ましい。
　外部電極２０ａの焼付温度を低くする観点から、（結晶部４０の面積／(結晶部４０の面積＋ガラス部３０の面積)）×１００（％）は、７０％以下であることが好ましく、６５％以下であることがより好ましい。
　図６で例示するように、ガラス部３０は、外部電極２０ａの先端から離れるに従い厚みが小さくなることが好ましい。これは、素体１０とメッキ層との界面が非平行となり、素体１０からの応力が緩和され、メッキ層の剥離が抑制されるからである。
　なお、図５では、外部電極２０ａの先端が素体１０の上面に位置していたが、それに限られない。外部電極２０ａの先端は、素体１０の下面に位置していてもよく、素体１０の端面に位置していてもよく、素体１０の側面に位置していてもよい。外部電極２０ａの選択が素体１０の端面に位置している場合とは、外部電極２０ａが素体１０の端面にだけ形成されており、素体１０の上面、下面、および側面にまでは延伸していない場合である。
　素体１０と外部電極２０ａとの間において、結晶部４０の厚みは、１００ｎｍ以上１μｍ以下程度である。外部電極２０ａの先端におけるガラス部３０の厚みは、１００ｎｍ以上１μｍ以下程度である。
　続いて、積層セラミックコンデンサ１００の製造方法について説明する。図７は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。
　（原料粉末作製工程）
　まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
　得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、マグネシウム(Ｍｇ）、マンガン(Ｍｎ）、モリブデン（Ｍｏ）、バナジウム(Ｖ）、クロム(Ｃｒ）、希土類元素(イットリウム(Ｙ）、サマリウム（Ｓｍ）、ユーロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ)、ツリウム（Ｔｍ）およびイッテルビウム（Ｙｂ）)の酸化物、または、コバルト(Ｃｏ）、ニッケル(Ｎｉ）、リチウム（Ｌｉ）、ホウ素（Ｂ）、ナトリウム（Ｎａ）、カリウム（Ｋ）もしくはケイ素（Ｓｉ）を含む酸化物、または、コバルト、ニッケル、リチウム、ホウ素、ナトリウム、カリウムもしくはケイ素を含むガラスが挙げられる。
　例えば、セラミック原料粉末に添加化合物を含む化合物を湿式混合し、乾燥および粉砕してセラミック材料を調製する。例えば、上記のようにして得られたセラミック材料について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。以上の工程により、誘電体材料が得られる。
（塗工工程）
　次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリを使用して、例えばダイコータ法やドクターブレード法により、基材５１上にセラミックグリーンシート５２を塗工して乾燥させる。基材５１は、例えば、ポリエチレンテレフタレート（ＰＥＴ）フィルムである。
（内部電極形成工程）
　次に、図８（ａ）で例示するように、セラミックグリーンシート５２上に、内部電極パターン５３を成膜する。図８（ａ）では、一例として、セラミックグリーンシート５２上に４層の内部電極パターン５３が所定の間隔を空けて成膜されている。内部電極パターン５３が成膜されたセラミックグリーンシート５２を、積層単位とする。内部電極パターン５３には、内部電極層１２の主成分金属の金属ペーストを用いる。成膜の手法は、印刷、スパッタ、蒸着などであってもよい。
（圧着工程）
　次に、セラミックグリーンシート５２を基材５１から剥がしつつ、図８（ｂ）で例示するように、積層単位を積層する。次に、積層単位が積層されることで得られた積層体の上下にカバーシート５４を所定数（例えば２～１０層）だけ積層して熱圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットする。図７（ｂ）の例では、点線に沿ってカットする。カバーシート５４は、セラミックグリーンシート５２と同じ成分であってもよく、添加物が異なっていてもよい。
（焼成工程）
　その後、酸素分圧１０－５～１０－８ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成する。このようにして、素体１０を得ることができる。
（再酸化処理工程）
　その後、Ｎ２ガス雰囲気中において６００℃～１０００℃で再酸化処理を行ってもよい。
（塗布工程）
　次に、素体１０の２端面に、外部電極２０ａ，２０ｂとなる導電ペーストをディップ法などで塗布する。外部電極用の導電ペーストは、外部電極２０ａ，２０ｂの主成分金属を含むとともに、二酸化ケイ素を含むガラスフリットを含む。具体的には、外部電極用の導電ペーストは、二酸化ケイ素を５０ｍｏｌ％以上含み、バリウム、カルシウムおよびリチウムを含むガラスを含む。
（外部電極形成工程）
　次に、７５０℃以上８５０℃以下の温度で外部電極ペーストを焼き付けることで、外部電極２０ａ，２０ｂを形成する。例えば、雰囲気は、窒素－Ａｉｒ－水蒸気混合雰囲気、窒素－水素－水蒸気混合雰囲気などであってもよい。
（メッキ処理工程）
　その後、メッキ処理工程により、外部電極２０ａ，２０ｂ上に、銅、ニッケル、スズ等の金属コーティングを行ってもよい。
　本実施形態に係る製造方法によれば、外部電極用の導電ペーストが二酸化ケイ素を５０ｍｏｌ％以上含み、バリウム、カルシウムおよびリチウムを含むガラスを含むとし、外部電極の焼付温度を７５０℃以上８５０℃以下にすることで、外部電極用の導電ペーストから外部電極２０ａ，２０ｂを形成することができる。また、素体１０と外部電極２０ａ，２０ｂとの間に結晶部４０を形成することができる。結晶部４０の上であって、外部電極２０ａ，２０ｂの先端に、ガラス部３０を形成することができる。また、ＸＺ断面において、外部電極２０ａ，２０ｂの先端から当該外部電極とは反対側の５μｍの範囲において、（結晶部４０の面積／（結晶部４０の面積＋ガラス部３０の面積））×１００（％）を３０％以上７４％以下にすることができる。それにより、メッキ工程時における素体１０の溶出が抑制され、メッキ液の侵入を抑制することができる。その結果、クラックの発生や信頼性低下を抑制することができる。また、外部電極２０ａのガラスが外部電極２０ａの表面に析出することが抑制され、メッキ層の未析出部分の発生が抑制される。
　なお、図９（ａ）で例示するように、素体１０の２端面にケイ素を含む被覆層６０を形成したうえで、被覆層６０上に外部電極用の導電ペーストを塗布してもよい。図９（ｂ）のような構成が得られる。この場合、被覆層６０に含まれるケイ素と、被覆層６０が接する部分の素体１０の主成分セラミックとが反応し、結晶部４０の形成が容易になる。被覆層６０は、二酸化ケイ素を含むコート剤であってもよい。コート剤とは、ペーストのようなものである。または、被覆層６０は、二酸化ケイ素を含むガラスシートであってもよい。
　なお、上記各実施形態は、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、上記各実施形態の構成は、バリスタやサーミスタなどの、他の積層セラミック電子部品に適用することもできる。
　以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
（実施例１）
　チタン酸バリウムの粉末に対して、有機溶剤、有機バインダ、可塑剤、および分散剤を添加混合し、誘電体スラリとした。塗工設備を使用し、セラミックグリーンシートを塗工した。セラミックグリーンシート上にニッケルペーストを内部電極パターンとして印刷して乾燥した後、所定の枚数だけ積層して圧着し、所定のサイズに切断した。切断後のセラミック積層体を窒素ガスベースの弱還元焼成で焼成し、素体を得た。
　その後、素体の端面に、銅粉末、ガラスフリット、およびバインダを含む外部電極ペーストを塗布した。外部電極ペーストに、５０ｍｏｌ％以上の二酸化ケイ素と、バリウム、カルシウムおよびリチウムを含ませた。外部電極ペーストを乾燥させた後、低酸素雰囲気で７５０℃にて焼付処理を行なった。その後に、ニッケルメッキ処理、およびスズメッキ処理を行った。
（実施例２）
　実施例２では、外部電極ペーストの焼付処理を８００℃で行なった。その他の条件は、実施例１と同じとした。
（実施例３）
　実施例３では、外部電極ペーストの焼付処理を８５０℃で行なった。その他の条件は、実施例１と同じとした。
（比較例１）
　比較例１では、外部電極ペーストの焼付処理を７００℃で行なった。その他の条件は、実施例１と同じとした。
（比較例２）
　比較例２では、外部電極ペーストの焼付処理を９００℃で行なった。その他の条件は、実施例１と同じとした。
（比較例３）
　比較例３では、外部電極ペーストの焼付処理を９５０℃で行なった。その他の条件は、実施例１と同じとした。
（比較例４）
　比較例４では、外部電極ペーストの焼付処理を８００℃で行なった。外部電極ペーストのガラス含有量を５ｗｔ％以下とした。その他の条件は、実施例１と同じとした。
　実施例１～３および比較例１～４のそれぞれについて、外部電極と素体の間に、ケイ素と、チタンと、バリウムとを含む結晶部が形成されているかを確認した。結晶部の組成は、ＴＥＭ－ＥＤＳ分析により確認した。実施例１～３および比較例１～４のいずれにおいても。結晶部が確認された。結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　次に、実施例１～３および比較例１～４のそれぞれについて、外部電極の先端におけるガラス部の有無を確認した。ＴＥＭ電子線回折により、結晶部とガラス部とを区別した。実施例１～３および比較例１～３のいずれにおいても、ガラス部が確認された。一方、比較例４では、ガラス部が確認されなかった。これは、ガラスの量が少なかったからであると考えられる。
　次に、実施例１～３および比較例１～４のそれぞれについて、ＸＺ断面における、外部電極の先端から当該外部電極とは反対側の５μｍの範囲において、（結晶部の面積／（結晶部の面積＋ガラス部の面積））×１００（％）を測定した。当該面積比率は、実施例１では３０％であり、実施例２では５３％であり、実施例３では７４％であり、比較例１では１２％であり、比較例２では８１％であり、比較例３では９３％であり、比較例４では４８％であった。
　次に、実施例１～３および比較例１～４のそれぞれについて、クラックの発生の有無を確認した。実施例１～３および比較例２，３ではクラックの発生が確認されなかった。これは、外部電極の先端において十分な量の結晶部が形成されたことで、メッキ工程時におけるメッキ液の侵入が抑制されたからであると考えられる。一方、比較例１では、クラックの発生が確認された。これは、結晶部の面積比率が小さく、十分な量の結晶部が形成されなかったからであると考えられる。比較例４でもクラックの発生が確認された。これは、外部電極の先端にガラス部が形成されず、メッキ液の侵入を抑制できなかったからであると考えられる。
　次に、実施例１～３および比較例１～４のそれぞれについて、メッキ層の未析出部分の発生の有無を確認した。実施例１～３および比較例１，４ではメッキ層の未析出部分は発生していなかった。これは、外部電極の焼き付け温度を８５０℃以下としたことで、外部電極表面のガラス成分の析出を抑制できたからであると考えられる。一方、比較例２，３では、メッキ層の未析出部分の発生が確認された。これは、焼付温度を高くしたからであると考えられる。
　以上の結果から、素体の表面と外部電極との間に結晶部を形成し、結晶部上であって、外部電極の先端にガラス部を形成し、ＸＺ断面における外部電極の先端から当該外部電極とは反対側の５μｍの範囲において、（結晶部の面積／（結晶部の面積＋ガラス部の面積））×１００（％）を３０％以上７４％以下とすることで、メッキ液の侵入を抑制し、メッキ層の未析出部分の発生を抑制することができることが確認された。
　以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
　１０　素体
　１１　誘電体層
　１２　内部電極層
　１３　カバー層
　１４　容量部
　１５　エンドマージン
　１６　サイドマージン
　２０ａ，２０ｂ　外部電極
　３０　ガラス部
　４０　結晶部
　５１　基材
　５２　セラミックグリーンシート
　５３　内部電極パターン
　１００　積層セラミックコンデンサ

Claims (9)

  1. 　複数の誘電体層と、前記複数の誘電体層を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層と、を有する素体と、
    　前記素体上に設けられ、前記複数の内部電極層の一部に接続される外部電極と、
    　前記素体の表面と前記外部電極との間に設けられ、ケイ素と、前記素体の表面の主成分セラミックに含まれる少なくともいずれかの元素と同じ元素と、を含む結晶部と、
    　前記結晶部上であって、前記外部電極の先端に設けられ、二酸化ケイ素を含むガラス部と、
    　前記外部電極および前記ガラス部上に設けられるメッキ層と、を有し、
    　前記先端から前記外部電極とは反対側の５μｍの範囲の断面において、（前記結晶部の面積／（前記結晶部の面積＋前記ガラス部の面積））×１００（％）は、３０％以上７４％以下である、積層セラミック電子部品。
  2. 　前記誘電体層は、チタン酸バリウムを含み、
    　前記結晶部は、チタン、バリウム、およびケイ素を含む、請求項１に記載の積層セラミック電子部品。
  3. 　前記メッキ層は、スズおよびニッケルの少なくともいずれかを含む、請求項１に記載の積層セラミック電子部品。
  4. 　前記外部電極は、前記複数の内部電極が対向する第一方向に直交する第二方向の前記素体の面である端面に設けられ、前記素体の前記第一方向の面である主面に延伸し、
    　前記結晶部および前記ガラス部は、前記主面上に設けられる、請求項１に記載の積層セラミック電子部品。
  5. 　前記ガラス部は、前記外部電極の先端から離れるに従い厚みが小さくなる、請求項１に記載の積層セラミック電子部品。
  6. 　複数の誘電体層と、前記複数の誘電体層を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層と、を有する素体を用意する工程と、
    　前記素体上において前記複数の内部電極層の一部が露出する領域に、ケイ素を含む被覆層を形成する工程と、
    　前記被覆層上に二酸化ケイ素を含むガラスを含む導電ペーストを塗布する工程と、
    　前記導電ペーストを雰囲気温度７５０℃以上８５０℃以下で焼成することで、前記導電ペーストから外部電極を得る工程と、
    　前記外部電極上にメッキ層を形成する工程と、を含む積層セラミック電子部品の製造方法。
  7. 　前記被覆層を形成する工程は、前記素体の端面に、ケイ素を含むコート剤を塗布する工程を含む、請求項６に記載の積層セラミック電子部品の製造方法。
  8. 　前記被覆層を形成する工程は、前記素体の端面に、ガラスシートを張りつける工程を含む、請求項６に記載の積層セラミック電子部品の製造方法。
  9. 　複数の誘電体層と、前記複数の誘電体層を介して積層され、互いに対向し、一端が露出するように設けられる複数の内部電極層と、を有する素体を用意する工程と、
    　前記複数の内部電極層の一部に接続されるように、前記素体上に、二酸化ケイ素を５０ｍｏｌ％以上含み、バリウム、カルシウムおよびリチウムを含むガラスを含む導電ペーストを塗布する工程と、
    　前記導電ペーストを雰囲気温度７５０℃以上８５０℃以下で焼成することで、前記導電ペーストから外部電極を形成し、前記素体と前記外部電極との間に、ケイ素と、前記複数の誘電体層に含まれる少なくともいずれかの元素と同じ元素と、を含む結晶部を形成し、前記結晶部上であって、前記外部電極の先端に設けられ、二酸化ケイ素を含むガラス部を形成し、前記先端から前記外部電極とは反対側の５μｍの範囲の断面において、（前記結晶部の面積／（前記結晶部の面積＋前記ガラス部の面積））×１００（％）を３０％以上７４％以下にする工程と、
    　前記外部電極上にメッキ層を形成する工程と、を含む積層セラミック電子部品の製造方法。
    　
PCT/JP2023/031315 2022-09-30 2023-08-29 積層セラミック電子部品、およびその製造方法 WO2024070426A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022158936 2022-09-30
JP2022-158936 2022-09-30

Publications (1)

Publication Number Publication Date
WO2024070426A1 true WO2024070426A1 (ja) 2024-04-04

Family

ID=90477124

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/031315 WO2024070426A1 (ja) 2022-09-30 2023-08-29 積層セラミック電子部品、およびその製造方法

Country Status (1)

Country Link
WO (1) WO2024070426A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283206A (ja) * 1992-03-30 1993-10-29 Taiyo Yuden Co Ltd チップ型サーミスタの製造方法
WO2014057751A1 (ja) * 2012-10-09 2014-04-17 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2022129225A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05283206A (ja) * 1992-03-30 1993-10-29 Taiyo Yuden Co Ltd チップ型サーミスタの製造方法
WO2014057751A1 (ja) * 2012-10-09 2014-04-17 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2022129225A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN109920644B (zh) 陶瓷电子器件及陶瓷电子器件的制造方法
CN109559892B (zh) 陶瓷电子器件和陶瓷电子器件的制造方法
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN110556248B (zh) 层叠陶瓷电容器
US11056283B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
JP2019201161A (ja) 積層セラミックコンデンサおよびその製造方法
TW202124332A (zh) 陶瓷電子零件及其製造方法
JP4097900B2 (ja) 電子部品の製造方法
US20200152381A1 (en) Ceramic electronic device and manufacturing method of the same
KR20230046990A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2022151231A (ja) セラミック電子部品およびその製造方法
KR20210045925A (ko) 세라믹 전자 부품 및 그 제조 방법
US20230245832A1 (en) Ceramic electronic device and manufacturing method of the same
WO2024070426A1 (ja) 積層セラミック電子部品、およびその製造方法
CN112811898A (zh) 陶瓷原料粉末、电介质生片及陶瓷原料粉末和陶瓷电子部件的制造方法
US11756733B2 (en) Ceramic electronic device
WO2024070485A1 (ja) セラミック電子部品およびその製造方法
WO2024101307A1 (ja) セラミック電子部品およびその製造方法
WO2024070416A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法
US20240194406A1 (en) Ceramic electronic component, taped package, circuit board, and method for manufacturing ceramic electronic component
US12080482B2 (en) Ceramic electronic device including a rare earth element solid-solved in barium titanate of dielectric layers
WO2024079966A1 (ja) 積層セラミック電子部品
JP7545200B2 (ja) セラミック電子部品およびその製造方法
WO2024070428A1 (ja) セラミック電子部品、およびセラミック電子部品の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23871667

Country of ref document: EP

Kind code of ref document: A1