CN103229260B - 叠层陶瓷电子元件及其制造方法 - Google Patents

Abstract

本发明提供一种难以产生分层或龟裂且能较高地维持静电电容之叠层陶瓷电容器。本发明之叠层陶瓷电容器(11)包含具有叠层的多个陶瓷层(13)及位于陶瓷层(13)间之内部电极(14、15)的叠层体(12)，在内部电极(14、15)中，形成有由陶瓷构成之多个柱状物(22、23)，该等多个柱状物(22、23)自陶瓷层(13)与内部电极(14、15)之界面(20、21)向内部电极(14、15)中突出，但并未贯通于内部电极(14、15)之厚度方向。

Description

叠层陶瓷电子元件及其制造方法

技术领域

本发明涉及一种叠层陶瓷电子元件及其制造方法，特别涉及叠层陶瓷电子元件所包含之内部电极之构造。

背景技术

作为叠层陶瓷电子元件之一例，存在有叠层陶瓷电容器。对于叠层陶瓷电容器而言，当将其用作表面安装元件之情形时，期望每单位体积之静电电容较大，即，可实现小型但大容量。为谋求小型化且大容量化，通常有效的是谋求陶瓷层及内部电极之各个的薄层化，并且谋求位于陶瓷层间之内部电极之多层化。

然而，因上述多层化会导致叠层陶瓷电容器之每单位体积中所占之内部电极之比率增大。其结果为，在陶瓷层部分与内部电极部分之间，烧制步骤中烧结收缩之温度存在差异，故影响较大，且此情形易产生分层。

另外，对构成陶瓷层部分之陶瓷与构成内部电极部分之金属而言，各自的热膨胀系数彼此不同。因此，经烧制步骤而获得的叠层陶瓷电容器中，存在因该热膨胀系数之差而产生的内部应力。该内部应力随着由上述多层化导致的内部电极的比率的增加而会进一步变大，因此，成为施加热应力(热冲击)时易产生龟裂的原因。

为了解决该课题，例如在日本专利特开2004-111698号公报(专利文献1)中，记载有使以柱状延伸之玻璃相呈不连续分布于内部电极的厚度方向。参照图7，更详细地说明该构成。图7为将成为叠层陶瓷电容器的元件本体的叠层体4的一部分放大表示的剖面图。

叠层体4具有包含层叠的多个陶瓷层2及位于陶瓷层2间之内部电极3的叠层构造。内部电极3主要由金属烧结体6构成，亦观察到少许空隙7，但于该内部电极3中，在其厚度方向上以柱状延伸之柱状玻璃相8呈片断分布。

柱状玻璃相8是在用以获得叠层体4的烧制过程中形成的。通过使成为内部电极3的导电性膏中含有玻璃之成分，而于烧制中途使玻璃物在内部电极3之内部及内部电极3与陶瓷层2之界面部分析出，且通过该析出之玻璃物的一部分而形成柱状玻璃相8。

如上所述析出的玻璃物能抑制内部电极3的收缩，减轻内部电极3与陶瓷层2之界面上的热应力，并且在该界面上，使内部电极3与陶瓷层2彼此易滑动。因此，可缓和成为分层原因的应力，且能难以产生分层或龟裂之类的构造缺陷。

然而，在专利文献1所记载之技术中，柱状玻璃相8是以贯通于内部电极3之厚度方向的方式而形成的，因此至少在存在柱状玻璃相8的部分，内部电极3产生中断的部分。其结果为，就叠层陶瓷电容器而言，亦会造成导致静电电容降低的与大容量化的要求相反的情况。

以上，已对叠层陶瓷电容器进行了说明，但相同的问题亦存在于叠层陶瓷电容器以外的叠层陶瓷电子元件中。

在先技术文献

专利文献

专利文献1：日本专利特开2004-111698号公报

发明内容

因此，本发明之目的在于，提供如下的叠层陶瓷电子元件及其制造方法：不会因内部电极的中断而引起性能降低，另外，在谋求陶瓷层及内部电极之薄层化且谋求多层化之情形时，亦不易产生分层或龟裂之类的构造缺陷。

解决问题之技术手段

本发明首先关于一种叠层陶瓷电子元件，其是包含具有层叠的多个陶瓷层及位于陶瓷层间之内部电极的叠层体。而且，为了解决上述技术课题，在内部电极中，形成有由陶瓷构成之多个柱状物。该等柱状物之特征在于：使基端位于陶瓷层与上述内部电极之界面上，且使顶端位于内部电极中，呈未贯通于内部电极之厚度方向之状态。

更详细而言，使内部电极露出于通过沿叠层方向研磨叠层体而获得之研磨剖面后，通过一面将焦点对准以化学蚀刻溶解去除内部电极后之状态下之研磨剖面上一面用电子显微镜观察的方法进行观察时，柱状物满足以下条件：

(1)柱状物之基端与陶瓷层接合，顶端是以基端与陶瓷层之接合点为基点而位于内部电极之厚度之20%以上且90%以下的范围内。

(2)在自基端至顶端之50%以上之部分，柱状物之宽度为0.8μm以下。

(3)在存在各内部电极的部分，柱状物之存在比率是每10μm的长度为1个以上。

本发明之叠层陶瓷电子元件中，在内部电极中，亦可进而形成贯通于该内部电极之由陶瓷构成之贯通体。该情形时，以上述观察方法进行观察可知，上述贯通体之占有面积相对于内部电极之占有面积之比率为3%以下，此在例如稳定地维持静电电容之性能之方面为较佳。

另外，较佳为柱状物之主成分及陶瓷层之主成分均为钛酸钡系化合物。

另外，较佳为内部电极之主成分为镍。

本发明亦关于一种叠层陶瓷电子元件之制造方法。上述叠层陶瓷电子元件例如可通过该制造方法而制造。

本发明之叠层陶瓷电子元件之制造方法之特征在于包含如下步骤：准备未烧制叠层体之步骤，该未烧制叠层体包含层叠的多个未烧制陶瓷层、及位于未烧制陶瓷层间之欲成为内部电极之导电性膏膜；及烧制步骤，其是用以使未烧制叠层体烧结；且，在构成上述导电性膏膜之导电性膏中含有陶瓷粉末，并且，上述烧制步骤之特征在于包含热处理之步骤，其是在使自室温至最高温度之平均升温速度为40℃/秒以上之温度分布下进行热处理。

在本发明之叠层陶瓷电子元件之制造方法中，较佳为导电性膏中含有之陶瓷粉末之平均粒径为0.2μm以下。再者，本说明书中，平均粒径是对粉末之SEM(scanning electron microscope，扫描型电子显微镜)观察像进行球形换算并取其粒径值之平均而得。

发明之效果

根据本发明之叠层陶瓷电子元件，在内部电极中分布有多个柱状物，因此与专利文献1中记载之技术之情形同样地，可缓和内部电极与陶瓷层间之热应力。另外，柱状物是如一面自陶瓷层与内部电极之界面延伸一面进入内部电极中的钉子(spike)般发挥作用，故而陶瓷层与内部电极之接合除通过界面之相互作用外，亦通过柱状物而得以强化。因此，可使叠层陶瓷电子元件之耐热冲击性提高。

因此，在叠层陶瓷电子元件中，难以产生分层或龟裂等构造缺陷。其结果为，可推进陶瓷层与内部电极之薄层化及内部电极之多层化，且可有利地谋求叠层陶瓷电子元件之小型化及高性能化。特别就叠层陶瓷电容器而言，可有利地谋求其小型化且大容量化。

另外，根据本发明之叠层陶瓷电子元件之制造方法，在用于内部电极之导电性膏中添加有陶瓷粉末，故而可使内部电极与陶瓷层之烧结开始温度接近。此亦有助于烧制后难以产生分层或龟裂等之构造缺陷。

作为本发明之特征性构成之柱状物，尤其是并未贯通于内部电极之厚度方向受到关注。因此，内部电极于存在柱状物之部分相对较薄，但并未中断而是连续的。因此，可将因柱状物之形成而导致之叠层陶瓷电子元件之性能的降低限制于最小限度，尤其是就叠层陶瓷电容器而言，可避免因柱状物之形成而导致之静电电容的降低。

附图说明

图1是表示作为本发明之一实施形态中之叠层陶瓷电子元件之一例之叠层陶瓷电容器的剖面图。

图2是将图1所示之叠层陶瓷电容器之内部电极放大而示意性表示之剖面图。

图3是用以说明作为本发明之特征的柱状物之定义的剖面图。

图4是表示对实验例中制作之试料1之叠层陶瓷电容器之剖面进行拍摄所得之SEM观察像的图。

图5是表示对实验例中制作之试料4之叠层陶瓷电容器之剖面进行拍摄所得之SEM观察像的图。

图6是表示对实验例中制作之试料6之叠层陶瓷电容器之剖面进行拍摄所得之SEM观察像的图。

图7是将专利文献1中揭示之叠层陶瓷电容器之内部电极放大而示意性表示之剖面图。

符号说明

11叠层陶瓷电容器

12、31叠层体

13、33、34陶瓷层

14、15内部电极

20、21、39界面

22、23、36柱状物

32研磨剖面

35内部电极痕迹

37基端

38顶端

具体实施方式

参照图1，对作为应用本发明之叠层陶瓷电子元件之一例之叠层陶瓷电容器11的构造进行说明。

叠层陶瓷电容器11包含作为元件本体的叠层体12。叠层体12包含层叠的多个陶瓷层13、以及位于陶瓷层13间的多个内部电极14及15。内部电极14与内部电极15交替配置于叠层方向上。在叠层体12的一端面16及另一端面17上，分别露出多个内部电极14及15的各端部，且以将该内部电极14的各端部及内部电极15的各端部分别彼此电性连接的方式形成外部电极18及19。

将上述内部电极14及15放大而示意性表示于图2中。如图2所示，在内部电极14中，形成有自陶瓷层13与内部电极14之界面20向内部电极14中突出的由陶瓷构成的多个柱状物22。同样地，在内部电极15中，形成有自陶瓷层13与内部电极15之界面21向内部电极15中突出的由陶瓷构成的多个柱状物23。该柱状物22及23分别以并未贯通内部电极14及15之厚度方向的状态而沿内部电极14及15的主面方向分布。再者，关于柱状物22及23之定义，将参照图3在下文中进行描述。

在制造上述叠层陶瓷电容器11时，首先，准备欲成为陶瓷层13的陶瓷生片（ceramic green sheet），在陶瓷生片上，通过印刷而形成将成为内部电极14及15的导电性膏膜。其次，通过将多个陶瓷生片叠层而制作欲成为叠层体12的未烧制叠层体，该未烧制叠层体包含多个未烧制陶瓷层、及位于未烧制陶瓷层间的导电性膏膜。

其次，实施用以使未烧制叠层体烧结之烧制步骤。其次，在经烧结的叠层体12的端面16及17上分别形成外部电极18及19，从而完成叠层陶瓷电容器11。

为了可有效且确实地形成上述柱状物22及23，第一，使为了形成欲成为内部电极14及15的导电性膏膜而使用的导电性膏中含有陶瓷粉末。较佳为该陶瓷粉末与构成陶瓷层13之陶瓷之组成相同或近乎相同，例如，当陶瓷层13之主成分为钛酸钡系化合物时，陶瓷粉末之主成分亦为钛酸钡系化合物。

第二，在上述烧制步骤中，实施应用有使自室温至最高温度之平均升温速度为40℃/秒以上之温度分布的热处理步骤。较佳为，上述温度分布为100℃/秒以上。通过上述条件下之烧制步骤，而使构成导电性膏中所含之陶瓷粉末之陶瓷向陶瓷层13与内部电极14及15之各自之界面20及21附近移动，从而制作出上述柱状物22及23。该情形时，为了更有效地生成柱状物22及23，陶瓷粉末之平均粒径较佳为0.2μm以下。

因通过上述结构而生成柱状物22及23，故而柱状物22及23之组成是与导电性膏中所含之陶瓷粉末之组成实质上为相同。因此，如上所述，当陶瓷层13之主成分为钛酸钡系化合物，且陶瓷粉末之主成分为钛酸钡系化合物时，柱状物22及23之主成分亦为钛酸钡系化合物。

若应用如上所述之使自室温至最高温度之平均升温速度为40℃/秒以上之温度分布，在陶瓷层13之部分产生较大的二次相（secondary phase）之情形受到极大抑制，其强化陶瓷层13与内部电极14及15之各自之界面，在抑制龟裂方面较为有效。与之相反，假设在将柱状物22及23作为已产生之较大二次相的一部分而形成的情形时，陶瓷层13与内部电极14及15的各自之界面未得到强化，从而无法过于期待龟裂抑制效果。

再者，由下述实验例可知，在烧制步骤中的热处理步骤中，若应用使自室温至最高温度之平均升温速度为小于40℃/秒的较慢之温度分布，则虽会形成柱状物，但所形成之柱状物多成为贯通于内部电极14或15之厚度方向的状态。

另一方面，由下述实验例可知，在导电性膏中未添加陶瓷粉末之情形时，无论热处理步骤中之升温速度如何，均难以形成柱状物。

在烧制步骤中，较佳为在上述热处理步骤之前，对未烧制叠层体进行脱脂处理。

当内部电极14及15包含Ni之类的贱金属作为导电成分时，热处理步骤亦可于供给有相对于贱金属之平衡氧分压而为氧化侧的环境气体的环境中实施。

另外，在热处理步骤中，当到达上述最高温度后，较佳为立即冷却而并不保持该温度。

成为本发明之特征的柱状物应与仅仅突起加以区别。参照图3可了解柱状物之定义。图3中，图示有通过沿叠层方向研磨叠层体31而获得之研磨剖面32。在研磨剖面32上，位于陶瓷层33及34间之内部电极与陶瓷层33及34一并露出，但内部电极成为通过化学蚀刻而被溶解去除的状态，内部电极痕迹35（internal electrode track）如图3所示。

图3中，图示有1个柱状物36，该柱状物36是通过如上所述的一面将焦点对准研磨剖面32一面用电子显微镜进行观察的观察方法而观察到的。再者，柱状物即便存在于较研磨剖面32更深之处而非研磨剖面32上，只要其是可用电子显微镜观察到，则亦将其作为柱状物或柱状物的候补而计数。

图示的柱状物31中，基端37位于陶瓷层33与内部电极(图3中，内部电极痕迹35)之界面39上，且顶端38位于内部电极(内部电极痕迹35)中。即，柱状物31中，首先将基端37与陶瓷层33接合。另一方面，顶端38是以基端37与陶瓷层33之接合点为基点而位于内部电极(内部电极痕迹35)之厚度的20%以上且90%以下之范围内。上述条件成为形成柱状物之第1必要条件。

其次，就柱状物31之宽度W而言，在自基端37至顶端38之50%以上的部分为0.8μm以下。此成为形成柱状物之第2必要条件。再者，柱状物31之宽度W如图3所示，设为在与柱状物31之中心轴线正交之方向上所测定出之尺寸。自稳定地维持取得静电电容之观点而言，柱状物31之宽度W宜较小，更佳为例如500nm以下。

进而，就柱状物31之存在比率而言，需是在各内部电极存在的部分(内部电极痕迹35)每10μm长度为1个以上。

再者，虽未图示，但于内部电极中，亦可进而形成贯通该内部电极之由陶瓷构成之贯通体。该情形时，在以上述观察方法进行观察时，贯通体之占有面积相对于内部电极之占有面积之比率为3%以下，此在稳定地维持取得静电电容之方面为较佳。

如上所述，当本发明是关于图1所示之叠层陶瓷电容器11时，陶瓷层13由介电陶瓷构成。然而，本发明之应用并不限于叠层陶瓷电容器，亦可为除此之外的电感器、热敏电阻器、压电元件等。因此，根据叠层陶瓷电子元件之功能，除介电陶瓷外，陶瓷层亦可由磁性陶瓷、半导体陶瓷、压电体陶瓷等构成。

另外，图1所示之叠层陶瓷电容器11是包含2个外部端子18及19的2端子型，但对于多端子型的叠层陶瓷电子元件，亦可应用本发明。

以下，对于为了确认本发明之效果而实施之实验例进行说明。

(A)陶瓷原料粉末之制作

准备BaCO3粉末与TiO2粉末，以Ba/Ti重量比为1.001之方式称量粉末，其次，利用使用有ZrO2球之研磨机进行湿式混合粉碎处理。干燥后，加热至900℃以上之温度，制作平均粒径为0.20μm之BaTiO3粉末。

对该BaTiO3粉末100莫耳份，分别以粉末之形式而添加0.6莫耳份之Dy2O3、1.2莫耳份之MgCO3、0.2莫耳份之MnCO3、及1.0莫耳份之BaCO3，进而添加以SiO2换算为0.7莫耳份之SiO2溶胶，其次，利用使用有ZrO2球之球磨机进行混合粉碎处理，制作陶瓷原料粉末。

(B)内部电极用导电性膏之制作

关于表1所示之试料1～3及6中之内部电极用导电性膏，以如下方式进行制作。

向「(A)陶瓷原料粉末之制作」步骤之中途所制作之平均粒径为0.2μm之BaTiO3粉末中添加松油醇而形成混合物，对该混合物通过使用有ZrO2球之球磨机进行分散混合处理，获得陶瓷浆料。

其次，准备平均粒径为0.25μm之Ni粉末，将Ni粉末与上述陶瓷浆料混合，以使陶瓷浆料中之BaTiO3相对于Ni粉末100重量份成为10重量份，进而，将有机媒剂（organic vehicle）(乙基纤维素/松油醇=1/9(重量比))(ethyl cellulose/terpineol=1/9(ratio by weight))与松油醇混合，并使用三辊研磨机对其等进行分散混合处理，由此制作表1所示之「向内部电极添加陶瓷」为「有」之试料1～3及6中之内部电极用导电性膏。

另一方面，关于表1所示之「向内部电极添加陶瓷」为「无」之试料4及5中之内部电极用导电性膏，是通过将平均粒径为0.25μm之Ni粉末、有机媒剂(乙基纤维素/松油醇=1/9(重量比))、及松油醇混合，并使用三辊研磨机对其等进行分散混合处理而制作。

(C)叠层陶瓷电容器之制作

向在「(A)陶瓷原料粉末之制作」步骤中所制作之陶瓷原料粉末中添加聚缩丁醛系黏合剂与增塑剂（polybutyral-based binder and plasticizer），进而添加甲苯与乙醇（toluene ethyl alcohol），并利用使用有ZrO2球之球磨机对其等进行分散混合处理由此浆料化，将所得之浆料通过凹版印刷涂布机而成形为薄片状，获得生片。

其次，在上述生片上，网版印刷「(B)导电性膏之制作」步骤中所制作之内部电极用导电性膏，从而形成成为内部电极之导电性膏膜。其后，将形成有导电性膏膜之生片，以使导电性膏膜之引出之侧彼此不同之方式叠层350片，进而以将其夹入的方式将未形成导电性膏膜的外层部用生片仅堆积特定片数，因此制作叠层体块。以通过烧结而致密化后之平面尺寸为2.0mm×1.25mm之方式将该叠层体块切开，从而获得多个未烧制叠层体。

将以此方式获得之未烧制叠层体于N2气流中以280℃之温度进行热处理，燃烧并去除黏合剂（binder）。对于试料1～4，继而在N2-H2-H2O气流中燃烧去除黏合剂，直至以碳换算而成为1000ppm以下为止。

其后，对于试料1～4，在N2中，以表1之「升温速度」之栏所示之平均升温速度而升温至最高温度即1220℃为止，并立即进入冷却步骤而并不以该温度保持。对于试料5及6，在N2-H2-H2O气流中，如表1之「升温速度」之栏所示，以10℃/分之平均升温速度升温至1220℃为止，并以此时之氧分压为10-9.6MPa之条件保持1小时，其后，进入冷却步骤。

对以此方式获得之烧结后之叠层体，在引出有内部电极之端面部形成外部电极。更详细而言，涂布以铜为主成分之导电性膏，以800℃进行烧接，藉此形成基底层，并于其上通过湿式电镀而形成镀Ni膜及镀Sn膜。

以上述方式而获得各试料之叠层陶瓷电容器。所获得之叠层陶瓷电容器之内部电极间之陶瓷层之厚度约为2μm。

(D)评价

(1)内部电极中之柱状物之形成状态

通过树脂固化研磨而使叠层陶瓷电容器之叠层体剖面露出，通过化学蚀刻而溶出并去除剖面表层之内部电极，并利用扫描型电子显微镜(SEM)观察柱状物之形成状态。在观察时，如上所述，通过蚀刻而去除内部电极之原因在于，若研磨剖面上存在内部电极，则仅可观察到位于研磨剖面上之柱状物，而难以观察到遍及陶瓷层与内部电极之整个界面上的柱状物之形成状态。

表1之「内部电极中之柱形成状态」之栏中显示有观察结果。「非贯通」是表示以未贯通于内部电极之厚度方向的状态而形成柱状物，「贯通」是表示以贯通于内部电极之厚度方向的状态而形成柱状物(贯通体)，「非形成」是表示未形成柱状物。

另外，作为代表例，将试料1、试料4及试料6之SEM观察像分别示于图4、图5及图6中。

(2)分层/龟裂产生率（Incidence of Delamination/Cracking）

通过金属显微镜观察来观察叠层陶瓷电容器之外观，评估有无产生龟裂。进而，通过树脂固化研磨而使叠层陶瓷电容器之叠层体之剖面露出，评估有无产生分层及/或龟裂。

对100个试料进行上述评估，求出产生分层及/或龟裂之试料数之比率。将其结果示于表1之「烧制后之分层、龟裂产生率」之栏中。

(3)静电电容

使用LCR(电感、电容、电阻)仪，在120Hz、0.5Vrms之条件下测定各试料之叠层陶瓷电容器之静电电容。表1之「静电电容」之栏中，显示100个叠层陶瓷电容器之平均值。

(4)热冲击试验

实施将各试料之叠层陶瓷电容器浸渍于温度为325℃之焊锡槽中2秒钟之热冲击试验，且通过金属显微镜观察来评估有无产生龟裂。对100个试料进行该评估，求出产生龟裂之试料数之比率。将其结果示于表1之「热冲击试验之龟裂产生率」之「1次试验」之栏中。

另外，其间一面进入10分钟冷却之步骤，一面反复进行5次上述热冲击试验后，同样地，通过金属显微镜观察而评估有无产生龟裂，求出100个试料中之龟裂产生试料数之比率。将其结果示于表1之「热冲击试验之龟裂产生率」之「连续5次试验」之栏中。

[表1]

根据使用添加有陶瓷粉末之内部电极用导电性膏并且以40℃/秒以上之升温速度烧制而成之试料1～3，由表1及图4可知，以未贯通于内部电极之厚度方向之状态形成有柱状物，且未产生烧制后之分层及/或龟裂，取得了较高静电电容。另外，亦未产生因热冲击试验而导致之龟裂。

相对于该等试料，在以40℃/秒以上之升温速度进行烧制但使用未添加陶瓷粉末之内部电极用导电性膏之试料4中，如表1及图5所示，取得了较高静电电容，但内部电极中并未形成柱状物。另外，在「连续5次试验」中产生因热冲击试验而导致之龟裂。

另外，在以小于40℃/秒之升温速度进行烧制且使用未添加陶瓷粉末之内部电极用导电性膏之试料5中，如表1所示，取得了较高静电电容，但内部电极中并未形成柱状物，在较多试料中产生烧制后之分层及/或龟裂，另外，在「1次试验」中于100%之试料中便已产生因热冲击试验而导致之龟裂。

在使用添加有陶瓷粉末之内部电极用导电性膏但以小于40℃/秒之升温速度进行烧制之试料6中，如表1及图6所示，内部电极中形成有柱状物，其是在厚度方向上贯通于内部电极之贯通体。因此，并未产生烧制后之分层及/或龟裂，亦未产生因热冲击试验而导致之龟裂，但静电电容变低。

Claims (7)

1.一种叠层陶瓷电子元件，其包含叠层体，该叠层体具有层叠的多个陶瓷层及位于上述陶瓷层间的内部电极，

在上述内部电极中，形成有由陶瓷构成的多个柱状物，柱状物的基端位于上述陶瓷层与上述内部电极的界面，且其顶端位于上述内部电极中，

使上述内部电极从通过沿叠层方向研磨上述叠层体而获得的研磨剖面露出后，通过一面将焦点对准以化学蚀刻溶解并去除上述内部电极后的状态下的上述研磨剖面、一面使用电子显微镜进行观察的观察方法进行观察时，

(1)上述柱状物的上述基端与上述陶瓷层接合，以上述基端与上述陶瓷层的接合点为基点时，上述顶端位于上述内部电极之厚度的20％以上且90％以下的范围内，

(2)在自上述基端至上述顶端的50％以上的部分，上述柱状物的宽度为0.8μm以下，

(3)在存在有各上述内部电极的部分，上述柱状物的存在比率是每10μm长度中为1个以上。

2.如权利要求1所述的叠层陶瓷电子元件，其中在上述内部电极中，进而形成有贯通该内部电极的由陶瓷构成的贯通体，当以上述观察方法进行观察时，上述贯通体的占有面积与上述内部电极的占有面积之比率为3％以下。

3.如权利要求1或2所述的叠层陶瓷电子元件，其中上述柱状物的主成分及上述陶瓷层的主成分均为钛酸钡系化合物。

4.如权利要求1或2所述的叠层陶瓷电子元件，其中上述内部电极的主成分为镍。

5.如权利要求3所述的叠层陶瓷电子元件，其中上述内部电极的主成分为镍。

6.一种叠层陶瓷电子元件的制造方法，其包含如下步骤：

准备未烧制叠层体的步骤，该未烧制叠层体包含层叠的多个未烧制陶瓷层、和位于上述未烧制陶瓷层间的将成为内部电极的导电性膏膜；和

烧制步骤，其用以使上述未烧制叠层体烧结，

在构成上述导电性膏膜的导电性膏中含有陶瓷粉末，

上述烧制步骤包含热处理的步骤，该热处理步骤中使自室温至最高温度的平均升温速度为40℃/秒以上的温度分布下进行热处理，

在上述热处理步骤之后，立即进行冷却处理。

7.如权利要求6的叠层陶瓷电子元件的制造方法，其中上述导电性膏中含有的上述陶瓷粉末的平均粒径为0.2μm以下。