KR100613583B1

KR100613583B1 - 적층 세라믹 캐패시터

Info

Publication number: KR100613583B1
Application number: KR1020040016963A
Authority: KR
Inventors: 하토리고지
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2003-03-12
Filing date: 2004-03-12
Publication date: 2006-08-17
Also published as: US20040179326A1; TW200425184A; KR20040081386A; CN100452256C; JP2004273975A; CN1530976A; TWI236687B; US6906906B2; JP4200792B2

Abstract

층간박리나 균열 등의 구조결함이 생기지 않고, 신뢰성이 높은 박층, 다층화된 대용량의 적층 세라믹 캐패시터를 실현한다.

유전체 세라믹층(1)의 두께가 0.5μm이상, 1.5μm미만이며, 내부도체(2)의 두께가, 0.1μm이상, 0.4μm이하이며, 내부도체(2)의 도체 피복율이 내부도체(2)가 형성되어야 할 도체형성 영역에 대하여, 면적비에서 60%이상, 90%이하이며, 유전체 세라믹층(1)에 함유된 특정첨가성분(8)(Si을 함유한 소결조제 성분)이 도체형성 영역에 형성된 공극 7에 편석되어 있다.편석(segregation)되어 있다.

세라믹 캐패시터, 세라믹 소결체, 적층 세라믹 캐패시터

Description

적층 세라믹 캐패시터 {MONOLITHIC CERAMIC CAPACITOR}

도 1은 본 발명에 관련한 적층 세라믹 캐패시터의 제1의 실시형태를 나타내는 단면도이다.

도 2는 도 1의 요점부 확대도이다.

도 3은 도체 피복율이 90%을 초과한 때문에 유전체층 중에 편석층이 형성된 상태를 나타내는 도이다.

<부호에 주요부분에 대한 간단한 설명>

1: 유전체층

2a∼2l: 내부도체

3: 세라믹 소결체

4a, 4b: 외부도체

7: 공극

8: 소결조제 성분

본 발명은, 적층 세라믹 캐패시터에 관하며, 보다 상세하게는 내부도체와 내부도체의 사이에 세라믹 그린시트(이하, “세라믹 그린시트")가 개장(介裝)되어, 다층 박층화가 실시된 적층 세라믹 캐패시터에 관한다.

최근 각종 전자기기의 분야에서는, 세라믹 소결체에 내부를 내장시킨 적층 세라믹 캐패시터(ceramic capacitor)가 많이 사용되고 있다.

이 종류의 적층 세라믹 캐패시터에서는 내부도체와 내부도체의 사이에 유전체 세라믹층 (이하, “유전체층”이라 함)이 개장 되어 있지만, 소형화·대용량화나 저가격화의 요청에 의해 최근에는 유전체층의 두께가 1μm정도까지 박층(薄層)화된 것이 개발되고 있다.

유전체층이 박층화되면, 유전체층의 두께 방향에서의 세라믹 입자의 입자수가 적어지는 한편, 유전체층에 인가되는 전계가 높아지므로 신뢰성이 저하하는 우려가 있다. 이 때문에 세라믹 입자의 평균 입자경를 작게 함으로써 신뢰성을 향상시켜, 이것으로 유전체층의 두께가 1μm정도까지 박층화된 티타늄(titanium)산 바륨(Barium)계 유전체 재료가 개발되고 있다.

또한 내부도체를 형성하는 도전성 재료에 대해서도 Ag이나 Pd 등의 귀금속 재료로 대체하여 Cu나 Ni등의 비(卑)금속 재료를 사용하는 것으로 가격의 저감을 가능케 한 적층 세라믹 캐패시터가 개발되고 있다.

그러나, 적층 세라믹 캐패시터의 대용량화를 꾀하기 위해서는, 유전체층의 적층수를 증가시키거나, 유전체층의 두께를 얇게 하면 좋다고 생각되나, 내부도체를 통상의 스크린(screen) 인쇄법으로 형성한 경우는, 내부도체의 박막화에 한계가 있으며, 적층체에 찌그러짐이 생기기 쉬워진다.

즉 유전체층의 적층수를 증가시켰을 경우, 내부도체가 형성되어 있는 부분은 내부도체가 형성되지 않고 있는 부분에 비해, 내부도체의 막 두께만큼 두꺼워지므로, 적층체에 찌그러짐이 생기기 쉬워진다. 따라서 내부도체의 막 두께는 최대한 얇게 할 필요가 있다.

그러나 상기 도전성 페이스트(paste)는 도전성 분말, 유기결합제 및 유기용매와의 혼합물인 때문에, 소성 전의 내부도체의 막 두께는 도전성 재료만의 두께에 비해서 2∼3배로 두꺼워진다.

이와 같이 내부도체를 스크린 인쇄법으로 형성한 경우는 내부도체의 막 두께를 박막화하기에는 한계가 있으므로, 내부도체의 막 두께에 기인한 적층체의 찌그러짐을 완화하는 것이 곤란해지며, 그 결과 탈바인더 과정이나 소성 과정에서 박리나 균열과 같은 구조결함이 발생할 우려가 생긴다.

그래서 종래부터 진공 증착법이나 스패터링(sputtering)법과 같은 박막형성법에 의해 필름상에 금속막을 형성한 후, 이 금속막을 세라믹 시트에 전사해, 이것으로 세라믹 시트상에 박층으로 치밀한 내부도체를 형성하는 기술이 제안되고 있다 (특허문헌 1 및 2).

이 특허문헌 1 및 2에서는, 내부도체가 박 형상의 금속막만으로 형성되어 있으므로, 내부도체의 막 두께는 금속성분만의 막 두께와 거의 동일해지며, 내부도체의 막 두께에 기인하는 적층체의 찌그러짐을 대폭 완화할 수 있다.

(특허문헌 1) 일본국 특허 공개공보 64-42809호

(특허문헌 2) 일본국 특허 공개공보 8-124787호

그러나 상기 특허문헌 1 및 2와 같이 박막 형성법으로 형성된 금속막을 사용해 내부도체를 형성했을 경우, 금속막을 구성하는 도전성 재료는, 매우 미세한 결정의 집합체이며, 1200도 이상의 소성 온도로 소결을 행하면, 금속의 소결이 과도에 진행되어서 내부도체가 옥화(玉化)하고, 이 때문에 본래 내부도체가 형성되어야 할 도체형성 영역에 균열이 생겨 도체형성 영역에 대한 내부도체의 도체 피복율이 저하한다.

따라서 내부도체를 금속막에서 형성할 경우라도 금속막의 막 두께를 어느 정도 두껍게 할 필요가 생기나, 금속막을 두껍게 하면 적층 세라믹 캐패시터의 박층화에 지장을 초래하는 동시에, 금속막을 두껍게 함에 있어 비용 증감을 초래한다.

즉 상기 특허문헌 1 및 2와 같은 종래기술에서는 유전체층을 얇게 하여도 내부도체의 막 두께를 충분히 얇게 할 수 없기 때문에, 적층 세라믹 캐패시터의 다층화에는 한계가 있으며, 예를 들면 100μF이상의 대용량의 적층 세라믹 캐패시터를 얻을 수는 없었다.

본 발명은 이러한 사정에 감안해 이루어졌으며, 박리나 균열 등의 구조결함이 생기지 않고, 신뢰성이 높은 박층·다층화된 대용량의 적층 세라믹 캐패시터를 제공하는 것을 목적으로 한다.

티탄산 바륨과 같은 유전체 세라믹을 소결시키기 위해서는, 통상은 1300도 이상의 고온으로 소성해야 하지만, SiO₂와 같은 소결조제를 사용함으로써 소결온도 를 저하시키는 것이 가능하며, 더욱이 SiO₂-B₂O₃-Li₂O계 유리 재료와 같은 저융점조성의 소결조제를 대량으로 첨가하는 것으로 1000도이하의 저온으로 소결시키는 것이 가능하다.

그러나 이와 같은 유리 성분을 함유한 소결조제를 대량으로 첨가했을 경우, 유리의 액상성분이 그대로 결정입계나 결정입자의 3중점, 나아가서는 내부도체와의 계면부근에 편석해 버린다. 그리고 유전체층의 두께가 얇은 영역에서는 이 편석층의 영향이 크고, 유전율이 저하하거나 신뢰성 저하를 초래할 우려가 있다.

그래서 본 발명자가 예의 연구를 거듭한 바, 내부도체를 박막 형성법으로 얇게 형성하는 동시에, 도체형성 영역에 대한 내부도체의 도체 피복율을 의도적으로 90%이하로 저하시켜, 도체형성 영역에 부분적으로 공극을 형성시키면, Si을 주성분으로 하는 유리 성분을 포함한 소결조제 성분이 상기 공극에 편석하는 한편, 결정입계나 결정입자의 3중점,혹 내부도체와의 계면부근에서의 편석층을 소멸시킬 수 있는 지견을 얻었다.

한편, 도체 피복율을 60%이하로 저하시켰을 경우는 내부도체의 상대면적이 저하해서 충분한 정전용량을 얻는 것이 곤란해진다.

또한 적층체에 찌그러짐이 생기는 것을 피하기 위해서는 내부도체의 막 두께는 0.1이상, 0.4μm이하로 제어 할 필요가 있으며, 더욱이 소형으로 대용량의 적층 세라믹 캐패시터를 얻기 위해서는 유전체층의 두께를 0.5μm이상, 1.5μm미만으로 제어 할 필요가 있음도 알았다.

본 발명은 이러한 지견에 근거해 이루어진 것이며, 본 발명에 관련한 적층 세라믹 캐패시터는 복수의 유전체 세라믹층을 적층하는 동시에, 박(箔) 형상의 내부도체가 전기 유전체 세라믹 층간에 병렬 모양으로 개장되면서 외부도체가 상기 내부도체의 일단과 전기적으로 접속된 적층 세라믹 캐패시터에 있어서, 상기 유전체 세라믹층의 두께가 0.5μm이상 1.5μm미만인 동시에, 상기 내부도체의 두께가 0.1μm이상 0.4μm이하이며, 나아가 전기 내부도체의 도체 피복율이 상기 내부도체가 형성되어야 할 도체형성 영역에 대해 면적비에서 60%이상 90%이하이면서 상기 유전체 세라믹층에 함유된 Si을 함유한 소결조제 성분이 상기 도체 형성영역에 형성된 균열에 편석되어 있음을 특징으로 하고 있다.

또 상기 내부도체의 도체 피복율은, 내부도체의 막 두께를 조정하거나 소성 조건을 조정하는 것에 의해 용이하게 제어할 수 있으나, 이 내부도체의 막 두께 조정은 내부도체를 박막 형성법으로 형성하는 것으로 용이하게 행할 수 있다.

즉 본 발명의 적층 세라믹 캐패시터는, 전기내부도체는 박막 형성법으로 형성되어 있음을 특징으로 한다.

나아가 본 발명의 적층 세라믹 캐패시터는, 상기 내부도체는 비(卑)금속 재료임을 특징으로 하고 있으며, 이것으로 저가격으로 박층·다층화가 가능한 대용량의 적층 세라믹 캐패시터를 실현하는 것이 가능해 진다.

<발명의 실시형태>

다음에서 본 발명의 실시형태를 설명한다.

도 1은 본 발명에 관계되는 적층 세라믹 캐패시터의 1실시의 형태를 내보이는 단면도이다.

적층 세라믹 캐패시터는, 복수의 유전체층(1)이 적층되어, 박 모양의 내부도체(2)(2a∼2l)가 상기 유전체층(1) 사이에 병렬 모양으로 개장되어 있다. 그리고 유전체층(1)과 내부도체(2)와는 함께 소성으로 이루어져, 이것들 유전체층(1)과 내부도체(2)로 세라믹 소결체(3)를 형성하고 있다.

또 세라믹 소결체(3)의 양단부에는 외부도체(4a), (4b)가 형성되며, 나아가 이 외부도체(4a), (4b)의 표면에는 제1의 도금 피막(5a), (5b) 및 제2의 도금 피막(6a), (6b)이 형성되어 있다.

각 내부도체(2a)∼(2l)는 적층 방향으로 병설되는 동시에 내부도체(2a), (2c), (2e), (2g), (2i), (2k)의 일단은 외부도체(4a)와 전기적으로 접속되며, 내부도체(2b), (2d), (2f), (2h), (2j), (2l)의 일단은 외부도체(4b)와 전기적으로 접속되어 있다. 그리고 내부도체(2a), (2c), (2e), (2g), (2i), (2k)와 내부도체(2b), (2d), (2f), (2h), (2j), (2l)와의 대향면 사이에서 정전용량을 형성하고 있다.

그리고 본 실시의 형태에서는 유전체층(1)의 두께가 0.5μm이상 1.5μm미만이며, 내부도체(2a)∼(2l)의 두께가 0.1μm이상 0.4μm이하이며, 또한 도 2에 나타내는 것과 같이 내부도체(2)가 형성되어야 할 도체 형성영역에 균열(7)이 형성됨과 동시에 내부도체(2)의 도체 피복율은 상기 도체 형성영역에 대하여, 면적비로 60%이상 90%이하가 되며, 공극(7)에는 Si을 함유한 소결조제 성분(8)이 편석하고 있다.

다음으로 유전체층(1) 및 내부도체(2)의 두께 및 도체 피복율을 상술한 바와 같이 한정한 이유에 대해서 상술한다.

[1] 유전체층(1)의 두께

적층 세라믹 캐패시터의 소형화를 꾀하는 관점에서는, 유전체층(1)의 두께는 가능한 한 얇은 것이 바람직하며, 유전체층(1)의 두께가 1.5μm이상이 되면, 예를들어 유전체층(1) 자체의 유전율이 커도, 정전용량이 저하하기 때문에 소형에서 대용량의 적층 세라믹 캐패시터를 얻을 수가 없게 된다. 한편 생산기술 관점에서 유전체 세라믹층의 두께를 0.1μm미만으로 제어하는 것은 곤란하다.

그래서 본 발명에서는 유전체층(1)의 두께를 0.1μm이상 1.5μm미만으로 하고 있다.

[2] 내부도체(2)의 두께

내부도체(2)의 박막은 적층 세라믹 캐패시터의 저배화(低背化)에 효과적이기 때문, 내부도체(2)의 두께는 최대한 얇게 하는 것이 바람직하다. 그러나 내부도체(2)의 두께가 0.1μm이하의 극박(極薄)이 되면, 내부도체(2)로서 사용되는 도전성 재료의 융점보다도 저온에서 소성하여도 내부도체(2)가 옥화해서 도체 피복율이 극단에 저하하고, 소망의 대향 면적을 얻을 수가 없게 된다. 한편 내부도체(2)의 두께가 0.4μm을 초과했을 경우는, 후막(厚膜)의 인쇄전극을 사용한 경우과 동일하게 적층체의 일그러짐이 커지며, 층간분리나 균열 등의 구조결함이 생길 우려가 있다.

그래서 본 발명에서는, 내부도체(2)의 두께를 0.1μm이상 0.4μm이하로 하고 있다.

[3]도체 피복율

적층 세라믹 캐패시터의 제조과정에는, 유전체층의 적층체을 소결시키는 소성 공정이 존재하나, 티탄산 바륨과 같은 유전체 세라믹 재료를 소결시키기 위해서는 통상 1300도이상의 고온으로 소성하지 않으면 안된다. 그러나 SiO₂등의 소결조제를 첨가하는 것에 의해, 소결온도를 저하시키는 것이 가능하며, 나아가 SiO₂-B₂O₃-Li₂O계 유리 재료를 함유한 저융점의 소결조제를 대량으로 첨가하는 것에 의해 1000도이하의 저온으로 소결시키는 것이 가능해진다.

그런데 이와 같은 유리 성분을 함유한 소결조제를 대량으로 첨가했을 경우, 유리의 액상이 그대로 결정입계나 결정입자의 3중점, 또는 내부도체와의 계면부근에 편석되어 버린다. 그리고, 유전체층의 두께가 얇은 경우는 이 편석층의 영향이 커져서 적층 세라믹 캐패시터의 유전율을 저하시키거나, 신뢰성을 저하시키게 된다.

그러나 본 발명자가 예의 검토를 거듭한 결과, 도체 피복율을 의도적으로 저하시켜서 도체 끊김을 발생시켜, 내부도체의 도체 형성영역에 균열(7)을 형성시켰을 경우, 도 2에 나타내는 것과 같이 균열(7)에는 Si을 주성분으로 하는 유리 성분을 함유한 소결조제성분(8)이 선택적으로 석출(析出)하는 한편, 결정입계나 결정입자의 3중점, 또는 도체계면 부근의 편석층을 소멸시킬 수 있으며, 게다가 도체 피복율이 저하하고 있는데도 불구하고, 정전용량이 증가하고 신뢰성도 향상하는 것이 판명되었다.

즉 유전체 세라믹을 보다 저온에서 소결할 수 있게 소결조제를 개선하거나,혹은 내부도체에 사용되는 금속의 융점보다도 낮은 온도에서 소성시키는 것으로, 옥화를 억제하는 것은 가능하나, 이러한 옥화억제를 과도하게 진행시켜서 도체 피복율이 90%을 초과하면, 도 3에 나타내는 것과 같이 유전체층(1) 중에도 Si을 함유한 소결조제 성분(8′)이 편석한다.

한편 도체 피복율을 과도하게 저하시켜서 이 도체 피복율이 60%미만이 되면, 내부도체(2) 사이의 대향면적을 충분히 얻을 수 없고, 적층 세라믹 캐패시터의 정전용량이 저하한다.

그래서 본 발명에서는 도체 피복율을 60%이상 90%이하로 하고 있다.

다음으로 상기 적층 세라믹 캐패시터의 제조방법을 설명한다.

우선, 세라믹 원료분말을 가수분해법 등으로 제작한다.

여기에서 세라믹 원료분말의 주성분이 되는 유전체 세라믹 분말로서는 BaTiO₃에서 나타나는 정방정 페로브스카이트(perovskite)구조(일반식ABO₃)의 복합 산화물을 사용하는 것이 가능하다

그러나, 유전체 세라믹 분말로서 BaTiO₃를 사용했을 경우, 저온에서 소결시키면 첨가성분을 세라믹 입자로 확산시키는 것이 곤란해지며, 이 때문에 정전용량의 온도특성이나 신뢰성을 확보하는 것이 어렵고, 소망의 안정한 특성을 소유하는 코어 셀(core-shell)구조의 적층 세라믹 캐패시터를 얻는 것은 곤란해진다.

한편, A사이트(site) 원자인 Ba의 일부를 Ca로 치환한 (Ba₁-_xCa_x)TiO ₃ (단, 0 <x≤0.15)을 주성분으로 하는 소결온도를 저하시키게끔 첨가성분을 첨가한 세라믹 원료분말은 BaTiO₃를 주성분으로 한 세라믹 원료분말에 비해서 신뢰성이 높고, 정전용량의 온도특성도 양호해서, 저온으로 소성하여도 필요한 전기 특성의 확보가 가능하다.

따라서 BaCO₃, CaCO₃, TiO₂를 세라믹 기초 원료로 하여 가수분해법 등을 사용해 조성식(Ba₁-_xCa_x)TiO₃(단, 0 <x≤0.15)에서 나타내는 유전체 세라믹 분말을 제작하는 것이 바람직하다.

이 경우, A사이트 원자(Ba, Ca)와 B사이트 원자(Ti)의 몰(mol)비 A/B는 화학량론적으로는 1.000이나, 예를 들면 몰비 A/B를 0.95∼1.05의 범위에서 변화시키는 것도 바람직하며, 특히 비환원성의 세라믹 원료를 얻기 위해서는 몰비 A/B가 1.000∼1.035의 범위인 것이 바람직하다.

또 상기 유전체 세라믹 분말의 결정축 축비 c/a는 1.007∼1.010인 것이 바람직하다. 이것은 축비 c/a가 높아질 수록 보다 높은 유전율을 얻을 수 있기 때문이며, 또 축비 c/a가 1.007미만이 되면 정전용량의 온도특성이 악화할 우려가 있기 때문이다.

또한 상술한 것 같이 본 실시형태의 적층 세라믹 캐패시터는, 유전체층(1)의 두께를 1.5μm미만으로하며, 이러한 박층화된 유전체층(1)을 얻기 위해서는, 유전 체 세라믹 재료의 평균 입경이 미세하며 균질한 것이 바람직하다.

그러나, 세라믹 원료분말의 평균 입자경이 50nm미만이 되면, 상기 첨가성분과의 반응성이 과도하게 양호해지므로, 소결 시에 유전체층(1)의 평균 입경이 커지며, 정전용량의 온도 특성이나 전압 특성에 악영향을 미친다.

한편 평균 입경이 250nm를 초과하면, 상기 첨가성분과의 반응성이 나빠져서 저온에서의 소결이 곤란해지며, 내부도체(2)의 도체 형성영역에 과잉한 공극(7)이 형성되어서 정전용량의 저하를 초래하며, 전기 특성도 악화하여 신뢰성이 뛰어난 유전체 세라믹층을 형성하는 것이 곤란해진다. 따라서, 세라믹 원료분말의 평균 입경은 50∼250nm가 바람직하다.

다음으로 SiO₂나 SiO₂-B₂O₃계 화합물, SiO₂-B2O₃-Li₂O-BaO계 화합물 등의 소결조제 및 희토류원소, Ba, Ca, Zr, Mn, Mg, Si, B, Al, Li 등을 함유한 화합물등의 첨가물을 준비해, 유기용매 중에 분산시킨 상기 유전체 세라믹 분말에 상기 첨가물을 첨가해서 균일하게 혼합하고, 그 후 증발 건조처리를 행하고, 나아가서는 열처리를 행해서 유기용매를 제거하고, 세라믹 원료분말을 제작한다.

계속해서 세라믹 원료분말에 바인더나 가소제, 유기용제를 소정량씩 첨가하고, 볼 밀(ball mill)로 습식 혼합해 세라믹스 슬러리(slurry)를 제작하고, 그 후 닥터블레이드(doctor blade)법 등의 주지의 형성법으로 세라믹스 슬러리에 성형 가공을 시행하여 세라믹 시트를 제작한다.

한편 내부도체가 되어야 할 금속박을, 진공 증착법, 스패터링(sputtering) 법, 화학적 기상성장법(CVD법), 전해(電解) 도금법 혹은 무전해 도금법 등의 박막 형성법으로 제작한다.

즉 상기 어느 쪽의 박막 형성법을 사용해 폴리에틸렌 테레프탈에이트 필름(이하,“PET필름”) 등의 필름 상에 박막을 형성하고, 패턴 모양에 레지스트(registration) 처리를 시행해 전기 필름 상에 금속박을 형성한다.

또한 내부도체를 상기 금속박으로 형성하는 것에 의해, 적층체 중에서 도체를 가지는 부분과 도체를 가지지 않는 부분에서 두께 차이를 작게 할 수 있으며, 다층화에 따른 적층체의 구조결함을 억제할 수 있다.

여기서 금속박으로는 Ag, Ag-Pd 등의 귀금속 재료도 사용 가능하나, 이들 귀금속 재료를 사용했을 경우는 대용량의 적층 세라믹 캐패시터를 제조할 경우, 가격의 증감을 초래한다. 따라서, 저가격으로 대용량의 적층 세라믹 캐패시터를 얻는 관점에서, Cu, Ni등의 비(卑)금속재료를 사용하는 것이 바람직하다.

또한, 내부도체(2)의 도체 피복율은 내부도체(2)의 막 두께나, 금속박 재료(도체 재료)에 의해 제어할 수 있다. 그리고 내부도체의 막 두께 조정은 내부도체를 박막 형성법으로 형성하는 것에 의해 용이하게 행할 수 있다.

더욱이 이들 금속박의 표면조도는 5∼50nm이 바람직하며, 유전체 세라믹층의 두께가 얇은 경우는 특히 소자의 신뢰성이 향상한다.

다음으로 금속박을 상기 세라믹 시트 상에 열전사해, 이 세라믹 시트 상으로 내부도체(2a)∼(2l)를 형성한다.

그런 다음, 내부도체(2a)∼(2l)의 형성된 세라믹 시트를 내부도체의 인출부가 서로 엇갈리도록 다수적층해 적층체를 제작한다.

계속해서 적층체에 탈바인더 처리를 실시한 후, 산소분압 10^-9∼10^-12MPa의 H₂-N₂-H₂O가스로 이루어지는 환원성 분위기하에서 소성하고, 세라믹 소결체(3)를 제작한다.

다음으로 예를 들면, B₂O₃-Li₂O-SiO₂-BaO계 유리 성분을 함유한 Ag을 주성분으로 하는 도전성 페이스트를 세라믹 소결체(3)의 양단면에 도포하고, 소부처리를 행해 외부도체(4a), (4b)를 형성한다.

또한 내부도체(2a)∼2l 및 외부도체(4a), (4b)에 함유된 도전성 재료는, 특히 한정되는 것이 아니고, 예를 들면 외부도체(4a), (4b)와 내부도체(2a)∼(2l)를 동일한 도전성 재료, 예를 들면 비(卑)금속 재료를 사용할 수 있다.

그런 다음, 전해 도금을 시행해 제1의 도금 피막(5a), (5b) 및 제2의 도금 피막(6a), (6b)을 순차 형성하고, 이것으로 적층 세라믹 캐패시터가 제조된다.

이와 같이 본 실시형태에서는 유전체층(1) 및 내부도체(2)의 두께를 소정 범위로 하여 내부도체(2)가 형성되어야 할 도체 형성영역에 공극(7)을 형성하는 동시에, 도체 피복율을 60%이상, 90%이하로 하면서 내부도체(2)의 도체 형성영역에 생긴 공극(7)에는 Si를 주성분으로 하는 소결조제 성분(8)을 편석시키는 것에 의해, 소결조제 중의 유리 액상이 결정입계나 결정입자의 3중점 혹은 내부도체(2)와의 계면에 석출하는 것을 회피할 수 있으며, 신뢰성에 뛰어난 다층·박막의 대용량의 적층 세라믹 캐패시터를 얻을 수 있다.

<실시예>

다음으로 본 발명의 실시예를 구체적으로 설명한다.

우선 가수분해법에 의해 조성식(Ba_0.94Ca_0.06)TiO₃으로 이루어지는 티탄산 바륨계 원료를 제작하고, 그 후 공기 중에서 800∼1000도로 가소 처리를 시행한 후, 해쇄해 평균입경 75∼180nm, 축비(c/a)가 1.007∼1.008의 3종류(A∼C)의 티탄산 바륨계 원료분말을 제작하였다.

표면 1은, 티탄산 바륨계 원료분말의 가소온도, 평균 입경 및 축비(c/a)를 나타내고 있다.

[표 1]

원료분말	가소온도 (도)	평균 입경 (nm)	축비c/a (-)
A	800	75	1.007
B	900	100	1.007
C	1000	180	1.009

다음으로 첨가물로서 Y, Mg, Mn, Ba, Li를 함유한 금속비누와, 소결조제로서 SiO₂-B₂O₃계 유리 성분을 함유한 알콕시드 화합물을 준비하고, 이들 각 첨가물을 유기용매 중에 분산시킨 티탄산 바륨계 원료에 각각 첨가하고, 균일하게 혼합한 다음 증발건조 처리를 시행하고, 나아가 열 처리를 시행해 유기용매를 제거하고, 세라믹원료분말을 제작하였다.

그 다음, 이 세라믹 원료분말 100중량부에 대하여, 폴리비닐부티랄계 바인더 를 12중량부, 가소제로서 DOP(프탈산 디옥틸)을 4중량부, 유기용제로서 에타놀(ethanol)을 100중량부 각각 더해, 볼 밀에 의해 습식 혼합해 세라믹 슬러리를 조제하였다.

계속해서 닥터블레이드법을 사용해 상기 세라믹 슬러리를 시트 형성하고, 두께가 0.7∼2.0μm의 단형의 세라믹 시트를 제작하였다.

그 다음, Ni-Cu, Ni-B 및 Ni으로부터 이루어지는 3종류의 내부도체를 세라믹 시트 상에 형성하였다.

여기에서, Ni-Cu 내부도체는 아래와 같이 해서 형성하였다.

우선, 진공 증착법에 의해 PET 필름 상에 막 두께 약 30nm의 Cu 박막을 형성하고, 나아가 전해 도금법에 의해 Ni 박막을 형성한 후, 패턴 형상으로 레지스트 처리를 시행해, 막 두께가 0.1∼0.5μm의 Ni-Cu 금속박을 제작한 후, 세라믹 시트 상에 Ni-Cu 금속박을 전사해 Ni-Cu 내부도체를 형성하였다.

또 Ni-B 내부도체는 아래와 같이 해서 형성하였다.

우선, 진공 증착법에 의해 PET 필름 상에 패턴 형상으로 막 두께 약 10nm의 Ag 박막을 형성한 후, 무전해 도금법에 의해 막 두께가 0.12∼0.4μm의 Ni-B 금속박(B함유량:1wt%)을 제작한 다음, 세라믹 시트 상에 Ni-B 금속박을 전사해 Ni-B 내부도체를 형성하였다.

또 Ni 내부도체는, 스패터링법으로 막 두께가 0.13∼0.4μm의 Ni 박막을 세라믹 시트 상에 패턴 형상으로 형성해서 얻었다.

이와 같이 하여 표 1에 나타내는 티탄산 바륨계 분말(A∼C)을 주성분으로 하는 세라믹 시트와 상기 3종류의 내부도체(Ni-Cu, Ni-B, Ni)를 적절하게 조합시켜서 세라믹 시트의 표면에 내부도체를 형성한 후, 이들 내부도체의 인출부가 서로 다르도록 세라믹 시트를 51매 적층하고, 나아가 상하로 내부도체를 형성하고 있지 않는 복수의 세라믹 시트를 적층해 유전체층이 50층의 적층체를 제작하였다.

그 다음, 이 적층체를 지르코니아 세터(zirconia setter) 상에 나열해, 가압식 탈지로(脫脂爐)로 400도에 가열해 바인더를 연소시켜 제거한 다음, 산소분압 10^-9∼10^-12MPa의 H²-N²-H²O가스로 이루어지는 환원성 분위기 중에서 950∼1000도로 2시간 소성해 세라믹 소결체를 제작하였다.

그리고 세라믹 소결체의 양단면에 B₂O₃-Li₂O-SiO₂-B_aO계 유리 성분을 함유한 Ag를 주성분으로 하는 도전성 페이스트를 도포하고, 질소 분위기 중에서 온도 600도로 소부처리를 행해 이것에 의해 외부전극을 형성하고, 시료 번호 1∼20의 적층 세라믹 캐패시터를 제작하였다.

이렇게 해서 얻어진 적층 세라믹 캐패시터의 외형크기는 폭이 1.6mm, 길이가 3.2mm, 1층당의 대향 전극면적은 3.94×10^-6m²이었다.

그 다음, 시료 번호 1∼20에 대해서 유전체층 및 내부도체의 두께, 도체 피복율, 구조결함의 유무, 유전체층 중의 Si의 편석 유무, 정전용량, 고온 시의 평균 수명을 측정하였다.

여기에서, 유전체층 및 내부도체의 두께는, 각 시료의 단면을 연마하여 배율 1만배의 주사형 전자현미경으로 관찰해 산출하였다.

도체 피복율은, 각 시료의 내부도체 면을 유전체층으로부터 박리하고, 도체 면에 구멍이 형성되어 있는 모양을 배율 500배의 현미경 사진으로 촬영해, 이것을 화상해석 처리 함으로써 정량화하였다.

또한 구조결함의 유무는, 각 시료 5개씩 수지로 굳혀서 연마해 배율 500배의 금속현미경을 이용해서 시각으로 검사해 층간분리나 균열 등이 발생하고 있는 지의 여부로 평가하였다.

또 유전체층 중의 Si의 편석유무는, 파장 분산형 X선 분석 마이크로 아날라이저(micro analyzer)(WDX)에 의해 Si의 분포상태를 조사하는 것에 의해 평가하였다.

정전용량은 자동 브리지(bridge)식 측정기를 이용해 측정하였다.

또한 고온 시의 평균 수명은, 온도 150도로 직류전압을 5V 인가 하고, 절연저항의 경시 변화를 측정해 절연저항이 105Ω이하가 될 때까지의 시간을 측정해 평가하였다.

표 2는 그 측정 결과이다.

[표 2]

이 표 2에서 알 수 있듯이 시료번호 4는 유전체층의 두께가 1.5μm이며, 두꺼운 때문에, 정전용량이 3.2μF로 작다. 따라서, 대용량화를 달성하기 위해서는 적층수를 늘릴 필요가 있어 적층 세라믹 캐패시터 자체의 두께도 두꺼워 질 수 밖에 없으며, 가격 증감 등을 초래하는 우려가 있다.

시료번호 5, 6은 도체 피복율이 60%미만이며, 도체 피복율이 낮기 때문에 정전용량이 2.2∼3.2μF으로 작다. 따라서 시료번호 4와 같이 대용량화를 달성하기 위해서는 적층수를 늘릴 필요가 있으며, 이 때문에 적층 세라믹 캐패시터 자체의 두께가 두터워질 수 밖에 없고, 가격 증감 등을 초래할 우려가 있다.

시료번호 10은 내부도체의 두께가 0.50μm이며 두텁기 때문에 적층체의 일그러짐이 커지고, 일부에 균열이 발생해 구조결함이 인정되었다.

또, 시료번호 18은 도체 피복율이 90%을 초과하고 있기 때문에, 유전체층 중에 Si을 포함한 이상(異相)이 인정된 동시에 정전용량도 3.9μF로 작고, 신뢰성이 저하한다.

이에 대해, 시료번호 1∼3, 7∼9, 11∼17, 19 및 20은, 유전체층이나 내부도체의 두께 및 도체 피복율이 본 발명범위 내이므로, 유전체층 안으로의 Si의 편석은 생기지 않고, 층간박리나 균열 등의 구조결함이 발생할 일도 없었다. 또한, 정전용량도 4μF이상이며, 고온 시의 평균 수명도 70시간 이상으로 양호한 결과를 얻었다. 그리고, WDX분석에 의해, 이들 시료의 어느 것에도, 도체 형성영역의 공극에 Si을 함유하는 소결조제의 편석이 인정되었다.

이와 같이 본 발명의 적층 세라믹 캐패시터는, 내부도체의 두께를 0.1μm이상, 0.4μm이하로 하고 있으므로, 내부도체의 두께는 충분히 얇고, 적층체에 찌그러짐이 생기는 것을 회피할 수 있고, 또 도체 피복율을 60%이상, 90%이하로 하고 있어 Si을 함유한 소결조제 성분이 유전체층 중에 석출해 상기 특성을 열화시킬 일도 없고, 박막·다층화된 대용량의 적층 세라믹 캐패시터를 실현하는 것이 가능해 진다. 예를 들면, 시료번호 14의 유전체층과 내부도체를 사용해서 유전체층의 층수가 1200층의 다층적층 세라믹 캐패시터를 제조했을 경우, 세로 3.2mm, 옆 1.6mm, 두께 1.6mm이 되고, 정전용량이 100μF의 대용량화가 가능해 진다.

또한 시료번호 6, 시료번호 11 및 시료번호 15에서는, 내부도체의 두께가 모 두 0.13μm인데도 불구하고, 도체 피복율이 55% (시료번호 6), 70% (시료번호 11), 70% (시료번호 15)와 상이한 것은, 내부도체의 금속의 융점이 다른 때문이며, 이와 같이 도체 피복율은 내부도체의 두께나, 내부도체의 두께와 내부도체의 금속 종류에 의해 적당히 제어할 수 있다.

이상, 상술한 것과 같이 본 발명에 영향에 관련한 적층 세라믹 캐패시터는, 복수의 유전체 세라믹층이 적층 되는 동시에, 박 모양의 내부도체가 상기 유전체 세라믹층 간에 병렬 모양으로 개장되면서 외부도체가 상기 내부도체의 1단과 전기적으로 접속된 적층 세라믹 캐패시터에 있어서, 상기 유전체 세라믹층의 두께가 0.5μm이상, 1.5μm미만인 동시에, 상기 내부도체의 두께가 0.1μm이상, 0.4μm이하이며, 나아가 상기 내부도체의 도체 피복율이, 상기 내부도체가 형성되어야 할 도체 형성영역에 대해, 면적비로 60% 이상, 90%이하이며, 나아가 상기 유전체 세라믹층에 함유된 Si을 함유한 소결조제 성분이 상기 도체 형성영역에 형성된 공극에 편석되어 있으므로, 결정입계, 결정입자의 3중점이나 내부도체와의 계면부근에 소결조제 성분이 석출할 일도 없고, 양호한 정전용량을 가지며, 신뢰성이 뛰어난 적층 세라믹 캐패시터를 얻을 수 있다.

더욱이 상기 내부도체는, 박막 형성법으로 형성되며, 상기 내부도체는, 비(卑)금속 재료로 형성되어 있어, 층간박리나 균열 등의 구조결함이 생길 일도 없고, 도체 피복율의 제어도 용이하게 행할 수 있어 박막·다층으로 대용량의 적층 세라믹 캐패시터를 용이하게 실현할 수 있다.

Claims

복수의 유전체 세라믹층이 적층 되는 동시에, 박 모양의 내부도체가 상기 유전체 세라믹층 간에 병렬 모양으로 개장되면서 외부도체가 상기 내부도체의 1단과 전기적으로 접속된 적층 세라믹 캐패시터에 있어서, 상기 유전체 세라믹층의 두께가 0.5μm이상, 1.5μm미만이며, 상기 내부도체의 두께가 0.1μm이상, 0.4μm이하이며, 나아가 상기 내부도체의 도체 피복율이, 상기 내부도체가 형성되어야 할 도체 형성영역에 대해, 면적비로 60%이상, 90%이하이며, 상기 유전체 세라믹층에 함유된 Si을 함유한 소결조제 성분이, 상기 도체 형성영역에 형성된 공극에 편석되어 있는 것을 특징으로 하는 적층 세라믹 캐패시터.
제1항에 있어서, 상기 내부도체는 박막 형성법으로 형성되어 있는 것을 특징이라고 하는 적층 세라믹 캐패시터.
제1항 또는 제2항에 있어서, 상기 내부도체는, 비(卑)금속 재료로 형성되어 있는 것을 특징으로 적층 세라믹 캐패시터.