JP4200792B2

JP4200792B2 - 積層セラミックコンデンサ

Info

Publication number: JP4200792B2
Application number: JP2003066173A
Authority: JP
Inventors: 康次服部
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2003-03-12
Filing date: 2003-03-12
Publication date: 2008-12-24
Anticipated expiration: 2023-03-12
Also published as: JP2004273975A; TW200425184A; CN1530976A; US6906906B2; CN100452256C; KR100613583B1; KR20040081386A; US20040179326A1; TWI236687B

Description

【０００１】
【発明の属する技術分野】
本発明は、積層セラミックコンデンサに関し、より詳しくは内部導体と内部導体との間にセラミックグリーンシート（以下、「セラミックシート」という）が介装され、多層・薄層化が施された積層セラミックコンデンサに関する。
【０００２】
【従来の技術】
近年、各種電子機器の分野では、セラミック焼結体に内部導体を内蔵させた積層セラミックコンデンサが多用されている。
【０００３】
この種の積層セラミックコンデンサでは、内部導体と内部導体との間に誘電体セラミック層（以下、「誘電体層」という）が介装されているが、小型化・大容量化や低価格化の要請から、最近では、誘電体層の厚みが１μｍ程度まで薄層化されたものが開発されている。
【０００４】
誘電体層が薄層化してくると、誘電体層の厚み方向におけるセラミック粒子の粒子数が少なくなる一方、誘電体層に印加される電界が高くなるため、信頼性が低下するおそれがある。このため、セラミック粒子の平均粒子径を小さくすることによって信頼性を向上させ、これにより誘電体層の厚みが１μｍ程度まで薄層化されたチタン酸バリウム系誘電体材料が開発されている。
【０００５】
また、内部導体を形成する導電性材料についても、ＡｇやＰｄ等の貴金属材料に代えて、ＣｕやＮｉ等の卑金属材料を使用することにより、低価格化を可能とした積層セラミックコンデンサが開発されている。
【０００６】
ところで、積層セラミックコンデンサの大容量化を図るためには、誘電体層の積層数を増加させたり、誘電体層の厚みを薄くすれば良いと考えられるが、内部導体を通常のスクリーン印刷法で形成した場合は、内部導体の薄膜化に限界があり、積層体に歪が生じ易くなる。
【０００７】
すなわち、誘電体層の積層数を増加させた場合、内部導体が形成されている部分は内部導体が形成されていない部分に比べ、内部導体の膜厚分だけ厚くなるため、積層体に歪が生じ易くなる。したがって、内部導体の膜厚は、極力薄くする必要がある。
【０００８】
ところが、上記導電性ペーストは、導電性粉末、有機バインダ及び有機溶媒との混合物であるため、焼成前の内部導体の膜厚は、導電性材料のみの厚みに比べて２〜３倍と厚くなる。
【０００９】
このように内部導体をスクリーン印刷法で形成する場合は、内部導体の膜厚を薄膜化するのには限界があるため、内部導体の膜厚に起因した積層体の歪を緩和するのが困難となり、その結果、脱バインダ過程や焼成過程でデラミネーションやクラックの発生等の構造欠陥が発生するおそれが生じる。
【００１０】
そこで、従来より、真空蒸着法やスパッタリング法等の薄膜形成法によりフィルム上に金属膜を形成した後、該金属膜をセラミックシートに転写し、これによりセラミックシート上に薄層で緻密な内部導体を形成する技術が提案されている（特許文献１及び２）。
【００１１】
該特許文献１及び２では、内部導体が箔状の金属膜のみで形成されているので、内部導体の膜厚は金属成分のみの膜厚と略同一となり、内部導体の膜厚に起因する積層体の歪を大幅に緩和することができる。
【００１２】
【特許文献１】
特開昭６４−４２８０９号公報
【特許文献２】
特開平８−１２４７８７号公報
【００１３】
【発明が解決しようとする課題】
しかしながら、上記特許文献１及び２のように薄膜形成法で形成された金属膜を使用して内部導体を形成した場合、金属膜を構成する導電性材料は、非常に微細な結晶の集合体であり、１２００℃の以上の焼成温度で焼結を行うと、金属の焼結が過度に進んで内部導体が玉化し、このため、本来、内部導体が形成されるべき導体形成領域に空隙が生じ、導体形成領域に対する内部導体の導体被覆率が低下する。
【００１４】
したがって、内部導体を金属膜で形成する場合であっても、金属膜の膜厚を或る程度厚くする必要が生じるが、金属膜を厚くすると積層セラミックコンデンサの薄層化に支障を来たすと共に、金属膜を厚くすることによるコストの高騰化を招く。すなわち、上記特許文献１及び２のような従来技術では、誘電体層を薄くしても内部導体の膜厚を十分に薄くすることができないため、積層セラミックコンデンサの多層化には限界があり、例えば１００μＦ以上の大容量の積層セラミックコンデンサを得ることはできなかった。
【００１５】
本発明はこのような事情に鑑みなされたものであって、デラミネーションやクラック等の構造欠陥が生じることもなく、信頼性の高い薄層・多層化された大容量の積層セラミックコンデンサを提供することを目的とする。
【００１６】
【課題を解決するための手段】
チタン酸バリウムのような誘電体セラミックを焼結させるためには、通常は１３００℃以上の高温で焼成しなければならないが、ＳｉＯ_２等の焼結助剤を使用することにより、焼結温度を低下させることが可能であり、さらに、ＳｉＯ_２−Ｂ_２Ｏ_３−Ｌｉ_２Ｏ系ガラス材のような低融点組成の焼結助剤を大量に添加することにより、１０００℃以下の低温で焼結させることが可能である。
【００１７】
しかしながら、このようなガラス成分を含有した焼結助剤を大量に添加した場合、ガラスの液相成分が、そのまま結晶粒界や結晶粒子の三重点、更には内部導体との界面付近に偏析してしまう。そして、誘電体層の厚みが薄い領域では、この偏析層の影響が大きく、誘電率が低下したり、信頼性の低下を招くおそれがある。
【００１８】
そこで、本発明者が鋭意研究を重ねたところ、内部導体を薄膜形成法で薄く形成すると共に、導体形成領域に対する内部導体の導体被覆率を、意図的に９０％以下に低下させ、導体形成領域に部分的に空隙を形成させると、Ｓｉを主成分とするガラス成分を含んだ焼結助剤成分が前記空隙に偏析する一方で、結晶粒界や結晶粒子の三重点、或いは内部導体との界面付近での偏析層を消滅させることができるという知見を得た。
【００１９】
一方、導体被覆率を６０％以下に低下させた場合は、内部導体の対向面積が低下して十分な静電容量を得ることが困難となる。
【００２０】
また、積層体に歪が生じるのを回避するためには、内部導体の膜厚は０．１以上、０．４μｍ以下に制御する必要があり、さらに、小型で大容量の積層セラミックコンデンサを得るためには、誘電体層の厚みを０．５μｍ以上、１．５μｍ未満に制御する必要があることも判った。
【００２１】
そして、前記内部導体の導体被覆率は、内部導体の膜厚を調整したり焼成条件を調整することにより容易に制御することができるが、該内部導体の膜厚調整は、内部導体を薄膜形成法で形成することにより容易に行うことができる。
【００２２】
本発明はこのような知見に基づきなされたものであって、本発明に係る積層セラミックコンデンサは、複数の誘電体セラミック層が積層されると共に、箔状の内部導体が前記誘電体セラミック層間に並列状に介装され、かつ外部導体が前記内部導体の一端と電気的に接続された積層セラミックコンデンサにおいて、前記誘電体セラミック層の厚みが、０．５μｍ以上、１．５μｍ未満であり、前記内部導体が、薄膜形成法で形成されると共に、前記内部導体の厚みは、０．１μｍ以上、０．４μｍ以下とされ、さらに、前記内部導体の導体被覆率が、前記内部導体が形成されるべき導体形成領域に対し、面積比で６０％以上、９０％以下であり、かつ、前記誘電体セラミック層に含有されたＳｉを含む焼結助剤成分が、前記導体形成領域に形成された空隙に偏析されていることを特徴としている。
【００２４】
さらに、本発明の積層セラミックコンデンサは、前記内部導体は、卑金属材料であることを特徴としており、これにより低価格で薄層・多層化が可能な大容量の積層セラミックコンデンサを実現することが可能となる。
【００２５】
【発明の実施の形態】
次に、本発明の実施の形態を詳説する。
【００２６】
図１は、本発明に係る積層セラミックコンデンサの一実施の形態を示す断面図である。
【００２７】
積層セラミックコンデンサは、複数の誘電体層１が積層され、箔状の内部導体２（２ａ〜２ｌ）が前記誘電体層１間に並列状に介装されている。そして、誘電体層１と内部導体２とは共焼成されてなり、これら誘電体層１と内部導体２とでセラミック焼結体３を形成している。
【００２８】
また、セラミック焼結体３の両端部には外部導体４ａ、４ｂが形成され、さらに該外部導体４ａ、４ｂの表面には第１のめっき皮膜５ａ、５ｂ及び第２のめっき皮膜６ａ、６ｂが形成されている。
【００２９】
各内部導体２ａ〜２ｌは、積層方向に並設されると共に、内部導体２ａ、２ｃ、２ｅ、２ｇ、２ｉ、２ｋの一端は外部導体４ａと電気的に接続され、内部導体２ｂ、２ｄ、２ｆ、２ｈ、２ｊ、２ｌの一端は外部導体４ｂと電気的に接続されている。そして、内部導体２ａ、２ｃ、２ｅ、２ｇ、２ｉ、２ｋと内部導体２ｂ、２ｄ、２ｆ、２ｈ、２ｊ、２ｌとの対向面間で静電容量を形成している。
【００３０】
そして、本実施の形態では、誘電体層１の厚みが、０．５μｍ以上、１．５μｍ未満であり、内部導体２ａ〜２ｌの厚みが、０．１μｍ以上、０．４μｍ以下であり、また、図２に示すように、内部導体２が形成されるべき導体形成領域に空隙７が形成されると共に、内部導体２の導体被覆率は、前記導体形成領域に対し、面積比で６０％以上、９０％以下とされ、かつ、空隙７にはＳｉを含有した焼結助剤成分８が偏析している。
【００３１】
次に、誘電体層１及び内部導体２の厚み、及び導体被覆率を上述のように限定した理由について詳述する。
【００３２】
（１）誘電体層１の厚み
積層セラミックコンデンサの小型化を図る観点からは、誘電体層１の厚みは可能な限り薄いのが好ましく、誘電体層１の厚みが１．５μｍ以上になると、たとえ誘電体層１自体の誘電率が大きくても、静電容量が低下するため、小型で大容量の積層セラミックコンデンサを得ることができなくなる。一方、生産技術的観点から誘電体セラミック層の厚さを０．１μｍ未満に制御するのは困難である。
【００３３】
そこで、本発明では、誘電体層１の厚みを０．１μｍ以上、１．５μｍ未満としている。
【００３４】
内部導体２の薄膜化は、積層セラミックコンデンサの低背化に効果的であるため、内部導体２の厚みは極力薄くするのが好ましい。しかしながら、内部導体２の厚みが０．１μｍ未満の極薄になると、内部導体２として使用される導電性材料の融点よりも低温で焼成しても、内部導体２が玉化して導体被覆率が極端に低下し、所望の対向面積を得ることができなくなる。一方、内部導体２の厚みが０．４μｍを超えた場合は、厚膜の印刷電極を使用した場合と同様、積層体の歪みが大きくなり、デラミネーションやクラック等の構造欠陥が生じるおそれがある。
【００３５】
そこで、本発明では、内部導体２の厚みを０．１μｍ以上、０．４μｍ以下としている。
【００３６】
（３）導体被覆率
積層セラミックコンデンサの製造過程には、誘電体層の積層体を焼結させる焼成工程が存在するが、チタン酸バリウムのような誘電体セラミック材料を焼結させるためには、通常は１３００℃以上の高温で焼成しなければならない。
しかしながら、ＳｉＯ_２等の焼結助剤を添加することにより、焼結温度を低下させることが可能であり、さらに、ＳｉＯ_２−Ｂ_２Ｏ_３−Ｌｉ_２Ｏ系ガラス材を含有した低融点の焼結助剤を大量に添加することにより、１０００℃以下の低温で焼結させることが可能となる。
【００３７】
ところが、このようなガラス成分を含有した焼結助剤を大量に添加した場合、ガラスの液相が、そのまま結晶粒界や結晶粒子の三重点、更には内部導体との界面付近に偏析してしまう。そして、誘電体層の厚みが薄い場合は、この偏析層の影響が大きくなって積層セラミックコンデンサの誘電率を低下させたり、信頼性を低下させることとなる。
【００３８】
しかしながら、本発明者が鋭意検討を重ねた結果、導体被覆率を意図的に低下させて導体切れを生じさせ、内部導体の導体形成領域に空隙７を形成させた場合、図２に示すように、空隙７にはＳｉを主成分とするガラス成分を含有した焼結助剤成分８が選択的に析出する一方、結晶粒界や結晶粒子の三重点、更には導体界面付近の偏析層を消滅させることができ、しかも、導体被覆率が低下しているにもかかわらず、静電容量が増加し、信頼性も向上することが判明した。
【００３９】
すなわち、誘電体セラミックをより低温で焼結できるように焼結助剤を改善したり、或いは内部導体に使用される金属の融点よりも低い温度で焼成させることにより、玉化を抑制することは可能であるが、斯かる玉化抑制を過度に押し進めて導体被覆率が９０％を超えると、図３に示すように、誘電体層１中にもＳｉを含有した焼結助剤成分８′が偏析する。
【００４０】
一方、導体被覆率を過度に低下させて該導体被覆率が６０％未満になると、内部導体２間の対向面積が十分に得られず、積層セラミックコンデンサの静電容量が低下する。
【００４１】
そこで、本発明では、導体被覆率を６０％以上、９０％以下にしている。
【００４２】
次に、上記積層セラミックコンデンサの製造方法を説明する。
【００４３】
まず、セラミック原料粉末を加水分解法等で作製する。
【００４４】
ここで、セラミック原料粉末の主成分となる誘電体セラミック粉末としては、ＢａＴｉＯ_３で表される正方晶ペロブスカイト構造（一般式ＡＢＯ_３）の複合酸化物を使用することが可能である。
【００４５】
しかしながら、誘電体セラミック粉末としてＢａＴｉＯ_３を使用した場合、低温で焼結させると添加成分をセラミック粒子に拡散させることが困難となり、このため静電容量の温度特性や信頼性を確保することが難しく、所望の安定した特性を有するコアシェル構造の積層セラミックコンデンサを得るのは困難になる。
【００４６】
一方、Ａサイト原子であるＢａの一部をＣａで置換した（Ｂａ_１−ｘＣａ_ｘ）ＴｉＯ_３（ただし、０＜ｘ≦０．１５）を主成分とし、焼結温度を低下させるような添加成分を添加したセラミック原料粉末は、ＢａＴｉＯ_３を主成分としたセラミック原料粉末に比べて信頼性が高く、静電容量の温度特性も良好であり、低温で焼成しても必要な電気特性の確保が可能である。
【００４７】
したがって、ＢａＣＯ_３、ＣａＣＯ_３、ＴｉＯ_２をセラミック素原料とし、加水分解法等を使用し、組成式（Ｂａ_１−ｘＣａ_ｘ）ＴｉＯ_３（ただし、０＜ｘ≦０．１５）で表される誘電体セラミック粉末を作製するのが好ましい。
【００４８】
この場合、Ａサイト原子（Ｂａ、Ｃａ）とＢサイト原子（Ｔｉ）のモル比Ａ／Ｂは化学量論的には１．０００であるが、例えばモル比Ａ／Ｂを０．９５〜１．０５の範囲で変化させるのも好ましく、特に非還元性のセラミック原料を得るためには、モル比Ａ／Ｂが１．０００〜１．０３５の範囲であるのが好ましい。
【００４９】
また、前記誘電体セラミック粉末の結晶軸の軸比ｃ／ａは１．００７〜１．０１０であるのが好ましい。これは軸比ｃ／aが高くなるほど、より高い誘電率が得られるためであり、また軸比ｃ／ａが１．００７未満になると静電容量の温度特性が悪化するおそれがあるからである。
【００５０】
尚、上述したように本実施の形態の積層セラミックコンデンサは、誘電体層１の厚みを１．５μｍ未満としており、斯かる薄層化された誘電体層１を得るためには、誘電体セラミック材料の平均粒径が微細で均質であることが好ましい。
【００５１】
しかしながら、セラミック原料粉末の平均粒子径が５０ｎｍ未満になると、前記添加成分との反応性が過度に良好となるため、焼結時に誘電体層１の平均粒径が大きくなり、静電容量の温度特性や電圧特性に悪影響を及ぼす。
【００５２】
一方、平均粒径が２５０ｎｍを超えると、前記添加成分との反応性が悪くなって低温での焼結が困難となり、内部導体２の導体形成領域に過剰な空隙７が形成されて静電容量の低下を招き、電気特性も悪化して信頼性の優れた誘電体セラミック層を形成することが困難となる。したがって、セラミック原料粉末の平均粒径は、５０〜２５０ｎｍが好ましい。
【００５３】
次に、ＳｉＯ_２やＳｉＯ_２−Ｂ_２Ｏ_３系化合物、ＳｉＯ_２−Ｂ_２Ｏ_３−Ｌｉ_２Ｏ−ＢａＯ系化合物等の焼結助剤、及び希土類元素、Ｂａ、Ｃａ、Ｚｒ、Ｍｎ、Ｍｇ、Ｓｉ、Ｂ、Ａｌ、Ｌｉなどを含有した化合物等の添加物を用意し、有機溶媒中に分散させた前記誘電体セラミック粉末に前記添加物を添加し、均一に混合し、その後、蒸発乾燥処理を行ない、更には熱処理を行なって有機溶媒を除去し、セラミック原料粉末を作製する。
【００５４】
次いで、セラミック原料粉末にバインダや可塑剤、有機溶剤を所定量ずつ添加し、ボールミルで湿式混合し、セラミックスラリーを作製し、その後ドクターブレード法等の周知の成形法でセラミックスラリーに成形加工を施し、セラミックシートを作製する。
【００５５】
一方、内部導体となるべき金属箔を、真空蒸着法、スパッタリング法、化学的気相成長法（ＣＶＤ法）、電解めっき法、或いは無電解めっき法等の薄膜形成法で作製する。
【００５６】
すなわち、上記いずれかの薄膜形成法を使用してポリエチレンテレフタレートフィルム（以下、「ＰＥＴフィルム」）等のフィルム上に薄膜を形成し、パターン状にレジスト処理を施し、前記フィルム上に金属箔を形成する。
【００５７】
尚、内部導体を前記金属箔で形成することにより、積層体中で導体を有する部分と導体を有さない部分とで厚みの差を小さくすることができ、多層化に伴なう積層体の構造欠陥を抑制することができる。
【００５８】
ここで、金属箔としては、Ａｇ、Ａｇ−Ｐｄ等の貴金属材料も使用可能であるが、これら貴金属材料を使用した場合は、大容量の積層セラミックコンデンサを製造する場合、コストの高騰化を招く。したがって、低価格で、大容量の積層セラミックコンデンサを得る観点から、Ｃｕ、Ｎｉ等の卑金属材料を使用するのが好ましい。
【００５９】
尚、内部導体２の導体被覆率は、内部導体２の膜厚や、金属箔材料（導体材料）により制御することができる。そして、内部導体の膜厚調整は、内部導体を薄膜形成法で形成することにより容易に行うことができる。
【００６０】
さらに、これら金属箔の表面粗さは５〜５０ｎｍが好ましく、誘電体セラミック層の厚みが薄い場合は、特に素子の信頼性が向上する。
【００６１】
次に、金属箔を前記セラミックシート上に熱転写し、該セラミックシート上に内部導体２ａ〜２ｌを形成する。
【００６２】
そしてこの後、内部導体２ａ〜２ｌの形成されたセラミックシートを内部導体の引出部が互い違いになるように多数積層して積層体を作製する。
【００６３】
次いで、積層体に脱バインダ処理を施した後、酸素分圧１０^−９〜１０^−１２ＭＰａのＨ_２−Ｎ_２−Ｈ_２Ｏガスからなる還元性雰囲気下で焼成し、セラミック焼結体３を作製する。
【００６４】
次に、例えば、Ｂ_２Ｏ_３−Ｌｉ_２Ｏ−ＳｉＯ_２−ＢａＯ系ガラス成分を含有したＡｇを主成分とする導電性ペーストをセラミック焼結体３の両端面に塗布し、焼付処理を行なって外部導体４ａ、４ｂを形成する。
【００６５】
尚、内部導体２ａ〜２ｌ及び外部導体４ａ、４ｂに含有される導電性材料は、特に限定されるものではなく、例えば、外部導体４ａ、４ｂと内部導体２ａ〜２ｌとを同一の導電性材料、例えば卑金属材料を使用することができる。
【００６６】
そしてこの後、電解めっきを施して第１のめっき皮膜５ａ、５ｂ及び第２のめっき皮膜６ａ、６ｂを順次形成し、これにより積層セラミックコンデンサが製造される。
【００６７】
このように本実施の形態では、誘電体層１及び内部導体２の厚みを所定範囲とし、内部導体２が形成されるべき導体形成領域に空隙７を形成すると共に、導体被覆率を６０％以上、９０％以下とし、かつ内部導体２の導体形成領域に生じた空隙７にはＳｉを主成分とする焼結助剤成分８を偏析させることにより、焼結助剤中のガラスの液相が結晶粒界や結晶粒子の三重点、或いは内部導体２との界面に析出するのを回避することができ、信頼性に優れた多層・薄膜の大容量の積層セラミックコンデンサを得ることができる。また、内部導体２を薄膜形成法で形成しているので、デラミネーションやクラック等の構造欠陥が生じることもなく、内部導体２の膜厚調整も容易に行なうことができる。
【００６８】
【実施例】
次に、本発明の実施例を具体的に説明する。
まず、加水分解法により組成式（Ｂａ_０．９４Ｃａ_０．０６）ＴｉＯ_３からなるチタン酸バリウム系原料を作製し、その後、空気中で８００〜１０００℃で仮焼処理を施した後、解砕し、平均粒径７５〜１８０ｎｍ、軸比ｃ／ａが１．００７〜１．００８の３種類（Ａ〜Ｃ）のチタン酸バリウム系原料粉末を作製した。
【００６９】
表１は、チタン酸バリウム系原料粉末の仮焼温度、平均粒径、及び軸比ｃ／ａを示している。
【００７０】
【表１】

次に、添加物としてＹ、Ｍｇ、Ｍｎ、Ｂａ、Ｌｉを含有した金属石鹸と、焼結助剤としてＳｉＯ_２−Ｂ_２Ｏ_３系ガラス成分を含有したアルコキシド化合物を用意し、これら各添加物を有機溶媒中に分散させたチタン酸バリウム系原料にそれぞれ添加し、均一に混合し、その後蒸発乾燥処理を施し、更に熱処理を施して有機溶媒を除去し、セラミック原料粉末を作製した。
【００７１】
次に、このセラミック原料粉末１００重量部に対し、ポリビニルブチラール系バインダを１２重量部、可塑剤としてＤＯＰ（フタル酸ジオクチル）を４重量部、有機溶剤としてエタノールを１００重量部それぞれ加え、ボールミルにより湿式混合し、セラミックスラリーを調製した。
【００７２】
次いで、ドクターブレード法を使用して前記セラミックスラリーをシート成形し、厚みが０．７〜２．０μｍの矩形のセラミックシートを作製した。
【００７３】
次に、Ｎｉ−Ｃｕ、Ｎｉ−Ｂ、及びＮｉからなる３種類の内部導体をセラミックシート上に形成した。
【００７４】
ここで、Ｎｉ−Ｃｕ内部導体は以下のようにして形成した。
【００７５】
まず、真空蒸着法によりＰＥＴフィルム上に膜厚約３０ｎｍのＣｕ薄膜を形成し、更に電解めっき法によりＮｉ薄膜を形成した後、パターン状にレジスト処理を施し、膜厚が０．１〜０．５μｍのＮｉ−Ｃｕ金属箔を作製し、その後、セラミックシート上に、Ｎｉ−Ｃｕ金属箔を転写し、Ｎｉ−Ｃｕ内部導体を形成した。
【００７６】
また、Ｎｉ−Ｂ内部導体は以下のようにして形成した。
【００７７】
まず、真空蒸着法によりＰＥＴフィルム上にパターン状に膜厚約１０ｎｍのＡｇ薄膜を形成した後、無電解めっき法により膜厚が０．１２〜０．４μｍのＮｉ−Ｂ金属箔（Ｂ含有量：１ｗｔ％）を作製し、その後、セラミックシート上に、Ｎｉ−Ｂ金属箔を転写し、Ｎｉ−Ｂ内部導体を形成した。
【００７８】
また、Ｎｉ内部導体は、スパッタリング法で膜厚が０．１３〜０．４μｍのＮｉ薄膜をセラミックシート上にパターン状に形成して得た。
【００７９】
このようにして、表１に示すチタン酸バリウム系粉末（Ａ〜Ｃ）を主成分としたセラミックシートと、上記３種類の内部導体（Ｎｉ−Ｃｕ、Ｎｉ−Ｂ、Ｎｉ）とを適宜組み合わせてセラミックシートの表面に内部導体を形成した後、これら内部導体の引出部が互い違いとなるようにセラミックシートを５１枚積層し、さらに上下に外層として、内部導体を形成していない複数のセラミックシートを積層し、誘電体層が５０層の積層体を作製した。
【００８０】
次に、この積層体をジルコニアセッター上に並べ、加圧式脱脂炉で４００℃に加熱し、バインダを燃焼させて除去し、その後、酸素分圧１０^−９〜１０^−１２ＭＰａのＨ_２―Ｎ_２−Ｈ_２Ｏガスからなる還元性雰囲気中において９５０〜１０００℃で２時間焼成し、セラミック焼結体を作製した。
【００８１】
そして、セラミック焼結体の両端面に、Ｂ_２Ｏ_３−Ｌｉ_２Ｏ−ＳｉＯ_２―ＢａＯ系ガラス成分を含有したＡｇを主成分とする導電性ペーストを塗布し、窒素雰囲気中、温度６００℃で焼付処理を行ない、これにより外部電極を形成し、試料番号１〜２０の積層セラミックコンデンサを作製した。
【００８２】
このようにして得られた積層セラミックコンデンサの外形寸法は、幅が１．６ｍｍ、長さが３．２ｍｍ、一層当たりの対向電極面積は３．９４×１０^−６ｍ^２であった。
【００８３】
次に、試料番号１〜２０について、誘電体層及び内部導体の厚み、導体被覆率、構造欠陥の有無、誘電体層中のＳｉの偏析の有無、静電容量、高温時の平均寿命を測定した。
【００８４】
ここで、誘電体層及び内部導体の厚みは、各試料の断面を研磨し、倍率１万倍の走査型電子顕微鏡で観察して算出した。
【００８５】
導体被覆率は、各試料の内部導体面を誘電体層から剥離し、導体面に穴が形成されている様子を倍率５００倍の顕微鏡写真で撮影し、これを画像解析処理することによって定量化した。
【００８６】
また、構造欠陥の有無は、各試料５個ずつ樹脂で固めて研磨し、倍率５００倍の金属顕微鏡を用いて目視で検査し、デラミネーションやクラック等が発生しているか否かで評価した。
【００８７】
また、誘電体層中のＳｉの偏析有無は、波長分散型Ｘ線分析マイクロアナライザー（ＷＤＸ）によりＳｉの分布状態を調べることにより評価した。
【００８８】
静電容量は自動ブリッジ式測定器を用いて測定した。
【００８９】
また、高温時の平均寿命は、温度１５０℃で直流電圧を５Ｖ印加し、絶縁抵抗の経時変化を測定し、絶縁抵抗が１０^５Ω以下になるまでの時間を計測して評価した。
【００９０】
表２はその測定結果である。
【００９１】
【表２】

この表２から明らかなように、試料番号４は誘電体層の厚みが１．５μｍであり、厚いため、静電容量が３．２μＦと小さい。したがって、大容量化を達成すためには積層数を増やす必要があるため、積層セラミックコンデンサ自体の厚みも厚くならざるを得ず、コストの高騰化等を招くおそれがある。
【００９２】
試料番号５、６は、導体被覆率が６０％未満であり、導体被覆率が低いため、静電容量が２．２〜３．２μＦと小さい。したがって試料番号４と同様、大容量化を達成すためには積層数を増やす必要があり、このため積層セラミックコンデンサ自体の厚みが厚くならざるを得ず、コストの高騰化等を招くおそれがある。
【００９３】
試料番号１０は内部導体の厚みが０．５０μｍであり厚いため、積層体の歪みが大きくなり、一部にクラックが発生し、構造欠陥が認められた。
【００９４】
また、試料番号１８は、導体被覆率が９０％を超えているため、誘電体層中にＳｉを含んだ異相が認められると共に、静電容量も３．９μＦと小さく、信頼性が低下する。
【００９５】
これに対して試料番号１〜３、７〜９、１１〜１７、１９及び２０は、誘電体層や内部導体の厚み、及び導体被覆率が本発明範囲内であるので、誘電体層中へのＳｉの偏析は生じず、デラミネーションやクラック等の構造欠陥が発生することもなかった。また、静電容量も４μＦ以上であり、高温時の平均寿命も７０時間以上と良好な結果を得た。そして、ＷＤＸ分析により、これら試料のいずれにおいても、導体形成領域の空隙にＳｉを含有する焼結助剤の偏析が認められた。
【００９６】
このように本発明の積層セラミックコンデンサは、内部導体の厚みを０．１μｍ以上、０．４μｍ以下にしているので、内部導体の厚みは十分に薄く、積層体に歪が生じるのを回避することができ、また導体被覆率を６０％以上、９０％以下にしているので、Ｓｉを含有した焼結助剤成分が誘電体層中に析出して電気特性を劣化させることもなく、薄膜・多層化された大容量の積層セラミックコンデンサを実現することが可能となる。例えば、試料番号１４の誘電体層と内部導体を使用して誘電体層の層数が１２００層の多層積層セラミックコンデンサを製造した場合、縦３．２ｍｍ、横１．６ｍｍ、厚み１．６ｍｍとなり、静電容量が１００μＦの大容量化が可能となる。
【００９７】
尚、試料番号６、試料番号１１、及び試料番号１５では、内部導体の厚みが全て０．１３μｍであるにも拘わらず、導体被覆率が５５％（試料番号６）、７０％（試料番号１１）、７０％（試料番号１５）と異なるのは、内部導体の金属の融点が異なるためであり、このように導体被覆率は、内部導体の厚みや、内部導体の厚みと内部導体の金属種により適宜制御することができる。
【００９８】
【発明の効果】
以上の詳述したように本発明に係る積層セラミックコンデンサは、複数の誘電体セラミック層が積層されると共に、箔状の内部導体が前記誘電体セラミック層間に並列状に介装され、かつ外部導体が前記内部導体の一端と電気的に接続された積層セラミックコンデンサにおいて、前記誘電体セラミック層の厚みが、０．５μｍ以上、１．５μｍ未満であり、前記内部導体が、薄膜形成法で形成されると共に、前記内部導体の厚みは、０．１μｍ以上、０．４μｍ以下とされ、さらに、前記内部導体の導体被覆率が、前記内部導体が形成されるべき導体形成領域に対し、面積比で６０％以上、９０％以下であり、かつ、前記誘電体セラミック層に含有されたＳｉを含む焼結助剤成分が、前記導体形成領域に形成された空隙に偏析されているので、デラミネーションやクラック等の構造欠陥が生じることもなく、かつ、結晶粒界、結晶粒子の三重点や内部導体との界面付近に焼結助剤成分が析出することもなく、良好な静電容量を有し、信頼性の優れた積層セラミックコンデンサを得ることができる。
【００９９】
前記内部導体は、卑金属材料で形成されているので、低価格で薄層・多層化が可能な大容量の積層セラミックコンデンサを容易に実現することができる。
【図面の簡単な説明】
【図１】本発明に係る積層セラミックコンデンサの一実施の形態を示す断面図である。
【図２】図１の要部拡大図である。
【図３】導体被覆率が９０％を超えたために誘電体層中に偏析層が形成された状態を示す図である。
【符号の説明】
１誘電体層
２ａ〜２ｌ内部導体
３セラミック焼結体
４ａ、４ｂ外部導体
７空隙
８焼結助剤成分

Claims

複数の誘電体セラミック層が積層されると共に、箔状の内部導体が前記誘電体セラミック層間に並列状に介装され、かつ外部導体が前記内部導体の一端と電気的に接続された積層セラミックコンデンサにおいて、
前記誘電体セラミック層の厚みが、０．５μｍ以上、１．５μｍ未満であり、前記内部導体が、薄膜形成法で形成されると共に、前記内部導体の厚みは、０．１μｍ以上、０．４μｍ以下とされ、
さらに、前記内部導体の導体被覆率が、前記内部導体が形成されるべき導体形成領域に対し、面積比で６０％以上、９０％以下であり、
かつ、前記誘電体セラミック層に含有されたＳｉを含む焼結助剤成分が、前記導体形成領域に形成された空隙に偏析されていることを特徴とする積層セラミックコンデンサ。
前記内部導体は、卑金属材料で形成されていることを特徴とする請求項１記載の積層セラミックコンデンサ。