KR20130018644A - 3-차원의 높은 표면 영역 전극을 갖는 캐패시터 및 제조 방법 - Google Patents

3-차원의 높은 표면 영역 전극을 갖는 캐패시터 및 제조 방법 Download PDF

Info

Publication number
KR20130018644A
KR20130018644A KR1020127018576A KR20127018576A KR20130018644A KR 20130018644 A KR20130018644 A KR 20130018644A KR 1020127018576 A KR1020127018576 A KR 1020127018576A KR 20127018576 A KR20127018576 A KR 20127018576A KR 20130018644 A KR20130018644 A KR 20130018644A
Authority
KR
South Korea
Prior art keywords
dielectric
layer
conductive
capacitor
alloy
Prior art date
Application number
KR1020127018576A
Other languages
English (en)
Inventor
리앙 차이
알란 래
짐 윌슨
Original Assignee
애프리콧 머티어리얼즈 테크놀로지스, 엘엘씨
짐 윌슨
알란 래
리앙 차이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애프리콧 머티어리얼즈 테크놀로지스, 엘엘씨, 짐 윌슨, 알란 래, 리앙 차이 filed Critical 애프리콧 머티어리얼즈 테크놀로지스, 엘엘씨
Publication of KR20130018644A publication Critical patent/KR20130018644A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

전극 표면의 유효 영역을 증가시키는 것으로부터 초래되는 향상된 캐패시턴스 효율을 갖는, 캐패시터 및 그것의 제조 방법들이 개시된다. 향상된 "3-차원적" 캐패시터는 전극의 부분들이 유전체 층으로 연장되도록 유전체와의 계면 포인트에서 3-차원적 양상들을 갖는 전극 층들로 구성될 수 있다. 바람직하게, 3-차원적 캐패시터의 실시예들은 현재 캐패시터 설계들과 비교할 때, 캐패시터를 수용하기 위하여 회로에서 요구되는 공간 풋프린트를 급격히 감소시킨다. 증가된 캐패시턴스 밀도는 하이 k(높은 상수) 유전체 물질들의 사용, 계속 증가하는 적층물에서의 부가적인 "전극-유전체-전극" 어레이지먼트들, 또는 다수의 캐패시터들의 직렬로 함께 연결하는 것 없이도 실현될 수 있다.

Description

3-차원의 높은 표면 영역 전극을 갖는 캐패시터 및 제조 방법 {CAPACITOR WITH THREE-DIMENSIONAL HIGH SURFACE AREA ELECTRODE AND METHODS OF MANUFACTURE}
2009년 12월 16일 및 2010년 3월 15일자로 출원되고, 각각 출원 일련번호 61/287,135 및 61/313,810가 허여된, "THREE DIMENSIONAL CAPACITOR"라는 제목의 2개의 미국 가출원들 각각에 대해 35 U.S.C. § 119(e) 하의 우선권이 청구된다. 이러한 출원들의 모든 내용들은 본 명세서에 참조로서 통합된다.
캐패시터는 캐패시턴스의 주요한 전기적 특성, 즉, 전하를 저장하는 능력을 갖는 임의의 소자이다. 전자 분야에서, 전하를 저장하는 캐패시터의 능력은 전류의 흐름을 제어하는데 유용하다. 또한, 전기 신호들을 필터링하기 위한 목적으로 회로들에서 캐패시터들이 이용될 수 있다; 예를 들어, 가변 캐패시턴스를 갖는 캐패시터가 라디오 또는 텔레비전 수신기의 튜닝 회로에서 사용될 수 있다. 캐패시턴스의 변화는, 캐패시턴스가 원하는 스테이션 또는 채널의 주파수에 매칭되어, 모든 원치않는 주파수들의 신호들을 필터링하도록, 튜너 회로의 공진 주파수를 변화시킨다.
캐패시터들 중 가장 단순한 것은 절연체(또한 유전체로도 지칭됨)에 의하여 서로로부터 분리되는 도전성 물질의 2개의 플레이트들을 포함할 것이며, 각각의 플레이트는 단자에 연결된다. 충전되지 않은 캐패시터의 단자들 양단에 전압이 주어질 때, 전하는 플레이트들 각각으로 흐르지만(애노드 플레이트로 양전하 그리고 캐소드 플레이트로 음전하), 사이에 샌드위칭된 절연체 양단에는 흐르지 않는다. 도전성 애노드 및 캐소드 플레이트들 상에서 반대 전하(opposite charge)들이 증가함에 따라, 그들 사이의 유전체 상의 힘이 또한 증가하고, 이에 의하여 유전체 양단의 전계가 증가하게 된다. 이러한 현상은 플레이트들 상의 전하와 비례하여 증가하는 전압이 생기게 한다.
각각의 플레이트 상의 전하 크기 대 플레이트들 사이의 전위(전압)의 비(ratio)는 전술한 캐패시턴스이며, 캐패시터를 충전하는데 사용되는 외부적으로 인가된 전압 소스에 가까워진다. 이러한 2개 전압들(전압 소스 및 캐패시터)이 동일한 크기를 가질 때, 전류는 흐르는 것을 멈추고, 캐패시터는 충전되는 것으로 고려된다. 그 후에, 충전된 캐패시터는 인가된 전기 부하를 통해 외부 전압을 감소시킴으로써 하전되고, 따라서 생성된 전류가 플레이트들로부터 빠르게 전하를 흘려보낼 때, 플레이트들 양단의 전압의 감소를 야기한다.
다수의 타입들의 캐패시터들이 존재하며, 캐패시터들 각각은 구성 및 물질 조합들이 서로 다르지만, 상기 설명된 물리학적 특성은 본질적으로 전부 동일하다. 공통 캐패시터 타입은 유전체 층에 대해 세라믹을 이용하며, 실린더형 구조(이때, 세라믹 물질의 중공(hollow) 실린더는 그 내부 및 외부 표면들상에 도전성 금속의 박막들로 라이닝됨(lined)) 또는 평평한 평행 플레이트 구조(이때, 도전성 물질들 및 세라믹의 다수의 플레이트들은 샌드위칭된 "전극-유전체-전극" 어레인지먼트(arrangement)를 생성하기 위하여 인터리빙됨)를 가질 수 있다.
소위 평행 플레이트 구조물로 이루어지는 캐패시터들에 대한 제조는 꽤 간단하다. 2개의 도전성 전극 층들 사이에 유전체의 층이 샌드위칭되고, 여기서 결과적인 평행 플레이트 캐패시터의 캐패시턴스는 전극 플레이트들의 중첩되는 영역, 유전체 층의 두께 및 유전체의 유전율의 함수이다.
다중-층 세라믹 캐패시터(MLCC)는 각각 삼중층을 형성할 수 있는 다수의 적층된 "전극-유전체-전극" 어레인지먼트들(EDE)을 갖는 평행 플레이트 캐패시터이다. MLCC의 캐패시턴스는 다수의 평행 플레이트들의 병렬 연결에 의하여 대폭 증가될 수 있다. 꽤 간단하게, 더 많이 적층된 어레인지먼트들은 캐패시턴스를 증가시키고, MLCC를 형성한다. 유사하게, 개별적인 캐패시터들은 또한 직렬로 연결될 수 있어, 본질적으로 더 많은 양의 헤드 룸에 대조되게 더 큰 표면 영역 위에 상기 설명된 MLCC를 퍼뜨린다(spread).
고도의 적층된 MLCC 위에 직렬로 연결된 캐패시터들의 장점은 직렬 어레인지먼트가 전압 브레이크다운(breakdown)에 더 나은 저항을 보이는 것으로 본 기술분야에 공지된다는 것이다(주어진 캐패시터상의 전하 및 전압이 증가됨에 따라, 몇몇 포인트에서 유전체는 서로로부터 전하들을 더 이상 절연시킬 수 없을 것이고, 그 결과, 유전체 브레이크다운(breakdown)을 보이거나 또는 몇몇 영역들에서 높은 도전율을 보이며(이는 저장된 에너지 및 전하를 낮추는 경향이 있음), 내부에 열을 생성함).
통상적인 MLCC들을 만드는데 이용되는 제조 방법들로 다시 돌아가, 캐패시터는 도전성 플레이트들의 교호(alternating) 쌍들 사이에 세라믹 기반 슬러리와 같은 유전체 슬러리를 적용함으로써 만들어질 수 있다. 그러나 MLCC들의 제조는 플레이트들 대신에, 도전성 잉크 또는 페이스트(예컨대, 은과 같은 도전성 물질을 포함하는 잉크 또는 페이스트)의 사용으로 크게 바뀌었다; 이 잉크 또는 페이스트는 캐리어 폴리머 막 상에 이전에 주조된 유전체 슬러리의 "그린 테잎" 위에 스크린-프린팅될 수 있다. 상기 설명된 것과 일치하여, 전극 애플리케이션들 및 인터리빙된 유전체 테잎들의 다수의 층들은 적층되고, 최종 MLCC 제품을 형성하기 위하여 함께 라미네이팅될 수 있다.
약 500개 내지 약 1000개의 층들을 갖는 다중-층 세라믹 캐패시터들이 달성가능하며, 유전체 층들은 종종 약 1 미크론 두께 미만이다. MLCC의 층 두께의 감소는 절약된 헤드 룸과 상관되고, 그러나 절약된 헤드룸은 구하기 힘든(at a premium) 헤드룸이 아니다. 실제로, MLCC와 같은 수동(passive) 전기 컴포넌트를 수용하기 위해 요구되는 전체 표면 영역은 전기 회로에서 귀중한 부지(real estate)에 해당한다.
표면 실장 기술을 사용하여 수동 컴포넌트들이 점유하는 공간을 감소시키기 위해, 0402 크기(약 0.04 인치 × 약 0.02 인치)가 가장 대중적인 것으로서 활기를 띠고 있으며(gaining momentum), 심지어 0201(약 0.02 인치 × 약 0.01 인치)가 용이하게 생성될 수도 있다. 일반적으로 말해, 캐패시턴스를 일정하게 고정시킬 때, MLCC는 오히려 더 작아진다. 그러나 유전체의 두께의 지속적인 감소에 따라 단순히 영역 풋프린트(footprint)를 감소시키고 층 수량(quantity)들을 증가시키는데 대한 제한이 존재하며, 전극 층들은 제조 문제들을 생성할 수 있다. 따라서, 세라믹 캐패시터의 크기를 감소시키고 캐패시턴스 밀도를 증가시키는 트렌드를 계속하기 위한 대안적인 방법들을 제공할 필요가 있다.
본 명세서에 개시되는 실시예들 뿐 아니라 본 명세서의 피쳐들 및 양상들은 전극 표면의 유효 영역의 증가로부터 초래되는 캐패시턴스 효율을 향상시키기 위한 캐패시터 및 제조 방법들의 제공을 대상으로 한다. 더욱 구체적으로, 향상된 "3-차원적" 캐패시터는 전극의 부분들이 유전체 층으로 연장되거나 돌출되도록 유전체와의 계면 포인트에서 3-차원적 양상들을 갖는 전극 층들로 구성될 수 있다. 바람직하게, 본 기술분야에 알려진 현재 캐패시터 설계들과 비교할 때, 계속해서 증가하는 적층물에서 부가적인 "전극-유전체-전극" 삼중층 어레인지먼트들을 부가하거나 또는 다수의 캐패시터들을 함께 직렬로 연결(string)하지 않고 증가된 캐패시턴스가 실현될 수 있음에 따라, 3-차원적 캐패시터의 실시예들은 캐패시터를 수용하기 위하여 회로에 요구되는 공간 풋프린트를 급격히 감소시킨다.
특히, 본 명세서에 설명되거나 본 명세서에 포함되는 예시적인 3-차원적 캐패시터들은 일반적으로 세라믹 기반 유전체들로 이루어지는 캐패시터들을 대상으로 하지만, 세라믹 기반 유전체들을 포함하는 캐패시터들로 본 개시물이 제한되지 않는다는 것이 이해될 것이다. 즉, 세라믹 컴포넌트들을 반드시 포함하는 것은 아닌 3-차원적 캐패시터의 피쳐들 및 양상들과 다양한 제조 방법들이 3-차원적 캐패시터들에서 이용될 수 있는 것으로 예상되며, 따라서, 본 개시물은 3-차원적 캐패시터의 범위가 세라믹 캐패시터들의 분야로 제한되도록 해석되지 않을 것이다.
단순히 더 많은 플레이트들을 적층하는 대신, 캐패시터의 캐패시턴스 효율은 3-차원적 캐패시터의 유전체의 개별적인 도전성 플레이트 기하학적 구조 및 성질의 변형을 통해 증가될 수 있다. 더욱 구체적으로, 전극 플레이트의 표면 영역이 언듈레이션(undulation), 돌출부(protrusion)들, 연장부들, 또는 유전체 층과 접촉하는 다른 양상들을 통해 증가될 수 있음에 따라, 충전된 입자들의 증가된 수가 실현될 수 있고, 따라서 회로에 캐패시터를 수용하는데 요구되는 전체 공간 풋프린트를 증가시키지 않고 3-차원적 캐패시터의 캐패시턴스를 증가시킨다.
도 1-2는 EDE 삼중층들을 갖는 3-차원적 다중-층 세라믹 캐패시터를 생성하기 위하여 사용될 수 있는 변형된 제조 프로세스를 총괄하여 예증한다.
도 3은 3-차원적 캐패시터의 예시적 일 실시예를 형성하는 단일 EDE 삼중층의 횡단면도를 예증하며, 여기서 3-차원적 구조물들은 유전체 미립자들상에 도전성 코팅들로부터 형성된다.
도 4는 3-차원적 캐패시터의 다른 예시적 실시예를 형성할 수 있는 단일 EDE 층의 횡단면도를 예증하며, 여기서 3-차원적 구조물들은 코팅된 유전체 입자들의 유전체 슬러리로 혼합된 금속 입자들로부터 형성된다.
도 5는 3-차원적 캐패시터의 다른 예시적 실시예를 형성할 수 있는 단일 EDE 삼중층의 횡단면도를 예증하며, 여기서 금속 입자들은 유전체 그린 테잎으로 침투된다(impregnate).
도 6은 3-차원적 캐패시터의 다른 예시적 실시예를 형성할 수 있는 단일 EDE 삼중층의 횡단면도를 예증하며, 여기서 금속 입자들은 유전체 그린 테잎으로 침투되고, 도전체 플레이트들은 유전체 층에 인접한 낮은 용융점 전극 물질의 층을 포함한다.
도 7은 3-차원적 캐패시터의 다른 예시적 실시예를 형성할 수 있는 단일 EDE 삼중층의 횡단면도를 예증하며, 여기서 금속 코팅된 미립자는 유전체 층이 그 사이에 샌드위칭되는 도전성 층들을 생성하는데 사용된다.
도 8은 3-차원적 캐패시터의 다른 예시적 실시예를 형성할 수 있는 단일 EDE 삼중층의 횡단면도를 예증하며, 여기서 금속 코팅된 세라믹 층이 유전체 층과 전극 층들 사이에 형성된다.
도 9는 3-차원적 캐패시터의 다른 예시적 실시예를 형성할 수 있는 단일 EDE 삼중층의 횡단면도를 예증하며, 여기서 3-차원적 구조물들은 1차 도전체 층들로부터 직각으로 유전체 층으로 돌출된다.
도 10은 3-차원적 캐패시터의 다른 예시적 실시예를 형성할 수 있는 단일 EDE 삼중층의 횡단면도를 예증하며, 여기서 3-차원적 구조물들은 1차 도전체 층들로부터 유전체 층으로 돌출된다.
본 발명의 개시된 실시예들 뿐 아니라, 본 발명의 피쳐들 및 양상들은 전극 표면의 유효 영역의 증가로부터 초래되는 캐패시턴스 효율의 향상을 위한 캐패시터 및 제조 방법들을 제공하는 것을 대상으로 한다. 더욱 구체적으로, 향상된 "3-차원적" 캐패시터는 유전체와의 계면 포인트에서 3-차원적 양상들을 갖는 전극 층들로 구성될 수 있다. 바람직하게 3-차원적 캐패시터의 실시예들은 본 기술분야의 당업자에게 알려진 현재 캐패시터 설계들과 비교할 때, 캐패시터를 수용하기 위해 회로에서 요구되는 공간 풋프린트를 급격히 감소시킨다. 증가된 캐패시턴스 밀도는 하이 k(높은 상수) 유전체 물질들, 계속 증가하는 적층물에서의 부가적인 "전극-유전체-전극" 어레인지먼트들, 또는 다수의 캐패시터들을 함께 직렬 연결하는 것을 필수적으로 요구하지 않고 실현될 수 있다.
3-차원적 캐패시터의 예시적인 실시예들은 세라믹 기반 캐패시터들의 문맥으로 본 명세서에 개시되지만, 본 기술분야의 당업자는 3-차원적 캐패시터의 다양한 실시예들이 세라믹 기반 컴포넌트들을 반드시 포함하는 것은 아니며, 따라서 본 개시물의 범위가 세라믹 기반 실시예들로 제한되지 않을 것임을 이해할 것이다. 또한, 개시된 실시예들의 유전체, 애노드 및 캐소드 층들은 때때로 본 명세서에서 "플레이트들" 또는 "층들"로서 일반적으로 지칭될 수 있다. 그러나 본 개시물은 3-차원적 캐패시터의 모든 실시예들에서 "강성(rigid)" 또는 "스티프(stiff)" 플레이트들이어야 하는 것으로 해석되지 않을 것이다. 그보다는 차라리, 특정 예시적인 실시예가 전달되는 문맥에서 취해질 때, 용어 "플레이트"는 강성 플레이트들 또는 잉크들, 페이스트, 변형가능한 몸체들 등의 적용으로부터 생성되는 플레이트들을 포함하는, 임의의 컴포넌트 층 또는 그것의 생성 방법을 포함하는 것으로 이해될 것이다. 즉, 용어 "플레이트"는 단순히 3-차원적 캐패시터 내의 특정 층을 지칭하고, 그러한 층은 그것이 연관되는 예시적인 실시예들의 개시물에 관하여 설명될 수 있는 피쳐들 및 양상들에 의해서만 제한되는 것이 이해될 것이다.
일반적으로, 본 개시물에 설명되는 특정 실시예들은 단지 예시를 목적으로 제공되며, 3-차원적 캐패시터의 범위를 제한하는 것으로 해석되지 않을 것이다. 또한, 3-차원적 캐패시터의 다양한 실시예들은 상이한 컴포넌트 또는 물질 선택들을 이용할 수 있는 반면, 본 개시물의 예증적 실시예들에 관하여 설명되는 예시적인 물질들은 3-차원적 캐패시터 내에 포함될 수 있는 컴포넌트들 또는 물질들의 포괄적인 리스팅으로서 의도되지 않는다. 3-차원적 캐패시터 및 특히 애노드 층, 캐소드 층, 단자들, 도전성 돌출부들, 유전체, 또는 "그린 테잎" 층과 같은 3-차원적 캐패시터의 피쳐들을 생성하는데 사용되는 물질들은 실시예에 따라 변화하며, 아마도 특정 실시예의 신규한 피쳐 또는 양상을 생성하는 역할을 할 것이나, 개시물의 범위를 제한하지 않을 것이다.
주어진 3-차원적 캐패시터의 다양한 컴포넌트들 또는 피쳐들에 대한 물질 선택들은 다음을 포함한다(그러나 이에 제한되는 것은 아님): 전극들에 대해 - 은(약 100% 중량 퍼센트), 은 팔라듐 합금(약 95% Ag 내지 약 5% 팔라듐 중량 퍼센트와 같은), 팔라듐, 및 금, 백금, 이리듐 및 이들의 합금들과 같은(그러나 이에 제한되는 것은 아님)다른 귀금속들 뿐 아니라 텅스텐, 몰리브덴, 탄탈룸, 니오븀, 하프늄 및 레늄과 같은(그러나 이에 제한되는 것은 아님) 내화 금속들, 및 니켈, 니켈 합금, 구리 및 구리 합금들과 같은(그러나 이에 제한되는 것은 아님) 비금속(base metal)들; 유전체 층에 대해: 세라믹 및 유리-세라믹, 은-코팅된 세라믹들, 팔라듐-코팅된 세라믹들, 은 팔라듐 코팅된 세라믹들 등(그러나 이에 제한되는 것은 아님)과 같은 귀금속 코팅된 세라믹들뿐 아니라, 은 코팅되는 포뮬레이팅된 바륨 티탄산염 기반 유전체들, 은 코팅된 유리 비드들, 및 무기 산화물들, 예컨대, 알루미나 및 탄탈룸 산화물(그러나 이에 제한되는 것은 아님).
이제 도면들로 돌아가, 예시적인 3-차원적 캐패시터들의 다양한 양상들, 피쳐들 및 실시에들 및 제조 방법들이 더욱 상세히 제시될 것이며, 도면들에서 동일한 참조 번호들은 도면들 전반에 걸쳐 동일한 엘리먼트들을 나타낸다. 도면들 및 상세한 설명에서 진술되는 바와 같은 실시예들은 설명에 의하여 제공되며, 3-차원적 캐패시터, 3-차원적 캐패시터를 만들기 위한 방법들 또는 3-차원적 캐패시터 내에 포함될 수 있는 구성의 특정 물질들의 범위에 대한 제한으로서 의도되지 않는다. 따라서 3-차원적 캐패시터는 본 기술분야의 당업자에게 이해되는 바와 같이 첨부되는 청구항들 및 그들의 동등물들의 범위 내에 있는 하기의 예시들의 임의의 수정들 및 변경들을 포함한다.
3-차원적 캐패시터의 예시적인 실시예들에 따라, 유전체 층에 비-코팅된 세라믹 입자들 대신에 금속 코팅된 세라믹 입자들을 사용함으로써, 변형된 제조 프로세스가 3-차원적 캐패시터 실시예를 생성하기 위하여 사용될 수 있다. 코팅된 유전체 물질 선택은 3-차원적 캐패시터 실시예를 제공(render)하기 위하여 향상된 제조 방법과 합쳐질 수 있다.
3-차원적 캐패시터의 몇몇 실시예들은 다중-층 세라믹 캐패시터들(MLCC) 등을 포함하고, 따라서 본 개시물에 설명되고 개시되는 3-차원적 캐패시터의 실시예들 중 다수가 MLCC 내에 단일 삼중층을 나타낼 수 있는 단일 "전극-유전체-전극" 어레인지먼트(EDE)만을 나타내도록 의도된다는 것이 이해될 것이다.
도 1-2는 본 발명의 예시적인 실시예에 따른 EDE 삼중층들을 갖는 MLCC를 생성하기 위하여 사용될 수 있는 하나의 예시적인 제조 프로세스(100)를 총괄적으로 예증한다. 도 1을 참고하여, MLCC에 대한 제조 프로세스에서, 세라믹 파우더(205)가 용매, 폴리머 수지 및 첨가물들, 예컨대 분산제를 포함할 수 있는 화합물과 같은(그러나 이에 제한되는 것은 아님) 캐리어로 혼합되어, 세라믹 슬러리(210)를 형성한다. 세라믹 슬러리(210)는 프로세스의 테잎 주조 단계(110)에서 "그린 세라믹 테잎"(215)을 주조하는데 사용된다. 세라믹 파우더 슬러리로부터 만들어진 그린 테잎(215)은 결국 캐패시터의 유전체 층으로서 기능할 것이다. 예시적인 그린 테잎이 세라믹 슬러리로부터 형성되는 것으로 상기에서 설명되나, 발명의 실시예들은 포뮬레이팅된 바륨 티탄산염 기반 유전체들과 같은(그러나 이에 제한되는 것은 아님) 세라믹들, 저온 동시 소성 세라믹들에서 사용되는 Ca-B-Si-0 시스템 유리 세라믹들 및 고온 동시 소성 세라믹들에서 사용되는 알루미나 유리 세라믹들과 같은(그러나 이에 제한되는 것은 아님) 유리 세라믹들 및 다양한 금속 코팅된 세라믹들 및 무기 산화물들 및 화합물들에 더하여, 또는 그것을 제외한 물질들로부터 만들어진 그린 테잎 컴포넌트들을 포함할 수 있다는 것이 이해될 것이다. 코팅 또는 혼합을 위해 사용되는 금속은, (약 95%Ag 및 약 5%Pd, 보다 바람직하게는 90% Ag 및 약 10%Pd, 가장 바람직하게는 약 70%Ag 및 약 30%Pd 범위의 은 팔라듐의 중량 퍼센트 조성과 같은) 은-팔라듐 합금들(그러나 이에 제한되는 것은 아님) 뿐 아니라, 팔라듐, 팔라듐 합금들, 백금, 백금 합금들, 은, 은 합금들, 금, 금 합금들 및 다른 귀금속들 및 그들의 개별적인 합금들, 예컨대, 이리듐, 로듐, 루테늄 뿐 아니라 구리, 니켈, 철, 코발트, 망간, 티타늄, 아연과 같은(그러나 이에 제한되는 것은 아님)비금속들 및 텅스텐, 몰리브덴, 지르코늄, 탄탈룸 및 니오븀과 같은(그러나 이에 제한되는 것은 아님) 내화 금속들을 포함할 수 있다.
그린 테잎의 표면 텍스쳐링은 또한 기계적 롤러를 사용하여 만들어질 수 있다. 예를 들어, 그린 테잎의 최상부 상에서의 롤링 이후에, 롤러 상의 텍스쳐는 그린 테잎으로 전달될 수 있다. 추후에, 일단 주조되면, 그린 테잎(215)은 단계(120)에서 스크린 프린팅될 예시적인 프로세스에서 진행된다.
단계(120)에서 스크린 프린팅 이전에, 전극 금속 파우더(220)는 전극 잉크(225)를 형성하기 위하여 캐리어 화합물과 혼합된다(단계(115)). 전극 잉크(225)는 최종적인 MLCC의 단일 유전체-도전성 이중층을 형성하기 위하여 세라믹 그린 테잎(215)으로 스크린 프린팅된다(단계(120)). 단계들(105 내지 120)이 반복됨에 따라, 다수의 스크린 프린팅된 그린 테잎 시트들(230)은 그 다음의 시트의 그린 테잎의 바닥 표면과의 스크린 프린팅된 도전성 층의 반복된 병치(juxtaposition)를 통해 EDE 삼중층들이 생성되도록 단계(125)에서 적층되며, 각각의 시트는 단일 유전체-도전성 다중층을 포함한다. 단계(125)로부터 초래되는 적층물은 라미네이션 프로세스에서 단계(130)에서 함께 라미네이팅된다. 결과적인 라미네이팅된 적층물(235)은 그 후 단계(135)에서 다수의 인터리빙된 EDE 삼중층들로 이루어지는 개별적인 세라믹 그린 칩들(240)로 변환된다.
도 2에서, 프로세스(100)는 단계(140)에서 파이어링(firing) 프로세스에 노출되는 개별적인 세라믹 그린 칩들(240)을 계속한다. 파이어링 프로세스(단계(140)에서, 그린 세라믹 칩들(240)은 전술한 슬러리들의 유기물들을 제거되게 하기 위하여 벨트 퍼니스(belt furnace) 등을 통해 전송될 수 있고, 이에 의하여 그린 세라믹 칩(240)을 EDE 삼중층들로 이루어지는 세라믹 캐패시터 칩(245)으로 소결시킨다.
단계(150)에서, 소결된 세라믹 캐패시터 칩(245)은 그 후 도전성 금속 파우더(255)로부터 혼합된(단계(145)) 종료 잉크(250)에 담금(dipping)을 통해 2개의 단부들 각각에서 금속화될 수 있다. 종료 금속화는 회로 보드 애플리케이션들에 대한 전기 콘택 포인트들 뿐 아니라 교호하는(alternating) 도전성 플레이트들(애노드 대 애노드 및 캐소드 대 캐소드) 사이에 내부 접속부를 제공한다. 종료된 칩들(260)은 그 후 MLCC(265)가 되기 위해 건조되고, 종료 파이어링 프로세스의 단계(155)에서 다시 파이어링된다. 최종적으로, 단계(160)에서, 종료 금속화를 보호하고 납땜 접속들의 용이성을 제공하기 위하여 도금 프로세스에서 주석 도금이 MLCC들(265)에 적용될 수 있다. 제조 분야의 당업자에게 알려진 바와 같이, MLCC들(265)은 그 후 회로에서의 이용 이전에 품질 제어를 위해 단계(165)에서 테스팅 프로세스를 통과할 수 있다.
고유 컴포넌트 선택과 결합되는 변형된 제조 프로세스
상기 설명된 예시적인 코팅되지 않은 세라믹 파우더(205) 대신에 금속 코팅된 세라믹 입자들을 사용함으로써, 변형된 세라믹 캐패시터 제조 프로세스(100)가 3-차원적 캐패시터 실시예들을 생성하는데 사용될 수 있다.
은 코팅된 유전체들과 같은(그러나 이에 제한되는 것은 아님) 연속되는 미립자 코팅을 특징으로 하는 금속-코팅된 세라믹 파우더들은 3-차원적 MLCC의 다양한 실시예들에서 이용된다. 은 코팅된 유리 비드들은 현 기록 시점에서 로드 아일랜드 운소켓의 Technic, Inc. 및 펜실베니아 멜번의 Potters Industries, Inc.로부터 이용가능하다.
통상적으로, 금속-코팅된 세라믹 파우더의 금속 코팅은 귀금속의 경우에 은 또는 은-팔라듐 합금, 또는 비금속 MLCC의 경우에 니켈 또는 니켈 합금들과 같은(그러나 이에 제한되는 것은 아님) 전극 층을 생성하는데 사용될 수 있는 도전성 파우더와 일치한다. 다른 실시예들에서, 일관성 없고 결함 있는 코팅들을 갖는 금속-코팅된 세라믹 파우더들이 이용될 수 있다. 또한, 주어진 3-차원적 캐패시터 실시예로 파우더가 통합되기 이전에 미립자 코팅이 몇몇 금속-코팅된 세라믹 파우더들에서 실질적으로 일관되더라도, 금속 코팅된 세라믹 미립자들의 페이스트들로의 혼합의 프로세스 동안에 코팅의 연속성에서의 결함들이 발생할 수 있다. 코팅된 미립자 피쳐들이 연속적인 일관된 코팅 또는 일관성 없고 결함 있는 코팅을 특징으로 하는지와 무관하게, 코팅된 미립자는 3-차원적 캐패시터 실시예의 유전체 층을 효율적으로 형성하는데 사용될 수 있다.
바람직하게, 금속 코팅과 세라믹 미립자 기판 사이의 내재 표면 장력으로 인하여, 금속 코팅의 불연속성은 소결 온도로의 노출의 결과로서 발생할 수 있다. 본 기술분야의 당업자는 주어진 소결 온도로의 금속-코팅된 미립자의 노출이 금속 코팅으로 하여금 미립자로부터 흐르고 이웃 미립자 사이의 보이드(void)들에서 집합(aggregate)하게 할 수 있다는 것을 이해할 것이다. 유전체 미립자의 표면으로부터 흐른 금속 코팅의 결과적인 집합체들은 병치된 유전체 미립자 사이에 공동(cavity)들에 자리잡고, MLCC 내에 애노드 또는 캐소드 층에 실질적으로 접촉하여, 이에 의해, 전극 층으로부터 실질적으로 직각으로 유전체 층으로 돌출되는 애노드 또는 캐소드 층의 도전성 연장부를 효율적으로 생성한다. 특히 그리고 바람직하게, 집합된 금속 코팅의 다수의 돌출부들은 도전성 층들에 기인하는 표면 영역의 증가에 의해, MLCC의 전체 공간 풋프린트를 확장시키지 않고, MLCC의 캐패시턴스 밀도를 증가시키는 역할을 한다. 소결 이후에 금속 코팅의 몇몇 집합체들로부터 초래될 수 있는 돌출부의 두께는 약 0.001 미크론 내지 약 10 미크론 범위인, 전체 입자 두께의 1% 내지 90%인 것으로 여겨진다.
본 기술분야의 당업자는 다양한 제조 및 물질 파라미터들이 코팅된 유전체 미립자로부터 도전성 코팅의 흐름 및 집합을 제어하기 위하여 레버리징(leverage)될 수 있고, 따라서 특정 프로세스 파라미터 세팅 조합 또는 물질 피쳐들이 신규하거나 또는 결과들을 신규하게 만들 수 있더라도, 프로세스 파라미터 세팅들 또는 물질 피쳐들의 변형들이 본 개시물의 범위를 제한하지 않을 것임을 인지할 것이다. 금속-코팅된 미립자로부터의 금속 코팅의 흐름 및 집합에 영향을 미치도록 레버리징될 수 있는 제조 파라미터들 및 물질 피쳐들은 금속 코팅 퍼센트, 유전체 층의 두께, 소결 온도 및 소결 시간을 포함한다(그러나 이에 제한되는 것은 아님).
3-차원적 캐패시터의 몇몇 실시예들은 코어-쉘(core-shell) 세라믹 입자들로 이루어지는 유전체 물질 선택을 레버리징할 수 있다. 코어-쉘 세라믹 입자의 코어는 BaTi03의 조성을 가질 수 있는 반면, 쉘들은 캐패시턴스의 온도 계수들을 변형하기 위하여 도펀트들에서 풍부할 수 있다. 조성 분포(코어-쉘 구조물)는 요구되는 온도 범위에 걸쳐 일관적인 유전율을 제공할 수 있다.
도 2는 3-차원적 캐패시터의 예시적인 일 실시예를 형성할 수 있는 단일 EDE 삼중층(300)의 횡단면도를 예증하며, 여기서 3-차원적 구조물들(돌출부들)이 유전체 미립자들 상에 도전성 코팅들로부터 형성된다. 전체 층(305)은 예를 들어, 금속 코팅된 세라믹 입자들(315)을 포함할 수 있으며, 여기서 세라믹 미립자 상의 도전성 금속 코팅은 은-팔라듐 합금들, 팔라듐, 팔라듐 합금들, 백금, 백금 합금들, 은, 은 합금들, 금, 금 합금들 등(그러나 이에 제한되는 것은 아님)을 포함할 수 있다. 유전체 미립자상의 은-팔라듐 코팅을 포함할 수 있는 실시예들의 비제한적 예로서, 은-팔라듐 코팅의 중량 퍼센트 조성은 약 95%Ag 및 약 5%Pd, 보다 바람직하게는 약 90%Ag 및 약 10%Pd, 그리고 가장 바람직하게는 약 70%Ag 및 약 30%Pd 범위일 수 있다.
몇몇 실시예들에서 사용되는 유전체 미립자상의 도전성 금속 코팅은 이리듐, 로듐 및 루테늄(그러나 이에 제한되는 것은 아님)과 같은 다른 귀금속들 및 그들의 개별적인 합금들을 포함할 수 있다. 부가적으로, 몇몇 실시예들은 구리, 니켈, 철, 코발트, 망간, 티타늄, 아연과 같은(그러나 이에 제한되는 것은 아님) 비금속들을 포함하는 금속 코팅을 갖는 미립자를 포함할 수 있다. 추가로, 텅스텐, 몰리브덴, 지르코늄, 탄탈룸 및 니오븀과 같은(그러나 이에 제한되는 것은 아님) 내화 금속들로 코팅되는 유전체 미립자를 포함할 수 있는 것으로 구상된다.
또한, 예시적인 유전체 층(305)이 코팅된 세라믹 입자들로 이루어지는 것으로 설명되나, 층(305)에서 코팅된 입자들의 유전체 부분은 세라믹 및 유리-세라믹과 같은(그러나 이에 제한되는 것은 아님) 세라믹들, 은-코팅된 세라믹들, 팔라듐-코팅된 세라믹들, 은 팔라듐 코팅된 세라믹들, 등과 같은(그러나 이에 제한되는 것은 아님) 귀금속 코팅된 세라믹들 뿐 아니라 은 코팅되는 포뮬레이팅된 바륨 티탄산염 기반 유전체들, 은 코팅된 유리 비드들, 및 알루미나 및 탄탈룸 산화물과 같은(그러나 이에 제한되는 것은 아님) 무기 산화물들을 제외한 유전체 물질로 이루어질 수 있는 것으로 구상된다. 또한, 세라믹 입자들(315)상의 금속 코팅(320)은 유전체 그린 시트의 생성 이전에 실질적으로 균일할 수 있으나(미도시), 금속 코팅(320)은 바람직하게는 소결 이후에 불연속적이 된다.
유전체 층(305)은 2개의 전극 플레이트들(310A, 310C) 사이에 위치되는 세라믹 입자들(315)의 전체 층으로서 도시된다. 특히, 플레이트(310A)는 애노드 플레이트를 그리고 플레이트(310C)는 캐소드 플레이트를 나타내는 것으로서 도 3의 예증에서 지정되었으나, 본 기술분야의 당업자는 도전성 플레이트(310)가 충전된 캐패시터에서 애노드 또는 캐소드로서 작동할 수 있는 것을 이해할 것이다. 유전체 층(310)의 세라믹 입자들은 통상적으로 크기가 약 0.01 내지 약 10미크론의 범위이지만, 본 기술분야의 당업자에 의하여 이해되는 바와 같이, 다른 유전체 입자 크기 범위들이 가능하다.
상기 설명된 바와 같이, 세라믹 칩들의 소결 이후에 금속 코팅(320)에서의 불연속성은 주로 금속 및 세라믹과 같은(그러나 이에 제한되는 것은 아님) 코팅된 유전체 입자들(315)의 다른 물질들 간에 표면 장력으로 인한 것이다. 일반적으로, 소결 온도에 도달된 이후에, 온도는 금속 코팅(320)으로 하여금 유전체 세라믹 입자들(315) 사이에 공동들(325)로 흐르고 집합하게 한다. 바람직하게, 용융된 미립자 코팅으로부터 초래되는 집합된 금속(320)은 애노드(310A) 또는 캐소드(310A) 플레이트들 중 하나로부터 유전체 층을 통해 실질적으로 아래쪽으로 수직하게 연장되거나 돌출되는 다수의 3-차원적 구조물들 또는 돌출부들(320)을 형성하기 위하여 냉각될 것이다. 도전성 물질로 이루어지는 3-차원적 구조물들(320) 중 다수는 EDE 삼중층(300)의 애노드(310A) 또는 캐소드(310C) 플레이트 중 하나를 갖는 내부 구조물(330)을 형성할 수 있다. 본 기술분야의 당업자는 도전성 플레이트들(310A, 310C)에 기인하여 전체 표면 영역들이 효율적으로 증가될 수 있음을 이해할 것이며, 유전체 물질은 유전체 입자들(315) 사이에 전부 확산되고, 따라서 캐패시터(300)의 전체 캐패시턴스 밀도를 증가시킨다.
캐패시턴스 밀도의 비제한적 실시예가 증가함에 따라, 3-차원적 캐패시터의 실시예들은 전통적 캐패시터 설계들에 대해 약 열(10)배 내지 약 천(1000)배 사이의 어느 정도로 증가된 용량 밀도를 갖는 것으로 추정되었다. 그렇기는 하지만, 용량 밀도 증가의 상기 범위는 단지 예시를 목적으로 제공되고, 개시물의 범위에 대한 제한 인자가 아닐 것이다. 본 기술분야의 당업자는 주어진 3-차원적 캐패시터 실시예가 회로에서 동등하거나 거의 동등한 공간 풋프린트를 요구하는 다른 용량 설계에 비교하여, 증가된 용량 밀도를 가질 수 있음을 인지할 것이다.
중요하게, 본 기술분야의 당업자는 유전체(305) 및 도전성(310) 층들에 실질적으로 직각인 것들을 제외한 각도들이 유전체 미립자 코팅(315)의 집합의 결과로서 구상되고, 따라서 다양한 층들에 실질적으로 직각인 3-차원적 구조물들(330)의 상기 설명은 3-차원적 캐패시터(300)의 범위를 제한하지 않을 것임을 이해할 것이다. 형성되는 3-차원적 구조물들(315, 320) 양자 모두는 주어진 도전체에 기인하여 전체 표면 영역을 증가시키고, 또한 본질적으로 주어진 EDE 삼중층(300) 내에 다수의 작은 마이크로-캐패시터 삼중층 어레인지먼트들을 형성한다.
상기 설명된 예시적 실시예와 같은 3-차원적 캐패시터(316)를 생성하기 위하여 유전체 층(305)에서 사용하기에 적합한 금속-코팅된 세라믹 파우더들이 상업적으로 제조될 수 있다. 특정 조합들이 다른 것들보다 더욱 바람직할 수 있으나, 혁신적 캐패시터 구조물은 다양한 유전체 미립자 물질들 및 코팅 조합들을 포함할 수 있다. 또한, 본 기술분야의 당업자는 다양한 파라미터들이 금속 코팅 퍼센트, 소결 온도, 및 소결 시간의 선택과 같은(그러나 이에 제한되는 것은 아님) 3-차원적 캐패시터의 3-차원적 구조물들의 양상들 또는 특성들을 제어하는데 사용될 수 있음을 인지할 것이다.
도 4는 3-차원적 캐패시터의 예시적인 일 실시예를 형성하는 단일 EDE 층(404)의 횡단면도를 예증하며, 여기서 3-차원적 구조물들이 유전체 입자들 또는 코팅된 유전체 입자들의 유전체 슬러리로 혼합되는 금속 입자들(421)로부터 형성된다. 상기 설명된 프로세스(100)의 단계(210)과 일관되게, 전극 플레이트들(410A, 410C)이 그린 테잎(215, 405) 위에 프린팅되고, 여기서 그린 테잎(215, 405)은 순수한 유전체 슬러리(210)로부터 만들어지는 대신에, 금속 코팅된 유전체 미립자(415) 또는 유전체 입자들 및 금속 미립자(421)의 혼합물로 만들어진다. 도 3의 실시예에 대하여 상기 설명된 바와 같이, 금속 코팅된 유전체 미립자는 도전성 코팅 및 유전체 미립자의 임의의 조합으로 이루어질 수 있는 것으로 계획되고, 따라서 특정 미립자 및 도전성 코팅 물질 선택들 및 조합들이 예시를 목적으로 본 명세서에 공급되고, 개시물의 범위를 제한하지 않을 것임이 이해될 것이다. 유사하게, 금속 미립자(421)는 은, 은 팔라듐 합금, 니켈, 니켈 합금들, 구리, 구리 합금들 등(그러나 이에 제한되는 것은 아님)을 포함하는 임의의 적절한 도전성 물질로 이루어질 수 있는 것으로 구상된다. 유전체 입자들(415)의 금속 코팅은 금속 미립자(421)와의 기계적 혼합으로부터의 결과로서 불연속적일 수 있고, 그러나 소결 이후에 코팅은 일반적으로 3-차원적 구조물들 또는 돌출부들(420)이 유전체 층에 실질적으로 직각으로 형성되도록 흐르고 집합될 것인데, 일부는 상부 전극과의 계면(431A)상에 형성되고, 일부는 계면(430B)상에 형성되고 바닥부 전극에 연결되며, 금속 미립자(421)가 도처에 집합된다.
도 2에 예증되는 3-차원적 캐패시터 층의 제조는 본질적으로 프로세스(100)에 대하여 설명된 것과 동등하다. 다시, 도 3에 예증되는 예시적인 실시예의 3-차원적 캐패시터를 제조하기 위하여, 대개 도 1-2와 함께 설명된 것과 같은 제조 프로세스에 대한 변형들이 이루어진다. 특히, 단계(105)에서, 금속 코팅된 유전체(315)가 MLCC 제조에서 세라믹 유전체 파우더(205) 대신에 사용된다면, 결과적인 3-차원적 캐패시터가 도 3의 실시예와 유사한 구조를 가질 것이다. 유사하게, 도전성 미립자(421) 및 유전체 입자들 및 코팅된 유전체 미립자(415)의 기계적 혼합물이 파우더(205) 대신에 삽입된다면, 결과적인 3-차원적 캐패시터는 도 4의 실시예와 유사한 구조를 가질 것이다.
고유한 컴포넌트 선택 및 부가적인 제조 단계들
다양한 신규한 컴포넌트 선택들을 수용하기 위한 부가적인 제조 단계들의 통합에 의하여, 고유한 세라믹 캐패시터 제조 프로세스(100)가 3-차원적 캐패시터를 생성하는데 사용될 수 있다.
도 5는 3-차원적 캐패시터의 예시적인 실시예를 형성할 수 있는 단일 EDE 삼중층(500)의 횡단면도를 예증하며, 여기서 금속 입자들(521)은 유전체 그린 테잎(215, 505)으로 침투된다. 금속 입자들(521)이 유전체 입자들(515) 사이의 보이드들로 가압되도록, 미세한 미립자를 함유하는 금속 파우더는 슬러리로 만들어지고, 프로세스(100)에 대하여 설명된 유전체 그린 테잎(215)의 표면에 적용된다. 도 3 및 도 4 실시예들에 대하여 설명된 것과 유사하게, 금속 미립자(521)는 은, 은 팔라듐 합금, 니켈, 니켈 합금들, 구리, 구리 합금들 등(그러나 이에 제한되는 것은 아님)을 포함하는 임의의 적절한 도전성 물질로 이루어질 수 있는 것으로 구상된다. 따라서, 금속 미립자 물질 선택들이 본 기술분야의 당업자들에 의해 고안될 것이며, 개시물의 범위를 제한하지 않을 것임이 이해될 것이다.
본질적으로, 미세한 입자 금속 슬러리의 적용은 금속 입자들(521)로 하여금 유전체 테잎(215, 505)의 "포어(pore)들"을 침투시키도록 하고, 이에 의하여 잠재적으로 플레이트들(510A, 510C)과의 계면(530)을 형성하는 돌출부들(522)을 생성하기 위해 집합된다. 바람직하게, 임의의 계면화된(interfaced) 돌출부들(522)은 도전성 플레이트들(510A, 510C)에 기인하여 표면 영역을 효율적으로 증가시키도록 작동할 수 있다.
다시 프로세스(100)를 참조하여, 적절히 미세-크기설정된 금속 미립자(521)를 포함하는 슬러리의 증착이 전극 스크린 프린팅 단계(120)에서 전극 잉크(510A, 510B)의 프린팅 이전에 유전체 테잎(215)에 적용될 수 있도록, 단계(110) 이후에 그리고 스크린 프린팅 단계(120) 이전에 부가적인 단계가 부가될 수 있다.
도 6은 3-차원적 캐패시터의 예시적인 실시예를 형성할 수 있는 단일 EDE 삼중층(600)의 횡단면도를 예증하며, 여기서 금속 입자들(621)은 유전체 그린 테잎(215, 605)으로 침투되고, 도전체 플레이트들은 유전체 층(605)에 인접한 낮은 용융점 전극 물질의 층을 포함한다. 도 5의 실시예와 유사하게, 도 6은 유전체 층(605)에 인접한 낮은 용융점 금속 도전체(611A, 611C)의 확산에 의하여 형성되는 전극 구조물을 예증한다(낮은 용융점은 1차 도전체 플레이트들(610A, 610C)에 대하여 사용되는 물질의 용융점에 관련됨). 예를 들어, 약 95% Ag/5% Pd(은/팔라듐 합금)의 상부 전극 층(610A, 610C) 아래에 100% 은 전극(611A, 611C)의 사용은 소결 단계(140) 동안에 유전체 미립자(615) 사이에 공동들로의 금속 흐름을 증가시킬 수 있고, 이에 의하여 선택적인 침투된 금속 미립자(621)와 함께 3-차원적 구조물들 또는 돌출부들(622)을 생성한다. 특히, 도 6의 예증은 낮은 용융점 도전체 층들(611A, 611C) 및 침투된 금속 미립자(621) 양자를 모두 포함하는 실시예를 도시하지만, 낮은 용융점 물질은 유전체 미립자(615) 사이의 보이드들로의 소결시 낮은 용융점 물질이 흐를 때 도전성 돌출부들을 적절히 생성할 수 있으므로, 유사한 실시예들은 침투된 미립자(621)를 포함하지 않을 수 있다는 것이 이해될 것이다.
도 3 및 도 4의 실시예들에 대하여 설명된 것과 유사하게, 금속 미립자(621)는 은, 은 팔라듐 합금, 니켈, 니켈 합금들, 구리, 구리 합금들 등을 포함하는(그러나 이에 제한되는 것은 아님) 임의의 적절한 도전성 물질로 이루어질 수 있다. 따라서, 금속 미립자 물질 선택들이 본 기술분야의 당업자들에 의하여 고안될 것이고, 개시물의 범위를 제한하지 않을 것임이 이해될 것이다. 중요하게, 본 기술분야의 당업자들은 도 6의 실시예와 유사한 실시예들이 1차 도전체들이 유전체에 대해 병치되도록 낮은 용융점 도전체 층들에 1차 도전체들 위에 위치되게 요구할 것임을 또한 인지할 것이다.
다시 프로세스(100)를 참고하여, 낮은 용융 전극 페이스트가 동일한 단계에서, 그러나 1차 전극들(610)의 프린팅 이전에 프린팅되도록, 스크린 프린팅 단계(120) 내에 부가적인 단계가 부가될 수 있다.
도 3 내지 6에 대하여 설명되고 도시된 3-차원적 캐패시터의 예시적인 실시예들은 은, 은/팔라듐 합금, 니켈, 니켈 합금들, 구리 또는 구리 합금들과 같은(그러나 이에 제한되는 것은 아님) 강성 페이스트들 또는 도전성 미립자들로 주로 이루어지는 전극 층들을 이용한다. 그러나 3-차원적 캐패시터의 다른 실시예들은 은 코팅된 세라믹 미립자 또는 도전성 코팅 및 비도전성 물질의 임의의 조합과 같은(그러나 이에 제한되는 것은 아님) 금속 코팅된 비도전성 물질을 포함하는 애노드 및 캐소드 층들을 이용한다. 또한, 3-차원적 캐패시터의 도전성 층들에 대해 금속 코팅된 비도전성 물질을 이용하는 그러한 실시예들에서, 비도전성 물질 또는 대안적으로 도전성 코팅에 기인하여 도전성 층의 특정 중량 퍼센트는 실시예에 따라 변화할 수 있고, 약 1% 내지 약 90% 범위일 수 있다. 바람직하게, 그러한 실시예들은 3-차원적 구조물의 다양한 이익들을 제공하는 것 외에도, 전통적 캐패시터 어레인지먼트들에 대한 비용 절약들을 실현할 수 있다.
도 7은 3-차원적 캐패시터의 예시적인 실시예를 형성할 수 있는 단일 EDE 삼중층(700)의 횡단면도를 예증하며, 여기서 금속 코팅된 미립자(720)는 유전체 층(705)이 사이에 샌드위칭되는 도전성 층들(710A, 710C)을 생성하는데 사용된다. 예시적인 도 7의 실시예에서, 스크린 프린팅 단계(120)에서 그린 테잎(705) 위에 적용된 전극 잉크(225)는 금속 코팅된 세라믹 파우더 뿐 아니라 본 기술분야의 당업자에게 고안될 수 있는 임의의 다른 미립자 및 코팅 조합들과 같은(그러나 이에 제한되는 것은 아님) 도전성 코팅된 미립자를 포함할 수 있다. 바람직하게, 단계(410)에서 소결 온도에 노출 시, 3-차원적 금속 네트워크(720)가 전극 층들(710)에서 용융된 미립자 코팅의 집합으로부터 초래될 때, 잉크로부터 기능적 전극 층(710)이 형성된다. 중요하게, 몇몇 실시예들에서, 전극 층들(710)의 3-차원적 금속 네트워크(720)는 또한 전극 및 유전체를 기계적으로 혼합함으로써 달성될 수 있다.
도 8은 3-차원적 캐패시터의 예시적인 실시예를 형성할 수 있는 단일 EDE 삼중층(800)의 횡단면도를 예증하며, 여기서 금속 코팅된 세라믹 층(811A, 811C)이 유전체 층(805)과 전극 층들(810A, 810C) 사이에 형성된다. 이 예시적인 실시예에서 유전체 층(805)은 예컨대, 표준적인 코팅되지 않은 세라믹들과 같은 유전체 물질들로부터 형성될 수 있다. 금속-코팅된 세라믹 층(811)은 네트워크(820)를 형성하고, 개별적인 전극 층들(810)에 전기적으로 연결된다. 3-차원적 캐패시터의 도 6의 실시예에 대하여 설명된 낮은 용융점 도전성 층과 유사하게, 금속-코팅된 세라믹 층들(811)은 표준적 전극들(810A, 810C)을 프린팅하기 이전에, 금속-코팅된 세라믹 입자들을 포함하는 잉크를 사용하여 단계(120)에서 프린팅될 수 있다(대안적으로, 표준 전극 층이 몇몇 실시예들에서 금속 코팅된 세라믹 미립자 층 이전에 프린팅될 수 있음).
도 3 내지 8에 걸쳐 설명되고 도시된 3-차원적 캐패시터의 예시적인 실시예들은 도전성 입자들의 침투 및/또는 유전체 미립자 상의 도전성 코팅들의 제어된 흐름으로부터 형성된 실시예들이다.
기계적 변환 단계들 및/또는 사전-설계된 플레이트 기하학적 구조를 이용하는 제조 프로세스
3-차원적 캐패시터의 몇몇 실시예들은 계획된 도전체/유전체 기하학적 구조 및/또는 기계적 변환 기법들에 의하여 유전체 층에 실질적으로 직각으로 위치되는 3-차원적 구조물들을 갖는다.
도 9는 3-차원적 캐패시터의 예시적인 실시예를 형성할 수 있는 단일 EDE 삼중층(900)의 횡단면도를 예증하며, 여기서 3-차원적 구조물들(또는 돌출부들)(920)은 애노드(910A) 및 캐소드(910C) 층들로부터 유전체(905)로 수직하게 돌출된다. 2개의 전극들(910)은 유전체 층(905)에 의하여 분리된다. 예시적인 도 9의 실시예에서 유전체 층(905)은 표준적인 코팅되지 않은 세라믹들과 같은(그러나 이에 제한되는 것은 아님) 종래의 유전체 물질들로부터 형성될 수 있으나, 상기 설명된 것과 유사한 코팅된 미립자가 다양한 실시예들에서 사용될 수 있는 것으로 구상된다.
전극 돌출부들(920)을 수용하는 "슬롯들" 또는 "천공(bore)들"은 본 기술분야의 당업자에 의하여 이해되는 바와 같이 임의의 적절한 기계적 디바이스 또는 천공(boring) 방법에 의하여 유전체(905)에 생성된다. 실질적으로 직각인, 3-차원적 전극 연장부들 또는 핑거형(finger-like) 돌출부들(920)은 그 후 도전성 물질로 슬롯들을 충진함으로써 생성된다. 그들의 개별적인 전극들(910A, 910C)에 연결되어, 전극 돌출부들(920)은 애노드와 캐소드 돌출부들(920) 쌍 사이에 중첩(921)의 영역들에서 메인 캐패시터(900) 내에 부가적인 캐패시터 어레인지먼트들을 생성한다. 상기 설명되는 실시예들과 일치하게, 전극 연장부들(920)은 1차 전극 플레이트들(910)과 함께 작용하여, 전극 층들의 유효 표면 영역을 증가시키고, 따라서 그러한 삼중층(900)을 포함하는 캐패시터의 캐패시턴스 밀도를 향상시킨다.
도 9에서, 슬롯들 및 대응 전극 돌출부들(920)이 횡단면에 직각인 것으로 도시된다. 그러나 돌출부들(920)은 그러한 레이아웃이 도시되지 않더라도 에지 금속화 및 종료 기법들에 의해 1차 도전체 플레이트들 중 하나에 전기적으로 연결되는 전극 연장부들(920)을 제공하기 위하여 횡단면에 평행할 수 있다는 것이 이해되어야 한다. 슬롯들을 생성하기 위한 적절한 방법들은 레이저 드릴링, 기계적 펀칭 등(그러나 이에 제한되는 것은 아님)을 포함할 수 있다. 전극 돌출부들을 생성하기 위하여 슬롯들을 충진하기 위한 적절한 방법들은 주어진 도전체 층(910)으로부터 주어진 전극(920)을 절연시키기 위하여 변경 슬롯들을 충진하기 위해 유전체 잉크를 프린팅하는 것 또는 슬롯들을 충진하기 위하여 유전체 테잎 위에 전극 잉크를 프린팅하는 것(그러나 이에 제한되는 것은 아님)을 포함할 수 있다. 패터닝은 또한 포토리소그래픽 기법들 또는 임프린트 프린팅을 통해 달성될 수 있는 것으로 구상된다. 3-차원적 캐패시터 실시예를 생성하기 위하여 유전체의 천공들을 레버리징하기 위한 다른 방법들이 본 기술분야의 당업자들에게 고안될 것이고, 따라서 도면들에 도시되고 본 명세서에 설명되는 특정 예시적인 실시예들은 본 기술분야의 당업자에게 이해되는 바와 같이 개시물의 범위를 제한하지 않을 것이다.
도 9에 도시된 예시적인 실시예 및 유사한 실시예들에 대하여, 패턴 밀도 및 이에 따른 캐패시턴스가 슬롯들을 형성하기 위한 기계적 수단 및 슬롯들을 충진하기 위한 프린팅 수단의 해상도에 의하여 제한된다는 점이 당업자에게 명백해야 한다.
도 10은 3-차원적 캐패시터의 예시적인 실시예를 형성할 수 있는 단일 EDE 삼중층(1000)의 횡단면도를 예증하고, 여기서 3-차원적 구조물들(또는 돌출부들)(1020)은 1차 도전체 층들로부터 유전체 층(1005)으로 돌출된다. 이전에 설명된 실시예들과 유사하게, 도 10의 예시적인 실시예는 바람직하게 유전체(1005)에 연결되는 애노드 및 캐소드 표면 영역의 증가를 통해 캐패시턴스 밀도를 증가시킨다. 전극 구조물(1020)은 임프린트 프린팅, 몰딩 등과 같은(그러나 이에 제한되는 것은 아님) 패터닝 기법들에 의하여 형성될 수 있다. 즉, 3-차원적 구조물들(1020)은 예시적인 프로세스(100)의 단계(120)에서 전극 층(1010)의 스크린-프린팅 이전에 유전체 그린 테잎(215)에 치형부들(teeth)을 갖는 다이의 애플리케이션(스탬핑과 같은)을 통해 변형된 그린 테잎 컴포넌트에 생성될 수 있다.
예시적인 도 10의 실시예의 유전체 층(1005)은 표준적인 코팅되지 않은 세라믹들과 같은 종래의 유전체 물질들로부터 형성될 수 있으나, 그러한 것이 모든 실시예들에서 요구되지는 않는다. 변형된 그린 테잎을 스크린 프린팅 시, 전극들(1010)은 변형된 유전체 층(1005)으로 그린 테잎을 스탬핑 또는 몰딩함으로써 초래된 예시적인 치형 임프린트들에 기인하는 돌기(projection)들(1020)을 요구한다. 돌기들(1020)은 전하를 수집하기 위하여 메인 캐패시터(1000) 내의 부가적인 표면 영역을 효율적으로 생성하기 위하여 연장된 전극들로서 기능할 수 있다.
도 10의 예시적인 실시예 및 유사한 실시예들을 제조하기 위하여, 제조 프로세스(100)에 대한 변형들은 "테잎 주조" 단계(110) 이후에 또는 그동안에 유전체 테잎에 텍스쳐(texture)를 부가하는 단계를 포함할 수 있다. 특히, 당업자는 예증된 것들을 제외한 돌기들(1020)에 대한 패턴들이 3-차원적 캐패시터의 유사한 실시예들에서 사용될 수 있다는 것을 인지할 것이다.
본 명세서에 설명된 프로세스들 또는 프로세스 흐름의 특정 단계들은 주어진 3-차원적 캐패시터 실시예가 설명된 바와 같이 기능하게 하기 위하여 자연스럽게 다른 단계들로 진행되어야 한다. 그러나 3-차원적 캐패시터의 제조는 그러한 순서 또는 시퀀스가 그로부터 초래되는 3-차원적 캐패시터의 기능을 변경시키지 않는다면 설명된 단계들의 순서로 제한되지 않는다. 즉, 몇몇 단계들은 개시물의 범위 및 진의로부터 벗어나지 않고 다른 단계들 이전에, 이후에, 또는 동시에 수행될 수 있음이 인지된다. 몇몇 예시들에서, 특정 단계들이 발명으로부터 벗어나지 않고 제거되거나 수행되지 않을 수 있다.
상기 설명된 바와 같은 3-차원적 캐패시터는 약 1 내지 약 1000개의 층들, 바람직하게는 약 300 내지 약 500개의 층들을 포함할 수 있으며, 유전체 층 두께들은 종종 약 1 내지 약 50 미크론이다. 유전체의 단일 층만이 이용되는 경우, 저온 동시 소성 세라믹(LTCC) 기술들에서 수동 집적에서 종종 보여지는, 단일 층 캐패시터가 형성된다. 3-차원적 캐패시터는 또한 0402 크기(약 0.04 인치 × 약 0.02 인치) 그리고 심지어 0201 크기(약 0.02 인치 × 약 0.01 인치)만 한 것을 포함할 수 있다.
상기 설명된 예시적인 3-차원적 캐패시터 실시예들은 소위 '테잎 프로세스'(도 1-2에 도시된 바와 같은)를 이용한다. 그러나 3-차원적 캐패시터 실시예들은 또한 유전체 층이 실제로 유전체 슬러리를 사용하여 프린팅되는 소위 '습식(wet) 프로세스'를 사용하여 만들어질 수 있다.
3-차원적 캐패시터 및 그 제조 방법들은 예로서 제공되고 개시물의 범위를 제한하도록 의도되지 않는 그것의 실시예들의 상세한 설명들을 사용하여 설명되었다. 설명된 실시예들은 상이한 피쳐들을 포함하며, 실시예들의 전부가 3-차원적 캐패시터의 모든 실시예들에서 요구되는 것은 아니다. 3-차원적 캐패시터의 몇몇 실시예들은 피쳐들 또는 피쳐들의 가능한 조합들 중 일부만을 이용한다. 3-차원적 캐패시터 및 그 제조 방법들의 실시예들의 변형들이 본 기술분야의 당업자에게 이해되는 바와 같이 발명의 범위 내에 포함된다.
MLCC들의 문맥에서 본 명세서에 설명된 시스템들, 디바이스들, 방법들 및 어레인지먼트들, 또는 그것의 피쳐들 또는 양상들은 내장형 수동 컴포넌트 애플리케이션들을 위한 세라믹 및 플라스틱 폴리머 기판들과 같은(그러나 이에 제한되는 것은 아님) 다른 관련된 또는 유사한 애플리케이션들에서 사용될 수 있는 것으로 구상된다. 따라서 개시된 실시예들 또는 그것의 변형들은 특히, 저온 동시 소성 세라믹(LTCC) 애플리케이션들, 고온 동시 소성 세라믹(HTCC) 애플리케이션들, 후막 하이브리드 회로들 및 프린팅된 회로 보드들(PCG)로 통합될 수 있음을 인지할 것이다. 추가로, 3-차원적 캐패시터의 전극 돌출부들이 바람직하게 초-도전체들 또는 초-도전체 애플리케이션들에서 바람직할 수 있는 전극 표면 영역에서의 증가를 생성함에 따라, 개시된 실시예들 또는 그것의 변형들이 초-캐패시터들 또는 초-캐패시터 애플리케이션들에서 이용될 수 있는 것으로 구상된다.

Claims (20)

  1. 증가된 캐패시턴스 밀도를 갖는 캐패시터로서,
    애노드 전극 층;
    유전체 층; 및
    캐소드 전극 층
    을 포함하며, 상기 애노드 및 캐소드 층들 중 적어도 하나는 상기 유전체 층으로의 하나 또는 그 초과의 돌출부(protrusion)들을 포함하는, 캐패시터.
  2. 제1항에 있어서,
    상기 애노드 및 캐소드 층들 중 적어도 하나는 제1 도전체 층 및 제2 도전체 층으로 이루어지며, 상기 제2 도전체 층은 상기 제1 도전체 층의 도전성 물질보다 낮은 용융점을 갖는 도전성 물질을 포함하고, 상기 하나 또는 그 초과의 돌출부들은 상기 제2 도전체 층의 상기 도전성 물질로부터 생성되는, 캐패시터.
  3. 제1항에 있어서,
    상기 유전체 입자들은 최초에 도전성 물질로 코팅되고, 상기 하나 또는 그 초과의 돌출부들은 도전성 코팅 물질로부터 생성되는, 캐패시터.
  4. 제3항에 있어서,
    상기 도전성 코팅 물질은, 은 팔라듐 합금, 니켈, 니켈 합금, 팔라듐, 팔라듐 합금, 백금, 백금 합금, 은, 은 합금, 금, 금 합금, 이리듐, 로듐, 루테늄, 구리, 니켈, 철, 코발트, 망간, 티타늄, 아연, 텅스텐, 몰리브덴, 지르코늄, 탄탈룸 및 니오븀으로 구성되는 그룹으로부터 선택되는, 캐패시터.
  5. 제3항에 있어서,
    상기 애노드 또는 캐소드 층들은, 은 팔라듐 합금, 니켈, 니켈 합금, 팔라듐, 팔라듐 합금, 백금, 백금 합금, 은, 은 합금, 금, 금 합금, 이리듐, 로듐, 루테늄, 구리, 니켈, 철, 코발트, 망간, 티타늄, 아연, 텅스텐, 몰리브덴, 지르코늄, 탄탈룸 및 니오븀으로 구성되는 그룹으로부터 선택되는 물질로 이루어지는, 캐패시터.
  6. 제3항에 있어서,
    상기 유전체 층은, 세라믹, 유리-세라믹, 은-코팅된 세라믹, 팔라듐-코팅된 세라믹, 은 팔라듐 코팅된 세라믹, 은 코팅되는 포뮬레이팅된(formulated) 바륨 티탄산염 기반 유전체들, 은 코팅된 유리 비드들, 알루미나 및 탄탈룸 산화물로 구성되는 그룹으로부터 선택되는 물질로 이루어지는, 캐패시터.
  7. 제3항에 있어서,
    상기 유전체 층은 도전성 입자들을 더 포함하며, 상기 하나 또는 그 초과의 돌출부들은 상기 도전성 코팅 물질 및 상기 도전성 입자들의 조합을 통해 생성되는, 캐패시터.
  8. 제3항에 있어서,
    상기 애노드 및 캐소드 층들 중 적어도 하나는 제1 도전체 층 및 제2 도전체 층으로 이루어지고, 상기 제2 도전체 층은 상기 제1 도전체 층의 도전성 물질보다 낮은 용융점을 갖는 도전성 물질로 구성되고, 상기 하나 또는 그 초과의 돌출부들은 상기 제2 도전체 층 물질 및 상기 도전성 코팅 물질의 조합을 통해 생성되는, 캐패시터.
  9. 제1항에 있어서,
    상기 유전체 층은 도전성 입자들을 더 포함하고, 상기 하나 또는 그 초과의 돌출부들은 상기 도전성 입자들로부터 생성되는, 캐패시터.
  10. 제1항에 있어서,
    상기 애노드 및 캐소드 층들 중 적어도 하나는, 입자들의 도전성 코팅이 전하를 수집하기에 적합한 도전성 네트워크를 형성하게 작동하도록 도전성 코팅을 갖는 유전체 입자들로 이루어지는, 캐패시터.
  11. 제10항에 있어서,
    상기 도전성 네트워크는, 균질한 도전성 물질의 제2 도전성 층을 더 포함하는, 상기 애노드 및 캐소드 층들 중 적어도 하나의 제1 도전성 층인, 캐패시터.
  12. 증가된 캐패시턴스 밀도를 갖는 캐패시터로서,
    애노드 전극 층;
    유전체 층; 및
    캐소드 전극 층
    을 포함하며, 상기 유전체 층은 도전성 물질의 돌출부들을 수용하는 공간을 상기 유전체 층 내에 제공하기 위하여 기계적으로 변경되고, 상기 도전성 물질은 상기 애노드 전극 층 또는 상기 캐소드 전극 층 중 어느 하나와 전기적으로 연통하는, 캐패시터.
  13. 제12항에 있어서,
    상기 유전체 층의 기계적 변경은, 상기 돌출부들이 상기 유전체 층으로 침투하는 핑거형(finger-like) 돌기(projection)들을 포함하도록, 천공(boring) 기법으로 달성되는, 캐패시터.
  14. 제12항에 있어서,
    상기 유전체 층의 기계적 변경은 상기 유전체 층을 몰딩(molding)함으로써 달성되는, 캐패시터.
  15. 제12항에 있어서,
    상기 유전체 층의 기계적 변경은 다이(die)로 상기 유전체 층을 스탬핑함으로써 달성되는, 캐패시터.
  16. 제12항에 있어서,
    상기 도전성 코팅 물질은, 은 팔라듐 합금, 니켈, 니켈 합금, 팔라듐, 팔라듐 합금, 백금, 백금 합금, 은, 은 합금, 금, 금 합금, 이리듐, 로듐, 루테늄, 구리, 니켈, 철, 코발트, 망간, 티타늄, 아연, 텅스텐, 몰리브덴, 지르코늄, 탄탈룸 및 니오븀으로 구성되는 그룹으로부터 선택되는, 캐패시터.
  17. 증가된 캐패시턴스 밀도를 갖는 캐패시터를 제조하기 위한 방법으로서,
    유전체 입자들로 이루어지는 파우더를 유전체 슬러리에 혼합하는 단계 ― 상기 유전체 입자들은 도전성 코팅으로 코팅됨 ― ;
    상기 유전체 슬러리로부터 유전체 테잎을 주조하는 단계;
    프린팅된 그린 시트를 생성하기 위하여 상기 유전체 테잎 위에 잉크의 층을 적용하는 단계 ― 상기 잉크는 전극 층을 형성하도록 작동하는 도전성 입자들로 이루어짐 ― ;
    적어도 하나의 시트의 전극 층이 인접한 시트의 상기 유전체 테잎 층에 병치(juxtapose)되도록, 다수의 프린팅된 그린 시트들을 적층하는 단계; 및
    상기 유전체 입자들상의 상기 도전성 코팅이 상기 유전체 입자들 사이의 보이드(void)들에서 집합하도록(aggregate), 상기 적층된 프린팅된 그린 시트들을 소결하는 단계 ― 상기 도전성 코팅의 집합의 적어도 하나의 인스턴스는 전극 층과 전기적으로 연통함 ―
    를 포함하는, 증가된 캐패시턴스 밀도를 갖는 캐패시터를 제조하기 위한 방법.
  18. 제17항에 있어서,
    상기 유전체 슬러리를 형성하기 위하여 혼합되는 상기 파우더는 도전성 미립자(particulate)를 더 포함하는, 증가된 캐패시턴스 밀도를 갖는 캐패시터를 제조하기 위한 방법.
  19. 제18항에 있어서,
    상기 도전성 미립자는, 은 팔라듐 합금, 니켈, 니켈 합금, 팔라듐, 팔라듐 합금, 백금, 백금 합금, 은, 은 합금, 금, 금 합금, 이리듐, 로듐, 루테늄, 구리, 니켈, 철, 코발트, 망간, 티타늄, 아연, 텅스텐, 몰리브덴, 지르코늄, 탄탈룸 및 니오븀으로 구성되는 그룹으로부터 선택되는 물질로 이루어지는, 증가된 캐패시턴스 밀도를 갖는 캐패시터를 제조하기 위한 방법.
  20. 제17항에 있어서,
    상기 전극 층의 형성에서 상기 유전체 테입 위에 도전성 잉크의 제2 층을 적용하는 단계를 더 포함하며,
    상기 잉크의 제2 층은 상기 도전성 잉크의 제1 층 내에 포함되는 물질의 용융점보다 낮은 용융점을 갖는 도전성 물질로 이루어지는, 증가된 캐패시턴스 밀도를 갖는 캐패시터를 제조하기 위한 방법.
KR1020127018576A 2009-12-16 2010-12-15 3-차원의 높은 표면 영역 전극을 갖는 캐패시터 및 제조 방법 KR20130018644A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US28713509P 2009-12-16 2009-12-16
US61/287,135 2009-12-16
US31381010P 2010-03-15 2010-03-15
US61/313,810 2010-03-15
PCT/US2010/060547 WO2011084502A2 (en) 2009-12-16 2010-12-15 Capacitor with three-dimensional high surface area electrode and methods of manufacture

Publications (1)

Publication Number Publication Date
KR20130018644A true KR20130018644A (ko) 2013-02-25

Family

ID=44306035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127018576A KR20130018644A (ko) 2009-12-16 2010-12-15 3-차원의 높은 표면 영역 전극을 갖는 캐패시터 및 제조 방법

Country Status (6)

Country Link
US (2) US8561271B2 (ko)
EP (1) EP2513926A2 (ko)
JP (1) JP6016637B2 (ko)
KR (1) KR20130018644A (ko)
CN (1) CN102906835B (ko)
WO (1) WO2011084502A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10347433B2 (en) 2009-04-13 2019-07-09 Blue Horizon Innovations, Llc. Advanced dielectric energy storage device and method of fabrication
US20110318213A1 (en) * 2009-09-08 2011-12-29 Carol Anne Handwerker Shell activated sintering of core-shell particles
US8561271B2 (en) * 2009-12-16 2013-10-22 Liang Chai Methods for manufacture a capacitor with three-dimensional high surface area electrodes
US8885322B2 (en) 2010-10-12 2014-11-11 Apricot Materials Technologies, LLC Ceramic capacitor and methods of manufacture
KR101208286B1 (ko) * 2011-04-26 2012-12-05 삼성전기주식회사 세라믹 전자 부품용 다층 박막 필름 및 이의 제조방법
US8448121B2 (en) * 2011-08-11 2013-05-21 International Business Machines Corporation Implementing Z directional macro port assignment
CN104145317B (zh) * 2012-03-05 2016-12-21 株式会社村田制作所 电子部件
CN103219152B (zh) * 2013-04-27 2015-09-30 中国科学院合肥物质科学研究院 基于纳米电极的静电电容器及其制备方法
JP6323029B2 (ja) * 2014-01-24 2018-05-16 富士通株式会社 コンデンサの製造方法
WO2016004381A1 (en) 2014-07-03 2016-01-07 Advanced Materials Technology Porous media compositions and methods for producing the same
US9572261B2 (en) * 2015-03-25 2017-02-14 Texas Instruments Incorporated Conductive through-polymer vias for capacitative structures integrated with packaged semiconductor chips
KR102212640B1 (ko) * 2015-07-06 2021-02-05 삼성전기주식회사 적층 세라믹 전자부품
CN109476872B (zh) 2016-10-25 2021-02-12 惠普发展公司，有限责任合伙企业 材料套装
CN107689300A (zh) * 2017-09-04 2018-02-13 铜陵百墩实业有限公司 一种片式钽电容器
WO2019143598A1 (en) * 2018-01-16 2019-07-25 Frank David L Solid state energy storage device and method of fabrication
JP7401971B2 (ja) * 2019-01-25 2023-12-20 京セラ株式会社 コンデンサ
CN110323061B (zh) * 2019-07-10 2024-05-31 南方科技大学 具有多种烧制模式的三维模组
CN111029146A (zh) * 2019-12-13 2020-04-17 赵德臻 一种干式高压超级电容电池
KR20230095590A (ko) 2021-12-22 2023-06-29 삼성전기주식회사 적층형 커패시터

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3223905A (en) 1964-10-14 1965-12-14 Sprague Electric Co Mixed metal-ceramic capacitor
US3965552A (en) 1972-07-24 1976-06-29 N L Industries, Inc. Process for forming internal conductors and electrodes
US4063341A (en) * 1975-07-09 1977-12-20 E. I. Du Pont De Nemours And Company Process for making multilayer capacitors
US4228482A (en) * 1976-07-07 1980-10-14 E. I. Du Pont De Nemours And Company Multilayer ceramic capacitors
JPH01313803A (ja) * 1988-06-13 1989-12-19 Taiyo Yuden Co Ltd 導電性ペースト
US4880170A (en) 1989-01-03 1989-11-14 Gte Products Corporation Process for producing fine copper powder with enhanced sinterability
JPH07120598B2 (ja) * 1990-01-10 1995-12-20 株式会社村田製作所 積層コンデンサ
US5534290A (en) * 1990-04-03 1996-07-09 Visatech Corporation Surround print process for the manufacture of electrode embedded dielectric green sheets
KR920006856B1 (ko) 1990-04-07 1992-08-20 한국과학기술연구원 주입전극법에 의한 다층세라믹 축전기의 제조방법
US5086021A (en) * 1990-06-28 1992-02-04 E. I. Du Pont De Nemours And Company Dielectric composition
US5155072A (en) * 1990-06-29 1992-10-13 E. I. Du Pont De Nemours And Company High K dielectric compositions with fine grain size
JP2799916B2 (ja) * 1991-07-15 1998-09-21 三菱マテリアル 株式会社 導電性金属被覆セラミックス粉末
KR940010559B1 (ko) 1991-09-11 1994-10-24 한국과학기술연구원 적층 세라믹 캐패시터의 제조방법
JPH05166667A (ja) * 1991-12-19 1993-07-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH0816578A (ja) 1994-06-27 1996-01-19 Fujitsu Ltd 情報管理装置
US7625420B1 (en) * 1997-02-24 2009-12-01 Cabot Corporation Copper powders methods for producing powders and devices fabricated from same
JPH11214240A (ja) * 1998-01-26 1999-08-06 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
US6618238B2 (en) 1998-04-01 2003-09-09 Polyclad Laminates, Inc. Parallel plate buried capacitor
JPH11312629A (ja) * 1998-04-30 1999-11-09 Elna Co Ltd 分極性電極体およびその製造方法と同分極性電極体を備えた電気二重層コンデンサ
WO2004101201A1 (ja) 1998-08-31 2004-11-25 Kenzo Hanawa 微小銅粉及びその製造方法
US6300267B1 (en) * 1998-11-05 2001-10-09 Sarnoff Corporation High dielectric constant buried capacitors with extended operating temperature ranges
JP3397156B2 (ja) 1999-01-13 2003-04-14 株式会社村田製作所 誘電体セラミック原料粉体の製造方法
EP1100295B1 (en) 1999-11-12 2012-03-28 Panasonic Corporation Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
JP2001185437A (ja) 1999-12-24 2001-07-06 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP3827901B2 (ja) 1999-12-24 2006-09-27 太陽誘電株式会社 積層セラミックコンデンサ
CN1178240C (zh) 2000-02-03 2004-12-01 太阳诱电株式会社 叠层陶瓷电容器及其制造方法
US6409776B1 (en) 2000-06-30 2002-06-25 Medtronic, Inc. Implantable medical device having flat electrolytic capacitor formed with nonthrough-etched and through-hole punctured anode sheets
AU2001296470A1 (en) * 2000-10-02 2002-04-15 Marc D. Andelman Fringe-field capacitor electrode for electrochemical device
JP4763237B2 (ja) * 2001-10-19 2011-08-31 キャボット コーポレイション 基板上に導電性電子部品を製造する方法
US6780494B2 (en) 2002-03-07 2004-08-24 Tdk Corporation Ceramic electronic device and method of production of same
JP4548571B2 (ja) 2002-10-08 2010-09-22 日本特殊陶業株式会社 積層コンデンサの製造方法
US6977806B1 (en) 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
JP4200792B2 (ja) 2003-03-12 2008-12-24 株式会社村田製作所 積層セラミックコンデンサ
JP2004349306A (ja) 2003-05-20 2004-12-09 Nec Tokin Corp 電気二重層コンデンサ及び電気二重層コンデンサ積層体
US20060256503A1 (en) 2003-06-30 2006-11-16 Hisato Kato Capacitor
US6972473B2 (en) 2003-08-12 2005-12-06 Tessera, Inc. Structure and method of making an enhanced surface area capacitor
JP4370217B2 (ja) 2004-07-29 2009-11-25 Ｔｄｋ株式会社 積層セラミックコンデンサ
JP4450378B2 (ja) * 2004-10-27 2010-04-14 Ｎｅｃトーキン株式会社 表面実装型コンデンサ及びその製造方法
JP4743507B2 (ja) 2004-11-29 2011-08-10 昭和電工株式会社 固体電解コンデンサ用多孔質陽極体、その製造方法、及び固体電解コンデンサ
KR100674848B1 (ko) 2005-04-01 2007-01-26 삼성전기주식회사 고유전율 금속-세라믹-폴리머 복합 유전체 및 이를 이용한임베디드 커패시터의 제조 방법
TWI270901B (en) 2005-09-16 2007-01-11 Ctech Technology Corp Solid capacitor and fabrication method thereof
JP5263915B2 (ja) * 2006-07-05 2013-08-14 富士通株式会社 キャパシタ素子の製造方法
US7710709B2 (en) 2007-03-30 2010-05-04 Intel Corporation Carbon nanotube coated capacitor electrodes
JP4382841B2 (ja) 2007-08-20 2009-12-16 太陽誘電株式会社 コンデンサ及びその製造方法
US7570479B2 (en) 2007-10-23 2009-08-04 Gemmy Electronics Co., Ltd. Solid electrolytic capacitor
US20100110608A1 (en) 2008-11-06 2010-05-06 Frank Wei Core-shell structured dielectric particles for use in multilayer ceramic capacitors
US8084841B2 (en) 2009-05-05 2011-12-27 Georgia Tech Research Systems and methods for providing high-density capacitors
US8561271B2 (en) * 2009-12-16 2013-10-22 Liang Chai Methods for manufacture a capacitor with three-dimensional high surface area electrodes
WO2012043740A1 (ja) * 2010-09-29 2012-04-05 京セラ株式会社 コンデンサ
US8885322B2 (en) * 2010-10-12 2014-11-11 Apricot Materials Technologies, LLC Ceramic capacitor and methods of manufacture
KR20130111752A (ko) * 2012-04-02 2013-10-11 삼성전기주식회사 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품

Also Published As

Publication number Publication date
US20110310528A1 (en) 2011-12-22
US8561271B2 (en) 2013-10-22
JP6016637B2 (ja) 2016-10-26
JP2013514672A (ja) 2013-04-25
CN102906835B (zh) 2016-08-17
WO2011084502A2 (en) 2011-07-14
CN102906835A (zh) 2013-01-30
US20140233153A1 (en) 2014-08-21
US9343231B2 (en) 2016-05-17
EP2513926A2 (en) 2012-10-24
WO2011084502A3 (en) 2011-11-17

Similar Documents

Publication Publication Date Title
US9343231B2 (en) Methods for manufacture a capacitor with three-dimensional high surface area electrodes
US10037849B2 (en) Ceramic capacitor and methods of manufacture
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
JP7260226B2 (ja) 積層セラミック電子部品及びその製造方法
CN103219151A (zh) 多层陶瓷电子元件及其制造方法
CN103377823B (zh) 多层陶瓷电子元件及其制造方法
CN103219150A (zh) 多层陶瓷电子部件及其制造方法
CN108400014A (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
JP2014049435A (ja) 外部電極用導電性ペースト組成物、これを含む積層セラミック電子部品及びその製造方法
JP2022009433A (ja) 積層セラミック電子部品及びその製造方法
JP2014022714A (ja) 積層セラミック電子部品及びその製造方法
KR20130058430A (ko) 적층 세라믹 전자부품
CN104282436B (zh) 多层陶瓷电容器及其制造方法以及安装电路板
CN103632742B (zh) 用于内部电极的导电胶和使用该导电胶的多层陶瓷电子元件及其制造方法
KR102212640B1 (ko) 적층 세라믹 전자부품
JP2023059785A (ja) キャパシタ部品
KR100765180B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN111292960B (zh) 多层陶瓷电子组件及其制造方法
JP2009266716A (ja) 導電性ペーストおよび積層セラミックコンデンサの製造方法
KR101771737B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2000091152A (ja) 積層電子部品とその製造方法
JP2023033067A (ja) キャパシタ部品及びキャパシタ部品の製造方法
JP2021192460A (ja) 内部電極用導電性ペースト及び積層セラミック電子部品の製造方法
JP2002043172A (ja) Ｃｒ素子

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application