JP2014049435A - 外部電極用導電性ペースト組成物、これを含む積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】本発明は、外部電極用導電性ペースト組成物、これを含む積層セラミック電子部品及びその製造方法に関する。
【解決手段】本発明は、微粒の銅で構成される球形の第１の金属粉末と、上記第１の金属粉末の表面にコーティングされ、上記銅より低い融点を有する第２の金属粉末と、を含む外部電極用導電性ペースト組成物を提供する。
【選択図】図１

Description

本発明は、外部電極用導電性ペースト組成物、これを含む積層セラミック電子部品及びその製造方法に関する。

セラミック材料を用いる電子部品としては、キャパシタ、インダクター、圧電体素子、バリスター及びサーミスターなどがある。

上記セラミック電子部品のうち積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ‐Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、セラミック材料からなるセラミック素体、上記セラミック素体の内部に形成された内部電極及び上記内部電極と電気的に接続されるように上記セラミック素体の表面に設けられた外部電極を含み、小型であり且つ高容量が保障され実装が容易であるという長所を有する。

このような長所により、上記積層セラミックキャパシタは、コンピューター、個人携帯用端末機（ＰＤＡ）及び携帯電話等の様々な電子製品の印刷回路基板に装着されて電気を充電又は放電させる重要な役割をするチップ型のコンデンサーとして用いられ、用いられる用途及び容量等に応じて多様なサイズと積層形態を有することができる。

最近では、電子製品の小型化につれ、上記積層セラミックキャパシタの超小型化及び超高容量化も求められている。このため、誘電体層及び内部電極の厚さを薄くし、より多くの数の誘電体層と内部電極を積層した構造を有する積層セラミックキャパシタが製造されている。

このような超小型及び超高容量の積層セラミックキャパシタには、自動車や医療機器等のような高信頼性を必要とする分野における多くの機能の電子化に合わせて、高信頼性が求められている。

このような高信頼性において問題となる要素としては誘電体層と内部電極の積層数の増加と薄膜化による副作用でセラミック素体に発生する放射型クラックがあり、このようなクラックはひどい場合は内部電極が形成された部分にまで伝達されて製品の信頼性を低下させることがある。

一般に、セラミック素体のクラックは、外部電極の焼成時、銅‐ニッケル（Ｃｕ‐Ｎｉ）合金が形成されるにつれ、拡散速度の差異により外部電極の銅成分が内部電極のニッケル成分に拡散されて内部電極の体積が増え、このような内部電極の体積膨張によって誘電体層に応力が加えられて主に発生する。

本発明の目的は、放射型クラックの発生率を低くすることができる外部電極用ペースト組成物と、これを含む積層セラミック電子部品を提供することである。

本発明の一側面は、微粒の銅で構成される球形の第１の金属粉末と、上記第１の金属粉末の表面にコーティングされ、上記銅より低い融点を有する第２の金属粉末と、を含む外部電極用導電性ペースト組成物を提供する。

本発明の一実施例において、上記第１の金属粉末の粒子サイズが０．１から１．５μｍであることができる。

本発明の一実施例において、上記第２の金属粉末は、上記第１の金属粉末に対して０．１から４５．０重量比で含まれることができる。

本発明の一実施例において、上記第２の金属粉末は、銀（Ａｇ）、スズ（Ｓｎ）及びアルミニウム（Ａｌ）からなる群から選択される少なくとも一つであることができる。

本発明の他の側面は、複数の誘電体層が積層されたセラミック素体と、上記誘電体層の少なくとも一面に形成され、上記セラミック素体の両端面から交互に露出される複数の第１及び第２の内部電極と、上記セラミック素体の両端面に形成され、上記第１及び第２の内部電極と電気的に連結された第１及び第２の外部電極と、を含み、上記第１及び第２の外部電極は、微粒の銅で構成される球形の第１の金属粉末及び上記第１の金属粉末の表面にコーティングされ上記銅より低い融点を有する第２の金属粉末を含む導電性ペーストの焼成によって得られる積層セラミック電子部品を提供する。

本発明の一実施例において、上記第１及び第２の外部電極は、焼成時、７００℃から緻密度が具現されることができる。

本発明の一実施例において、上記第１及び第２の外部電極の表面に第１及び第２のメッキ層が形成されることができる。

また、上記第１及び第２のメッキ層は、上記第１及び第２の外部電極の表面に形成されたニッケル（Ｎｉ）メッキ層と、上記ニッケルメッキ層の表面に形成されたスズ（Ｓｎ）メッキ層で構成されることができる。

本発明のさらに他の側面は、複数のセラミックシートを設ける段階と、上記セラミックシートに第１及び第２の内部電極パターンを形成する段階と、上記第１及び第２の内部電極パターンが形成された上記セラミックシートを積層して積層体を形成する段階と、上記第１及び第２の内部電極パターンの一端が上記積層体の両端面から交互に露出されるように上記セラミック積層体を切断し焼成してセラミック素体を形成する段階と、上記セラミック素体の両端面に、上記第１及び第２の内部電極パターンの露出された部分とそれぞれ電気的に連結されるように、微粒の銅で構成される球形の第１の金属粉末及び上記第１の金属粉末の表面にコーティングされ上記銅より低い融点を有する第２の金属粉末を含む外部電極用導電性ペーストで第１及び第２の外部電極パターンを形成する段階と、上記第１及び第２の外部電極パターンを焼成させて第１及び第２の外部電極を形成する段階と、を含む積層セラミック電子部品の製造方法を提供する。

本発明の一実施例において、上記第１及び第２の外部電極を形成する段階の後に、上記第１及び第２の外部電極の表面をニッケル（Ｎｉ）及びスズ（Ｓｎ）の順でメッキして第１及び第２のメッキ層を形成する段階をさらに含むことができる。

本発明の一実施形態によると、微粒の銅で構成される球形の第１の金属粉末と、上記第１の金属粉末の表面に上記銅より融点が低い第２の金属粉末をコーティングして上記第１の金属粉末の焼成温度を低くすることにより、外部電極の焼成時に銅粉末が内部電極のニッケル成分に拡散されることを防止して内部電極の体積膨張による放射型クラックが発生することを抑制することができる効果がある。

本発明の一実施形態による積層セラミックキャパシタを概略的に示した斜視図である。 図１のＡ‐Ａ'線に沿う断面図である。 銅粉末のサイズと形態による外部電極用ペーストのパッキング構造を示した模式図である。 銅粉末のサイズと形態による外部電極用ペーストのパッキング構造を示した模式図である。 外部電極用ペーストの第２の金属粉末としての銀のコーティング量による外部電極の断面微細構造を示した写真である。 外部電極用ペーストの第２の金属粉末としての銀のコーティング量による外部電極の断面微細構造を示した写真である。 外部電極用ペーストの第２の金属粉末としての銀のコーティング量による外部電極の断面微細構造を示した写真である。 一般的な銅と銀の温度による状態をそれぞれ示したグラフである。 従来の外部電極用ペーストを用いた積層セラミックキャパシタの外部電極の断面微細構造を示した写真である。 従来の外部電極用ペーストを用いた積層セラミックキャパシタの外部電極の断面微細構造を示した写真である。 本実施形態の外部電極用ペーストを用いた積層セラミックキャパシタの外部電極の断面微細構造を示した写真である。 本実施形態の外部電極用ペーストを用いた積層セラミックキャパシタの外部電極の断面微細構造を示した写真である。 一般的な物質の焼成過程を概略的に示した模式図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

本発明はセラミック電子部品に関し、本発明の一実施形態によるセラミック電子部品には積層セラミックキャパシタ、インダクター、圧電体素子、バリスター、チップ抵抗及びサーミスター等がある。以下では、セラミック電子製品の一例として積層セラミックキャパシタについて説明する。

図１及び図２を参照すると、本実施形態による積層セラミックキャパシタ１００は、複数の誘電体層１１１が積層されたセラミック素体１１０と、誘電体層１１１の少なくとも一面に形成された複数の第１及び第２の内部電極１２１、１２２と、セラミック素体１１０の両端面に形成され第１及び第２の内部電極１２１、１２２と電気的に連結された第１及び第２の外部電極１３１、１３２と、を含む。

セラミック素体１１０は複数の誘電体層１１１を積層した後に焼成したもので、隣接するそれぞれの誘電体層１１１同士は境界を確認できない程度に一体化されている。

また、セラミック素体１１０は一般的に直方体形状であることができるが、本発明がこれに限定されるものではない。

また、セラミック素体１１０はその寸法に特に制限はないが、例えば、０．６ｍｍ×０．３ｍｍ等のサイズで構成して高容量の積層セラミックキャパシタを構成することができる。

また、セラミック素体１１０の最外郭面には必要に応じて所定厚さの誘電体カバー層（図示せず）をさらに形成することができる。

誘電体層１１１はキャパシタの容量形成に寄与するもので、１層の厚さを積層セラミックキャパシタの容量設計に合わせて任意で変えることができ、好ましくは、１層の厚さは焼成後に０．１から１．０μｍとなるように構成することができるが、本発明がこれに限定されるものではない。

また、誘電体層１１１は高誘電率のセラミック材料を含み、例えば、ＢａＴｉＯ_３系セラミック粉末などを含むことができるが、本発明がこれに限定されるものではない。

上記ＢａＴｉＯ_３系セラミック粉末としては、例えば、ＢａＴｉＯ_３にＣａ、Ｚｒ等が一部固溶された（Ｂａ_１−ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１−ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１−ｘＣａ_ｘ）（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３又はＢａ（Ｔｉ_１−ｙＺｒ_ｙ）Ｏ_３等があるが、本発明がこれに限定されるものではない。

一方、誘電体層１１１には、このようなセラミック粉末と共に、例えば、遷移金属酸化物又は炭化物、希土類元素、マグネシウム（Ｍｇ）又はアルミニウム（Ａｌ）等のような多様なセラミック添加剤、有機溶剤、可塑剤、結合剤及び分散剤等がさらに添加されることができる。

第１及び第２の内部電極１２１、１２２は、誘電体層１１１を形成するセラミックシート上に形成されて積層された後、焼成によって一つの誘電体層１１１を介してセラミック素体１１０の内部に形成される。

このような第１及び第２の内部電極１２１、１２２は、相違する極性を有する一対の電極であり、誘電体層１１１の積層方向に沿って対向して配置され、中間に配置された誘電体層１１１によって互いに電気的に絶縁される。

また、第１及び第２の内部電極１２１、１２２はその一端がセラミック素体１１０の両端面からそれぞれ露出され、このようにセラミック素体１１０の一端面から交互に露出された第１及び第２の内部電極１２１、１２２の一端は第１及び第２の外部電極１３１、１３２とそれぞれ電気的に連結される。

第１及び第２の内部電極１２１、１２２は導電性金属で形成され、例えば、ニッケル（Ｎｉ）又はニッケル（Ｎｉ）合金等からなるものを用いることができるが、本発明がこれに限定されるものではない。

このような第１及び第２の外部電極１３１、１３２に所定の電圧を印加すると、対向する第１及び第２の内部電極１２１、１２２の間に電荷が蓄積され、この際、積層セラミックキャパシタ１００の静電容量は対向する第１及び第２の内部電極１２１、１２２の面積と比例する。

第１及び第２の外部電極１３１、１３２は、第１の金属粉末と、上記第１の金属粉末より低い融点を有し上記第１の金属粉末の表面にコーティングされる第２の金属粉末とを含む外部電極用導電性ペーストで形成されることができる。この際、第１及び第２の外部電極１３１、１３２は、焼成時、７００℃から緻密度が具現されることができる。

上記外部電極用導電性ペーストは、上記第１の金属粉末としては微粒の銅で構成された球形の銅粉末を用い、上記第２の金属粉末としてはこのような銅より融点が低い銀（Ａｇ）、スズ（Ｓｎ）及びアルミニウム（Ａｌ）からなる群から選択される少なくとも一つを用いて形成されることができる。

図３ａ及び図３ｂは、銅粉末のサイズと形態による外部電極用ペーストのパッキング構造をそれぞれ示した模式図である。

図３ａ及び図３ｂを参照すると、外部電極内に不均一な形状の顆粒銅粉末が多数存在する場合、ペースト内の固形粉銅粉末とガラス粒子間の緻密なパッキングが不可能となりパッキング密度低下によるペースト内の気孔率が高くなって外部電極の緻密度を低下させる。このような問題は本実施形態のように球形の微粒銅粉末を用いることにより改善が可能となることが確認できる。

上記第１の金属粉末の粒子サイズは、好ましくは０．１から１．５μｍであることができる。これについては下記表１でより詳細に説明する。

上記外部電極用導電性ペーストは、第２の金属粉末が上記第１の金属粉末に対して０．１から４５．０重量比で含まれることができる。

上記第２の金属粉末の含量が第１の金属粉末に対して０．１重量比未満の場合は、焼成速度の制御が困難となり緻密度が低下してセラミック素体１１０に放射型クラックが発生する可能性がある。

図４ａは第２の金属粉末の含量が第１の金属粉末に対して１０重量比のときの第１及び第２の外部電極１３１、１３２の断面微細構造を示したものであり、図４ｂは第２の金属粉末の含量が第１の金属粉末に対して３０重量比のときの第１及び第２の外部電極１３１、１３２の断面微細構造を示したものであり、図４ｃは第２の金属粉末の含量が第１の金属粉末に対して４５重量比のときの第１及び第２の外部電極１３１、１３２の断面微細構造を示したものである。

図４ａから図４ｃを参照すると、上記第２の金属粉末の含量が第１の金属粉末に対して４５重量比を超える場合、即ち、図４ｃにおいてガラス（ｇｌａｓｓ）がビーディング（ｂｅａｄｉｎg）されて外部電極にメッキを施す場合、未メッキが発生するか接着力不良が発生することが分かる。

従来の外部電極用導電性ペーストは、銅粉末にガラスフリット（ｆｒｉｔ）及びベース樹脂と有機溶剤から製作された有機ビヒクル（ｖｅｈｉｃｌｅ）等を混合して製作されることができる。このような従来の外部電極用導電性ペーストで外部電極を形成した場合、誘電体層の積層数を増加させ製品を薄膜化する場合、セラミック素体の末端から放射性クラックが発生する可能性がある。

外部電極の焼成時にセラミック素体に放射性クラックが発生する理由は、外部電極の焼成中に外部電極の銅成分の内部電極のニッケル成分への拡散係数がニッケルの銅への拡散係数より１００倍以上高いためであると考えられる。

例えば、一般的な電極焼成温度である７８０℃での拡散係数を比較すると、Ｄ（銅からニッケルへの）＝５．３０６×１０^−１６ｍ^２／ｓ、Ｄ（ニッケルから銅への）＝５．３０６×１０^−１８ｍ^２／ｓであり、銅からニッケルへの拡散速度が格段に速いことが分かる。

このような拡散係数の差異により、外部電極の焼成時、銅‐ニッケル合金が形成されて外部電極の銅から内部電極のニッケルへの拡散が発生して内部電極の体積膨張を起こし、このような内部電極の体積膨張は誘電体に応力を加えてセラミック素体に放射性クラックを発生させて積層セラミックキャパシタ１００の信頼性を低下させる可能性がある。

しかしながら、本実施形態の外部電極用導電性ペーストは、微粒の銅で構成された第１の金属粉末に上記銅より低い融点を有する第２の金属粉末をコーティングすることにより、上記微粒の球形の銅粉末の使用につれペースト内の固形粉パッキングの密度が増加するようになる。

また、上記第２の金属粉末の添加によって外部電極の焼成時に焼成温度を低くすることにより、銅からニッケルへの拡散速度を減少させて内部電極の体積膨張を抑制してセラミック素体の放射性クラックの発生率を低くすることができる。

図５は、一般的な銅と銀の温度による状態をそれぞれ示したグラフである。これを参照すると、銀は銅より融点が約１２０℃低く、８０重量％の銅と２０重量％の銀との組成の場合は銅だけが１００重量％の組成に比べて１００℃程度融点が低いことが確認できる。

即ち、銅粉末にコーティングされた銀によって外部電極用導電性ペーストの低温焼成が可能となるため、外部電極の焼成温度が低くなる場合、物質の反応速度と温度の関数を示すアレニウス（Ａｒｒｈｅｎｉｕｓ）式（Ｄ＝Ｄ_０ｅ（−Ｑ／ＲＴ、Ｄ：拡散係数、Ｄ_０：初期速度、Ｑ：活性化エネルギー、Ｒ：気体定数、Ｔ：温度）によって銅の内部電極への拡散を効果的に制御することができ、これにより、セラミック素体１１０の放射性クラックの発生率を低くすることができる。

一方、第１及び第２の外部電極１３１、１３２の表面には、積層セラミックキャパシタ１００を基板等に実装するときの接着強度をより高くするために、第１及び第２のメッキ層１３３、１３４が形成されることができる。

この際、メッキ処理は公知の方法により行われ、環境を考慮して鉛‐フリーメッキを行うことが好ましいが、本発明がこれに限定されるものではない。

このような第１及び第２のメッキ層１３３、１３４は、第１及び第２の外部電極１３１、１３２の外表面にそれぞれ形成された一対のニッケル（Ｎｉ）メッキ層１３３ａ、１３４ａと、それぞれのニッケルメッキ層１３３ａ、１３４ａの外表面に形成された一対のスズ（Ｓｎ）メッキ層１３３ｂ、１３４ｂで構成されることができる。

下記表１は、銅粉末の特性により製作された外部電極用ペーストで製作された積層セラミックキャパシタに対する放射性クラックの発生率と緻密度具現が始まる外部電極の焼成温度を示したものである。

ここで、それぞれの外部電極用ペーストは、表１に記載された金属粉末に有機バインダー、分散剤及び有機溶剤等を添加し３‐ロール‐ミルで分散してペースト化したものである。

上記表１中、比較例１は第２の金属粉末としての銀がコーティングされない純粋な３から４μｍの銅粉末を用いたものであり、比較例２は銀がコーティングされた３から４μｍの銅粉末を用いたものであり、比較例３は銀がコーティングされない純粋な１．５μｍの銅粉末を用いたものである。

また、実施例１から実施例３は、球形の微粒銅粉末にサイズ別に銀がコーティングされたものである。上記比較例１から比較例３と上記実施例１から実施例３の外部電極用ペーストを０．６×０．３ｍｍ^２のチップに塗布し窒素雰囲気下で焼成して外部電極として形成した後、放射性クラックの発生頻度と電極焼成挙動を調査した。

図６ａから図６ｄは、このような放射性クラックの発生程度の差異に対する原因分析をするために、上記表１に記載された比較例１から比較例３と実施例１から実施例３の外部電極用ペーストを用いて製作された積層セラミックキャパシタを焼成温度別に区分してその外部電極の微細構造を分析したものである。

図６ａは比較例２に関するものであり、図６ｂは比較例３に関するものであり、図６ｃは実施例１に関するものであり、図６ｄは実施例３に関するものである。

上記表１と図６ａから図６ｄを参照すると、粗大不均一形状の銅粉末を用いた比較例１と比較例２と比べて、１．５μｍの球形微粒銅粉末を用いた比較例３は電極焼成緻密度具現温度が下降するにつれ放射性クラックの発生率が顕著に減少することが確認できる。

また、純粋な銅粉末を用いた比較例３と比べて、球形微粒銅粉末を用い且つ表面に第２の金属粉末として銀をコーティングした実施例１から３の場合は電極焼成緻密度具現温度が急激に低くなることが確認できる。

このような作用によって、銅粉末の表面に銀がコーティングされた銅粉末のサイズが小さいほど、放射性クラックの発生率が減少するため、特に、実施例１と実施例２の場合は放射性クラックが発生しなかったことが確認できる。

即ち、積層セラミックキャパシタの一定の信頼性を維持できる好ましい銅粉末の粒子サイズは０．１から１．５μｍであることが分かる。

また、それぞれの積層セラミックキャパシタ別に外部電極の微細構造を分析した結果、実施例１と実施例２の場合は７００℃以上から外部電極の緻密度が具現されたことを確認した。

これに対し、実施例３の場合は７５０℃から外部電極の緻密度が具現され、比較例１から比較例３の場合は７５０℃でも緻密度が具現されなかった。

特に、１．５μｍの球形銅粉末のみを用いた比較例３の場合は７８０℃で外部電極１３１、１３２の緻密度が具現されたのに対し、３から４μｍの粗大銅粉末を用いた比較例２の場合は銅粉末の表面に銀がコーティングされているにもかかわらず８００℃の高い電極焼成緻密度具現温度を示した。

即ち、実施例１から実施例３のように銅粉末の表面に銀がコーティングされた球形の微粒銅粉末を用いる場合、既存の銅粉末ペーストより低い焼成温度で緻密度が具現されて電極焼成温度を低くすることができることを確認した。

また、銀がコーティングされた銅粉末のサイズが微粒化すればするほど緻密化がより速く完了するため、焼成温度をより低くすることができることを確認した。

したがって、電極焼成温度を低くする場合、外部電極の銅成分と内部電極のニッケル間の拡散反応が少なくなるため、放射性クラックの発生を抑制することができることが分かる。

以下、本発明の一実施形態による積層セラミックキャパシタの製造方法を説明する。

まず、複数のセラミックシートを設ける。

上記セラミックシートはセラミック素体１１０の誘電体層１１１を形成するためのもので、セラミック粉末、ポリマー及び溶剤を混合してスラリを製造し、上記スラリをドクターブレード等の工法により数μｍの厚さのシート（ｓｈｅｅｔ）形状にして製作することができる。

次に、上記それぞれのセラミックシートの少なくとも一面に所定の厚さで導電性ペーストを印刷して第１及び第２の内部電極パターンを形成する。

この際、第１及び第２の内部電極パターンはセラミックシートの対向する両端面から交互に露出されるように形成することができる。

また、上記導電性ペーストの印刷方法としてはスクリーン印刷法又はグラビア印刷法等を用いることができるが、本発明がこれに限定されるものではない。

次に、第１及び第２の内部電極１２１、１２２が形成されたセラミックシートを交互に複数積層し、積層方向から加圧して複数のセラミックシート及びセラミックシート上に形成された第１及び第２の内部電極パターンを圧着させて積層体を形成する。

次に、上記積層体を上記第１及び第２の内部電極パターンの一端が上記積層体の両端面から交互に露出されるように一つのキャパシタに対応する領域ごとに切断してチップ化する。

次に、切断してチップ化した積層体を高温で焼成して複数の第１及び第２の内部電極１２１、１２２を有するセラミック素体１１０を完成する。

次に、セラミック素体１１０の両端面に第１及び第２の内部電極１２１、１２２の露出された部分を覆って第１及び第２の内部電極１２１、１２２とそれぞれ電気的に連結されることができるように外部電極用導電性ペーストで第１及び第２の外部電極パターンを形成する。

上記外部電極用導電性ペーストは球形の第１の金属粉末と上記第１の金属粉末より低い融点を有し上記第１の金属粉末の表面にコーティングされる第２の金属粉末を含む。

上記第１の金属粉末として微粒の銅粉末を用い、第２の金属粉末としてはこのような銅より融点が低い銀（Ａｇ）、スズ（Ｓｎ）及びアルミニウム（Ａｌ）からなる群から少なくとも一つを選択することができる。

この際、第１の金属粉末の粒子サイズは０．１から１．５μｍであることができる。また、上記外部電極用導電性ペーストの第２の金属粉末は上記第１の金属粉末に対して０．１から４５．０重量比が含まれることができる。

次に、第１及び第２の外部電極パターンを焼成させて第１及び第２の外部電極１３１、１３２が形成された積層セラミックキャパシタ１００を完成する。

上記第１及び第２の外部電極パターンの焼成は６００から９００℃で行われることができるが、本発明がこれに限定されるものではない。

図７は一般的な物質の焼成過程を概略的に示したものである。図７を参照すると、物質の焼成過程は物質の表面エネルギーを減少させるための緻密化過程と粒成長の過程に区分され、二つの過程は複合的に熱エネルギーを用いて同時に行われる。

このような緻密化と粒成長過程は原子拡散によって発生するが、この過程で粒界の移動が伴い、原子の拡散は材料の表面エネルギーを減少させるための方向において材料の粒子サイズが小さいほど表面エネルギーが高くて材料の速い焼成挙動を示すようになる。

本実施形態のように、外部電極製造時に球形の微粒の銅粉末を用いる場合、銅粉末の表面積増加による高い表面エネルギーによって焼成駆動力が強くなり、これにより、緻密な外部電極の具現が可能となる。

次に、第１及び第２の外部電極１３１、１３２の表面にメッキ処理を施して第１及び第２のメッキ層１３３、１３４をさらに形成することができる。

この際、メッキに用いられる物質としてはニッケル又はスズ、ニッケル‐スズ合金等を用いることができ、必要に応じて、ニッケルメッキ層１３３ａ、１３４ａとスズメッキ層１３３ｂ、１３４ｂを第１及び第２の外部電極１３１、１３２上に順次積層して構成することができる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。

１００ 積層セラミックキャパシタ
１１０ セラミック素体
１１１ 誘電体層
１２１、１２２ 第１及び第２の内部電極
１３１、１３２ 第１及び第２の外部電極
１３３、１３４ 第１及び第２のメッキ層
１３３ａ、１３３ｂ ニッケル（Ｎｉ）メッキ層
１３３ａ、１３４ｂ スズ（Ｓｎ）メッキ層

Claims (10)

1. 粒状の銅で構成される球形の第１の金属粉末と、
   前記第１の金属粉末の表面にコーティングされ、前記銅より低い融点を有する第２の金属粉末と、
   を含む、導電性ペースト組成物。
2. 前記第１の金属粉末の粒子サイズが０．１から１．５μｍである、請求項１に記載の導電性ペースト組成物。
3. 前記第２の金属粉末は、前記第１の金属粉末に対して０．１から４５．０重量比で含まれる、請求項１に記載の導電性ペースト組成物。
4. 前記第２の金属粉末は、銀（Ａｇ）、スズ（Ｓｎ）及びアルミニウム（Ａｌ）からなる群から選択される少なくとも一つである、請求項１に記載の導電性ペースト組成物。
5. 複数の誘電体層が積層されたセラミック素体と、
   前記誘電体層の少なくとも一面に形成され、前記セラミック素体の両端面から交互に露出される複数の第１及び第２の内部電極と、
   前記セラミック素体の両端面に形成され、前記第１及び第２の内部電極と電気的に連結された第１及び第２の外部電極と、
   を含み、
   前記第１及び第２の外部電極は、請求項１から４の何れか１項に記載の導電性ペースト組成物の焼成によって得られる、積層セラミック電子部品。
6. 前記第１及び第２の外部電極は、焼成時、７００℃から緻密度が具現される、請求項５に記載の積層セラミック電子部品。
7. 前記第１及び第２の外部電極の表面に形成された第１及び第２のメッキ層をさらに含む、請求項５または６に記載の積層セラミック電子部品。
8. 前記第１及び第２のメッキ層は、前記第１及び第２の外部電極の表面に形成されたニッケル（Ｎｉ）メッキ層と、前記ニッケルメッキ層の表面に形成されたスズ（Ｓｎ）メッキ層で構成される、請求項７に記載の積層セラミック電子部品。
9. 複数のセラミックシートを設ける段階と、
   前記セラミックシートに第１及び第２の内部電極パターンを形成する段階と、
   前記第１及び第２の内部電極パターンが形成された前記セラミックシートを積層して積層体を形成する段階と、
   前記第１及び第２の内部電極パターンの一端が両端面から交互に露出されるように前記積層体を切断し焼成してセラミック素体を形成する段階と、
   前記セラミック素体の両端面に、前記第１及び第２の内部電極パターンの露出された部分とそれぞれ電気的に連結されるように、請求項１から４の何れか１項に記載の導電性ペースト組成物で第１及び第２の外部電極パターンを形成する段階と、
   前記第１及び第２の外部電極パターンを焼成させて第１及び第２の外部電極を形成する段階と、
   を含む、積層セラミック電子部品の製造方法。
10. 前記第１及び第２の外部電極を形成する段階の後に、前記第１及び第２の外部電極の表面をニッケル（Ｎｉ）及びスズ（Ｓｎ）の順でメッキして第１及び第２のメッキ層を形成する段階をさらに含む、請求項９に記載の積層セラミック電子部品の製造方法。