JP2012253337A - 積層セラミック電子部品 - Google Patents

Abstract

【課題】本発明は積層セラミック電子部品に関する。
【解決手段】本発明の一実施形態による積層セラミック電子部品は誘電体層を含む積層本体と、上記積層本体の内部に形成され、上記積層本体の少なくとも１つ以上の一面に末端が露出する複数の内部電極層と、を含み、上記複数の内部電極において隣接する内部電極の中央部間の距離をＴ１とし、上記隣接する内部電極の露出しない末端間の距離をＴ２とすると、Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）は０．８０〜０．９５となることができる。
【選択図】図２

Description

本発明は、積層セラミック電子部品に関し、より詳細には、優れた信頼性を有する積層セラミック電子部品に関する。

一般的に、コンデンサ、インダクタ、圧電体素子、バリスタ、またはサーミスタ等のセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極とを備える。

セラミック電子部品の中、積層セラミックコンデンサは、積層された複数の誘電体層と、一誘電体層を挟んで対向配置される内部電極と、上記内部電極に電気的に接続された外部電極とを含む。

積層セラミックコンデンサは、小型ながらも高容量が保障され、実装が容易であるという長所によりコンピュータ、ＰＤＡ、携帯電話等の移動通信装置の部品として広く使用されている。

最近では、電子製品の小型化及び多機能化に従い、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックコンデンサにおいてもサイズが小さく、容量が大きい高容量の製品が要求されている。

積層セラミックコンデンサの容量を高めるためには、誘電体層及び内部電極層の厚さをより薄くして積層数を増す必要がある。しかしながら、誘電体層及び内部電極の薄層化、積層数の増加により絶縁破壊（ｄｉｅｌｅｃｔｒｉｃ ｂｒｅａｋｄｏｗｎ）が発生する可能性が高くなり、層間剥離（ｄｅｌａｍｉｎａｔｉｏｎ）及びクラック（ｃｒａｃｋ）が発生して積層セラミックコンデンサの信頼性が低下する恐れがある。そのため、積層セラミックコンデンサの小型化及び高容量化には限界がある。

本発明の目的は、優れた信頼性を有する積層セラミック電子部品を提供することにある。

本発明の一実施形態は、誘電体層を含む積層本体と、上記積層本体の内部に形成され、上記積層本体の少なくとも１つ以上の一面に末端が露出する複数の内部電極層と、を含み、上記複数の内部電極において隣接する内部電極の中央部間の距離をＴ１とし、上記隣接する内部電極の露出しない末端間の距離をＴ２とすると、Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）は０．８０〜０．９５となる積層セラミック電子部品を提供する。

上記積層本体の中央部の厚さは、上記内部電極の末端が露出しない積層本体の一面の厚さよりも大きく形成されることができる。

上記積層方向に隣接する内部電極の中央部間の距離は０．６６μｍ未満であることができる。

上記Ｔ１及びＴ２は、上記内部電極の末端が露出しない積層本体の一面に垂直な断面で形成されることができる。

上記積層本体の中央部の厚さに対する上記内部電極の末端が露出しない積層本体の一面の厚さの比は０．７８〜０．９５であることができる。

上記積層本体の中央部の厚さは、上記複数の内部電極が重畳された容量形成部で測定されることができる。

上記積層本体の中央部の厚さは２００μｍ〜３００μｍであることができる。

上記積層本体の中央部の厚さは、上記内部電極の末端が露出する積層本体の一面の厚さよりも大きく形成されることができる。

上記積層本体の中央部の厚さに対する上記内部電極の末端が露出する積層本体の一面の厚さの比は０．７５〜０．９７であることができる。

上記内部電極の末端が露出する積層本体の一面の厚さは、上記内部電極が存在する領域で測定されることができる。

上記の一内部電極層の厚さは０．７μｍ以下であることができる。

本発明の他の実施形態は、第１及び第２側面を有する積層本体と、上記積層本体の内部に形成され、上記第１及び第２側面に末端がそれぞれ露出する複数の内部電極層と、を含み、上記複数の内部電極において隣接する内部電極の中央部間の距離をＴ１とし、上記隣接する内部電極の露出しない末端間の距離をＴ２とすると、Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）は０．８０〜０．９５となり、上記隣接する内部電極の中央部間の距離は０．６６μｍとなる積層セラミックコンデンサを提供できる。

上記第１及び第２側面は、互いに対向しており、上記積層本体の長さ方向に配置されることができる。

上記積層本体の中央部の厚さは、上記内部電極の末端が露出しない積層本体の一面の厚さよりも大きく形成されることができる。

上記積層本体の中央部の厚さに対する上記内部電極の末端が露出しない積層本体の一面の厚さの比は０．７８〜０．９５であることができる。

本発明のさらに他の実施形態は、積層本体と、上記積層本体の内部に形成され、長さ方向の末端が上記積層本体の一側面にそれぞれ露出する複数の第１及び第２内部電極層と、厚さが０．６６μｍ未満の複数の誘電体層とを含み、上記積層本体の中央部の厚さは積層本体の幅方向端部の厚さよりも大きく、上記積層本体の中央部に隣接する内部電極間の距離をＴ１とし、上記内部電極の幅方向末端に隣接する内部電極間の距離をＴ２とすると、Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）は０．８０〜０．９５となる積層セラミックコンデンサを提供できるようになる。

上記積層本体の中央部に隣接する内部電極間の距離をＴ１とし、上記内部電極の幅方向末端に隣接する内部電極間の距離をＴ２とすると、Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）は０．８０〜０．９５となることができる。

上記積層本体の中央部の厚さに対する上記積層本体の幅方向端部の厚さの比は０．７８〜０．９５であることができる。

上記積層本体の中央部の厚さは、上記積層本体の側面の厚さよりも大きく形成されることができる。

上記積層本体の中央部の厚さに対する積層本体の側面の厚さの比は０．７５〜０．９７であることができる。

本発明の一実施形態によると、容量形成部と幅方向マージン部を差別的に圧着することで密度差を減らすことができる。また、容量形成部とマージン部の厚さの比率を調節することで、積層セラミックコンデンサの層間剥離またはクラック発生率を低減し、絶縁破壊電圧特性を向上させることができる。

本発明の一実施形態によると、積層本体の中央部において上下に隣接する内部電極間の距離は、内部電極の幅方向末端において上下に隣接する内部電極間の距離よりも大きく形成されることができる。内部電極の幅方向末端において上下に隣接する内部電極間の距離を調節することで内部電極の末端に電界が集中することを防止できる。これによって、マージン部の層間剥離またはクラックが発生する可能性が低減され、高温条件及び耐湿条件での特性と平均寿命が向上するようになる。

本発明の一実施形態によると、積層本体の中央部の厚さと積層本体の側面の厚さとの比率を調節することで、内部電極の長さ方向末端に電界が集中することを防止でき、層間剥離及びクラック発生率を低減させ、絶縁破壊電圧特性を向上させることができる。

本発明の一実施形態によると、誘電体層及び内部電極層が薄層化されても、容量形成部とマージン部の圧着比率を調節することで特定の領域に電界が集中することを防止できる。これによって、層間剥離及びクラック発生率が低くなり、絶縁破壊電圧特性に優れ、高温条件及び耐湿条件での特性が向上するようになる。

本発明の一実施形態による積層セラミックコンデンサを示す概略的な斜視図である。 本発明の一実施形態による積層本体を示す概略的な分解斜視図である。 図１のＡ−Ａ'線に沿って切断した断面図である。 図１のＢ−Ｂ'線に沿って切断した断面図である。 積層セラミックコンデンサの幅方向による断面の一部を示す拡大断面図である。 本発明の他の実施形態による積層セラミックコンデンサの断面の一部を示す拡大断面図である。

以下、添付された図面を参照し、本発明の好ましい実施形態を説明する。

しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は当該技術分野において平均的な知識を有する者に本発明をさらに完全に説明するために提供されるものである。従って、図面における要素の形状及び大きさ等は明確な説明のために誇張されることもあり、図面上の同一の符号で表示される要素は同一の要素である。

図１は、本発明の一実施形態による積層セラミックコンデンサを示す概略的な斜視図であり、図２は、積層本体を示す概略的な分解斜視図である。図３は、図１のＡ−Ａ'線に沿って切断した断面図であって、積層セラミックコンデンサを幅方向（または、Ｗ方向）に切断した断面図である。図４は、図１のＢ−Ｂ'線に沿って切断した断面図であって、積層セラミックコンデンサを長さ方向（または、Ｌ方向）に切断した断面図である。図５は、積層セラミックコンデンサの幅方向による断面の一部を示す拡大断面図である。

本実施形態において、積層セラミックコンデンサの「長さ方向」は、図１の「Ｌ」方向であり、「幅方向」は「Ｗ」方向であり、「厚さ方向」は、「Ｔ」方向または上下方向であると定義されることができる。上記「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同じ概念として使うことができる。

図１から図５を参照すると、本発明の一実施形態による積層セラミックコンデンサは、積層本体１１０と、上記積層本体の両端部に形成される外部電極１３１、１３２とを含むことができる。

図２に示されたように、上記積層本体１１０は、複数の誘電体層１１１が厚さ方向に積層されて形成されることができる。上記積層本体１１０を構成する複数の誘電体層は、焼結された状態であるため、隣接する誘電体層間の境界は確認できない程度に一体化されていることができる。

上記誘電体層は高誘電率を有するセラミック粉末からなることができ、上記セラミック粉末はこれに制限されるものではないが、例えば、チタン酸バリウム（ＢＡＴＩＯ_３）系粉末またはチタン酸ストロンチウム（ＳＲＴＩＯ_３）系粉末等を使用してもよい。また、これに制限されるものではないが、上記一誘電体層１１１の厚さは０．６６μｍ未満であってもよい。または、上記一誘電体層１１１の厚さは０．４μｍ以上０．６６μｍ未満であってもよい。または、上記一誘電体層１１１の厚さは０．４５μｍ〜０．５５μｍであってもよい。

本発明の一実施形態において、上記一誘電体層の厚さは、内部電極層１２１、１２２との間に配置される一誘電体層の平均厚さを意味することができる。上記誘電体層の平均厚さは、図４のように、積層本体１１０の長さ方向の断面を１万倍率の走査型電子顕微鏡（ＳＥＭ，Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。より具体的には、スキャンされたイメージから一誘電体層を長さ方向に等間隔の３０個の地点でその厚さを測定することで平均値を測定することができる。上記等間隔の３０個の地点は容量形成部Ｅにおいて指定されることができる。図４に示されたように、容量形成部Ｅは、第１及び第２内部電極１２１、１２２が重畳された領域を意味することができる。また、このような平均値の測定を１０個の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。

また、上記誘電体層の厚さは、互いに隣接する内部電極層１２１、１２２の中央部間の平均距離で定義されてもよい。例えば、上記スキャンされたイメージから内部電極層の長さ方向に等間隔の３０個の地点において隣接する内部電極層間の距離を測定することで平均距離を計算することができる。また、このように互いに隣接する内部電極層間の平均距離を、容量形成部Ｅに配置された１０対の内部電極層に拡張して測定すると、上記隣接する内部電極層間の平均距離をさらに一般化することができる。

これに制限されるものではないが、互いに隣接する第１内部電極層１２１及び第２内部電極層１２２の中央部間の距離は０．６６μｍ未満であってもよい。または、上記互いに隣接する第１内部電極層１２１及び第２内部電極層１２２の中央部間の距離は０．４μｍ以上０．６６μｍ未満であってもよい。または、上記互いに隣接する第１内部電極層１２１及び第２内部電極層１２２間の距離は０．４５μｍ〜０．５５μｍであってもよい。

上記積層本体１１０の内部には複数の内部電極１２１、１２２が形成されてもよい。上記内部電極１２１、１２２は誘電体層１１１上に形成され、焼結によって一誘電体層を挟んで誘電体層の積層方向に対向配置されてもよい。上記内部電極層はＮＩ、ＣＵ、ＰＤ等の導電性金属からなってもよく、これに制限されるものではないが、一内部電極層の厚さは０．７μｍ以下であってもよい。

また、本発明の一実施形態によると、内部電極層が形成された誘電体層は２００層以上積層されてもよい。

上記複数の内部電極１２１、１２２は互いに異なる極性を有する第１内部電極１２１及び第２内部電極１２２を一対とすることができる。

積層本体１１０の長さ方向Ｌには、第１内部電極１２１または第２内部電極１２２が形成されない長さ方向マージン部Ｌ１が形成されてもよく、積層本体１１０の幅方向Ｗには、第１内部電極及び第２内部電極が形成されない幅方向マージン部Ｗ１、Ｗ２が形成されてもよい。

上記長さ方向マージン部Ｌ１により、上記第１及び第２内部電極１２１、１２２の一端はそれぞれ積層本体の一側面から所定の間隔をおいて形成され、第１及び第２内部電極１２１、１２２の他端はそれぞれ積層本体の一側面に露出してもよい。

上記積層本体１１０の両側面にそれぞれ露出した第１及び第２内部電極１２１、１２２の末端は、積層本体の両側面に形成された第１及び第２外部電極１３１、１３２とそれぞれ電気的に接続されてもよい。

上記積層本体１１０において上記第１及び第２内部電極１２１、１２２が重畳される領域では電界印加時に静電容量が形成されることができる。本発明では、第１及び第２内部電極１２１、１２２が重畳される領域を容量形成部Ｅと称する。また、積層本体において上記第１及び第２内部電極が重畳されずに第１内部電極または第２内部電極のみが形成された領域を電極引き出し部と称する。上記電極引き出し部は長さ方向マージン部Ｌ１によって形成されることができる。本発明の一実施形態によると、第１内部電極または第２内部電極は上記電極引き出し部を通じて積層本体の一側面に露出することができる。

また、これに制限されず、本発明の一実施形態によると、内部電極の末端は積層本体の少なくとも１つ以上の一面に露出してもよい。

図示されていないが、第１または第２内部電極は積層本体の同一面に露出してもよい。または、第１または第２内部電極の末端が２つ以上の電極引き出し部によって積層本体の２つ以上の面に露出してもよい。

本発明の一実施形態によると、上記積層本体の中央部の厚さは、内部電極の末端が引き出しされない積層本体の一面の厚さよりも大きく形成されることができる。

図３に示されたように、本発明の一実施形態によると、積層本体の中央部の厚さＤ１は、積層本体の幅方向端部の厚さＤ２よりも大きく形成されてもよい。上記積層本体の中央部の厚さＤ１は、第１及び第２内部電極１２１、１２２が重畳されて静電容量を形成する容量形成部Ｅで測定されてもよい。また、上記積層本体の中央部の厚さＤ１は、積層本体の最大厚さであってもよい。上記積層本体の幅方向端部の厚さＤ２は、内部電極が形成されない幅方向のマージン部Ｗ１、Ｗ２で測定されてもよい。

上記積層本体において第１及び第２内部電極が重畳される容量形成部Ｅと、第１内部電極または第２内部電極が形成されないマージン部には、密度差が発生するようになる。容量形成部Ｅとマージン部との密度差が大きくなると、マージン部では層間剥離（ｄｅｌａｍｉｎａｔｉｏｎ）またはクラック（ｃｒａｃｋ）が発生する恐れがある。また、層間剥離やクラックが発生した部位からメッキ液浸透が発生し、よって、積層セラミックコンデンサの信頼性が低下する恐れがある。

本発明の一実施形態によると、容量形成部Ｅと幅方向マージン部Ｗ１、Ｗ２を差別的に圧着することで密度差を減らすことができる。また、容量形成部Ｅと幅方向マージン部Ｗ１、Ｗ２の厚さの比率を調節することで、積層セラミックコンデンサの層間剥離またはクラック発生率を低減し、絶縁破壊電圧特性を向上させることができる。

本発明の一実施形態によると、積層本体の中央部の厚さに対する積層本体の端部の厚さの比（Ｄ２／Ｄ１）は０．７８〜０．９５であることができる。これに制限されるものではないが、上記積層本体の中央部の厚さＤ１は２５０μｍ〜３５０μｍであってもよい。または、上記積層本体の中央部の厚さＤ１は３１０μｍ〜３２０μｍであってもよい。

上記Ｄ１に対するＤ２の比が０．７８未満の場合、内部電極の幅方向末端が過度に撓むようになり、上下に隣接する内部電極間の間隔が中央部に比べて顕著に小さくなることがある。これにより、内部電極の幅方向末端に電界が集中して絶縁破壊電圧特性が低下され、高温条件及び耐湿条件での特性が低下し、平均寿命が低下する恐れがある。

また、上記Ｄ１に対するＤ２の比が０．９５を超過すると、層間剥離またはクラックが発生する可能性が高くなり、このクラックによって絶縁破壊電圧特性が低下し、高温条件及び耐湿条件での特性が低下する恐れがある。

図５は、積層セラミックコンデンサの幅方向による断面の一部を示す拡大断面図である。図５は積層本体の中内部電極の末端が露出しない一面に垂直な断面で、積層本体の中央部を切断した断面図であることができる。図５を参照すると、積層本体に形成された内部電極において露出しない末端と理解することができる。

図５を参照すると、本発明の一実施形態によると、積層本体の中央部において上下に隣接する内部電極間の距離は、内部電極の幅方向末端において上下に隣接する内部電極間の距離よりも大きく形成されることができる。

上記積層本体の中央部において上下に隣接する内部電極１２１、１２２間の距離を、Ｔ１と定義することができる。上記積層本体の中央部は内部電極の幅方向末端が撓まない領域を意味することができる。

また、内部電極の幅方向末端において上下に隣接する内部電極１２１、１２２間の距離を、Ｔ２と定義することができる。上記内部電極の幅方向末端は内部電極の酸化された領域を含むことができる。

上記Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）は０．８０〜０．９５であることができる。これに制限されるものではないが、積層本体の中央部において上下に隣接する内部電極１２１、１２２間の距離Ｔ１は０．６６μｍ未満であってもよい。

上記Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）が０．８０未満の場合、幅方向マージン部Ｗ１、Ｗ２が過度に圧縮され、内部電極の幅方向末端が過度に撓むことがある。これにより、上下に隣接する内部電極の幅方向末端間の距離が短くなり、その間に位置する誘電体層が薄くなって、この領域に電界が集中することができる。この場合、絶縁破壊電圧が低くなり、高温条件及び耐湿条件での特性が低下する恐れがある。

また、Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）が０．９５を超過すると、幅方向マージン部Ｗ１、Ｗ２の圧縮の程度が小さく層間剥離またはクラックが発生する可能性が高くなり、このクラックによって絶縁破壊電圧が低くなり、高温条件及び耐湿条件での特性が低下する恐れがある。

図６は、本発明の他の実施形態による積層セラミックコンデンサの断面の一部を示す拡大断面図である。図６を参照すると、図５と同様に、積層本体において内部電極の末端が露出しない一面に垂直な断面であって、積層本体に形成された内部電極において露出しない末端を示している。

図６を参照すると、本発明の一実施形態によると、上下に隣接する内部電極１２１、１２２の中央部間の距離Ｔ１は、上下に隣接する内部電極の末端間の距離Ｔ２よりも大きく形成されることができる。上記積層本体の中央部は、内部電極の幅方向末端が撓まない領域を意味することができる。上記内部電極の末端は積層本体に露出しない部分である。上記内部電極の幅方向末端は内部電極の酸化された領域を含むことができる。

本発明の一実施形態によると、積層本体の一面に露出しない内部電極の末端を示す断面図において、内部電極の端部が一直線上に配列されなくてもよい。例えば、図６に示されたように、一内部電極１２１の端部から積層方向に引いた仮想直線を基準に、一内部電極１２２の端部は右側にシフト（ｓｈｉｆｔ）されてもよく、一内部電極の端部は左側にシフト（ｓｈｉｆｔ）されてもよい。また、上記断面図において内部電極の長さは一定でなくてもよい。

本発明の一実施形態によると、上下に隣接する内部電極の末端間の距離Ｔ２は、図６に示されたように、上下に隣接する内部電極において一内部電極の端部から積層方向に引いた仮想垂線を基準に、突出しない内部電極の端部から隣接する内部電極までの最短距離と定義されることができる。上記仮想の垂線は、測定対象となる２つの内部電極のうち１つの内部電極の端部から引かれてもよい。上記最短距離は、突出しない内部電極の端部から隣接する内部電極に引いた垂線の長さであることができる。

上記Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）は０．８０〜０．９５であることができる。これに制限されるものではないが、積層本体の中央部において上下に隣接する内部電極１２１、１２２間の距離Ｔ１は０．６６μｍ未満であってもよい。

上述したように、積層セラミックコンデンサの小型化及び高容量化を実現するためには、誘電体層及び内部電極層の厚さをより薄く形成して積層数を増加させなければならない。しかし、誘電体層及び内部電極層が薄層化され、積層数が増加するにつれて、内部電極が重畳された容量形成部と内部電極が形成されないマージン部との密度差はさらに大きくなる。これによって、電極引き出し部では剥離（ｄｅｌａｍｉｎａｔｉｏｎ）やクラック（ｃｒａｃｋ）が発生するようになる。

また、マージン部の密度を増加させるためにマージン部を過度に圧縮すると、内部電極の末端が過度に撓み、隣接する内部電極間の距離が狭くなる。誘電体層が一定の厚さで形成されると、内部電極間の距離が狭くなっても絶縁破壊可能性が低い。しかし、誘電体層が薄層化されると、絶縁破壊の可能性は高くなることがある。即ち、誘電体層薄層化されるほど、内部電極間の間隔が極めて狭くなるため、低い電圧下においても絶縁破壊が発生する可能性が高くなる。

しかし、本発明の一実施形態によると、一誘電体層の厚さは０．６６μｍ未満であってもよく、一内部電極層の厚さは０．７μｍ以下であってもよい。また、内部電極層が形成された誘電体層は２００層以上積層されてもよい。

上述したように、本発明の一実施形態によると、誘電体層及び内部電極層が薄層化されても、容量形成部とマージン部の圧着比率を調節することで特定の領域に電界が集中することを防止でき、層間剥離及びクラック発生率を減少させることができるためである。

本発明の一実施形態によると、上記積層本体の中央部の厚さは内部電極の末端が引き出される一面の厚さよりも大きく形成されることができる。

図４に示されたように、本発明の一実施形態によると、積層本体の中央部の厚さＤ１は、積層本体の側面の厚さＤ３よりも大きく形成されてもよい。上記積層本体の中央部の厚さＤ１は、容量形成部Ｅで測定されてもよい。また上記積層本体の側面は、第１内部電極１２１または第２内部電極１２２の長さ方向末端が露出した面であって、積層本体の長さ方向に形成された側面であってもよい。上記積層本体の側面の厚さＤ３は、第１内部電極１２１または第２内部電極１２２が存在する領域で測定されてもよい。

図３に示されたように、積層本体の幅方向には第１内部電極１２１及び第２内部電極１２２が形成されない幅方向マージン部Ｗ１、Ｗ２が存在し、上記積層本体の側面の厚さＤ３は幅方向マージン部Ｗ１、Ｗ２ではない第１内部電極１２１または第２内部電極が存在する領域の積層本体の側面の厚さＤ３であってもよい。

上述したように、容量形成部とマージン部には密度差が発生することがあるが、本発明の一実施形態によると、容量形成部と長さ方向マージン部を差別的に圧着することで密度差を調節することができる。容量形成部とマージン部の厚さの比率を調節して積層セラミックコンデンサの層間剥離またはクラック発生率を低減し、絶縁破壊電圧特性を向上させることができる。

上記積層本体の中央部の厚さに対する積層本体の側面の厚さの比（Ｄ３／Ｄ１）は０．７５〜０．９７であってもよい。

上記積層本体の中央部の厚さに対する積層本体の側面の厚さの比（Ｄ３／Ｄ１）が０．７５未満の場合、マージン部に層間剥離またはクラックが発生する可能性は低くなるが、内部電極の長さ方向末端に電界が集中し、絶縁破壊電圧特性が低下することがあり、高温条件及び耐湿条件での特性が低下する恐れがある。

また、積層本体の中央部の厚さに対する積層本体の側面の厚さの比（Ｄ３／Ｄ１）が０．９７を超過すると、マージン部に層間剥離またはクラックが発生する可能性が高くなり、高温条件及び耐湿条件での特性が低下する恐れがある。

以下、本発明の一実施例による積層セラミックコンデンサの製造方法について説明する。

まず、複数のセラミックグリーンシートに内部電極パターンを形成することができる。上記セラミックグリーンシートは、セラミック粉末、有機溶剤及び有機バインダーを含むセラミックペーストからなることができる。

上記セラミック粉末は高誘電率を有する物質であって、これに制限されないが、チタン酸バリウム（ＢＡＴＩＯ_３）系材料またはチタン酸ストロンチウム（ＳＲＴＩＯ_３）系材料等を使用することができる。上記セラミックグリーンシートが焼成されると、積層本体を構成する誘電体層となることができる。

上記内部電極パターンは、導電性金属を含む内部電極ペーストによって形成されることができる。上記導電性金属は、これに制限されるものではないが、ＮＩ、ＣＵ、ＰＤ、またはこれらの合金であってもよい。

上記セラミックグリーンシート上に内部電極パターンを形成する方法は、特別に制限されないが、例えば、スクリーン印刷法またはグラビア印刷法のような方法によって形成されてもよい。

セラミックグリーンシートに形成された内部電極パターンが以後の切断工程によって互いに異なる側面に露出するように積層してセラミックグリーンシート積層体を形成してもよい。上記セラミックグリーンシート積層体を圧着して積層本体の厚さの比率を調節してもよい。上述したように、本発明の一実施形態によると、マージン部は容量形成部よりも強く圧縮されてもよい。また、積層本体の側面及び端部は積層本体の中央部よりも強く圧縮されてもよい。

上記圧着は所定の圧力で行われることができる。これに制限されるものではないが、上記圧着は等圧圧縮成形（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）で行われることができる。これに制限されるものではないが、上記圧縮は、５００〜１５００ｋｇｆ／ｃｍ^２の圧力条件で行われることができる。上記等圧圧縮成形時には、積層本体の容量形成部と電極引き出し部を差別的に圧着するために、圧着時にセラミックグリーンシート積層体の上下面に副資材を適用することができる。また、これに制限されるものではないが、上記副資材はポリエチレンテレフタレート（ＰＥＴ）フィルム、ビニル（Ｖｉｎｙｌ）フィルム、またはゴム（ｒｕｂｂｅｒ）などを使用してもよい。

また、上記圧着は所定の温度で行われることができ、これに制限されるものではないが、５０℃〜１００℃で行われてもよい。

上記内部電極の長さ方向末端が側面を通じて露出するようにセラミックグリーンシート積層体を切断してセラミックグリーンチップを形成してもよい。そして、上記セラミックグリーンチップを仮焼及び焼成して積層本体を形成してもよい。

上記仮焼工程は、脱バインダーのために行われてもよく、これに制限されるものではないが、大気雰囲気下で行われてもよい。

上記焼成工程は、内部電極が酸化されないよう還元雰囲気下で焼成されてもよい。また、上記焼成は９００℃〜１３００℃の温度範囲で行われてもよい。

次に、積層本体の側面に露出した内部電極の末端と電気的に接続されるように外部電極を形成することができる。その後、外部電極の表面にニッケル、スズ等のメッキ処理を行うことができる。

以下、実施例及び比較例を参照して本発明をより具体的に説明するが、これは発明の具体的な理解を助けるためのものであって、本発明の範囲が実施例に限られるものではない。

各々０．９０μｍ、１．００μｍ、１．２５μｍの厚さを有するセラミックグリーンシートを用意した。上記セラミックグリーンシート上に内部電極ペーストを印刷した後、２００層を積層してセラミック積層体を製造した。上記セラミック積層体を８５℃で各々５００ｋｇｆ／ｃｍ^２、８００ｋｇｆ／ｃｍ^２及び１０００ｋｇｆ／ｃｍ^２の圧力条件で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）を行った。このとき、積層本体の中央部が積層本体の幅方向端部よりも大きく形成されるように圧着した。

圧着が完了したセラミック積層体を積層体を個別チップ形状に切断し、切断されたチップを大気雰囲気下で２３０℃、６０時間保持し脱バインダーを行った。その後、１２００℃で内部電極が酸化されないようにＮＩ／ＮＩＯ平衡酸素分圧よりも低い１０^−１１ａｔｍ〜１０^−１０ａｔｍの酸素分圧還元雰囲気下で焼成した。焼成後、内部電極層の平均厚さは０．６５μｍであった。焼成チップのサイズは０．６±０．０９ｍｍ×０．３±０．０９ｍｍ×０．３±０．０９ｍｍ（Ｌ×Ｗ×Ｔ）を満足した。上記Ｔは、積層本体の中央部の厚さを示す。

上記焼成チップの特性を評価し、その結果を以下の表１に示した。

焼成チップの剥離／クラック発生率は、焼成チップ１００個に対して断面検査を行い、剥離／クラック発生率を百分率で表した。

絶縁破壊電圧（ＢＤＶ：Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ）特性は、１０Ｖ／ｓｅｃの速度でＤＣ電圧を印加しながら評価を行い、焼成チップの平均寿命は絶縁抵抗が１０^４Ω以下に落ちるまでの時間で決定した。

表１において、上記Ｔ１は、上下に隣接する内部電極の中央部間の距離であり、Ｔ２は、上下に隣接する内部電極において露出しない末端間の距離であり、上記実施例は、図３に示されたように、積層本体の中央部を切断した幅方向断面図で測定された。

具体的には、各試片の積層本体の中央部を切断した幅方向断面のイメージを各々１万倍率の走査型電子顕微鏡（ＳＥＭ）でスキャンし、上記スキャンされたイメージから任意に１０対の隣接する内部電極対を取り出し、上下に隣接する内部電極の中央部間の距離Ｔ１及び上下に隣接する内部電極の幅方向末端間の距離Ｔ２を測定し、これら測定値の平均を上記表１に示した。

上記表１を参照すると、焼成後の誘電体層の厚さが０．６０μｍ以上である比較例１から比較例４は、Ｔ１とＴ２の比に関係なく剥離及びクラックの発生がなく、高いＢＤＶ、優れた加速寿命が得られた。

これに対し、比較例５及び比較例７は、マージン部の圧縮率が低く、Ｔ１に対するＴ２の比が大きく形成された。よって、剥離／クラック発生率が高くなり、平均寿命も低下した。また、比較例６及び比較例８は、マージン部の圧縮率が高く、Ｔ１に対するＴ２の比が小さく剥離／クラックの発生はなかったが、過度な圧縮により絶縁破壊電圧（ＢＤＶ）特性が低下し、平均寿命が低下した。

これは内部電極の幅方向の末端が過度に撓み、内部電極の幅方向末端間の距離が薄くなることによって電界集中が発生したものと判断される。

これに対し、実施例１から４では、剥離／クラックの発生がなく、優れたＢＤＶ特性及び平均寿命が得られた。

本発明は上述した実施形態及び添付された図面により限定されるものではなく、添付された請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内において多様な形態の置換、変形及び変更が可能であることは当技術分野の通常の知識を有する者には自明であり、これも添付された請求範囲に記載された技術的思想に属する。

１１０ 積層本体
１１１ 誘電体層
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極

Claims (19)

1. 誘電体層を含む積層本体と、
   前記積層本体の内部に形成され、前記積層本体の少なくとも１つの一面に末端が露出する複数の内部電極層と
   を含み、
   前記複数の内部電極において積層方向に隣接する内部電極の中央部間の距離をＴ１とし、前記隣接する内部電極の前記一面に露出しない末端間の距離をＴ２とすると、Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）は０．８０〜０．９５となる積層セラミック電子部品。
2. 前記積層本体の中央部の積層方向の厚さは、前記内部電極の末端が露出しない積層本体の一面の厚さよりも大きく形成されることを特徴とする請求項１に記載の積層セラミック電子部品。
3. 前記積層方向に隣接する内部電極の中央部間の距離は０．６６μｍ未満であることを特徴とする請求項１または２に記載の積層セラミック電子部品。
4. 前記Ｔ１及びＴ２は、前記内部電極の末端が露出しない積層本体の一面に垂直な断面において形成されていることを特徴とする請求項１から３の何れか１項に記載の積層セラミック電子部品。
5. 前記積層本体の中央部の積層方向の厚さに対する前記内部電極の末端が露出しない積層本体の一面の厚さの比は０．７８〜０．９５であることを特徴とする請求項１から４の何れか１項に記載の積層セラミック電子部品。
6. 前記積層本体の中央部の積層方向の厚さは、前記複数の内部電極が重畳された容量形成部で測定されたことを特徴とする請求項１から５の何れか１項に記載の積層セラミック電子部品。
7. 前記積層本体の中央部の積層方向の厚さは２００〜３００μｍであることを特徴とする請求項１から６の何れか１項に記載の積層セラミック電子部品。
8. 前記積層本体の中央部の積層方向の厚さは、前記内部電極の末端が露出する積層本体の一面の厚さよりも大きく形成されることを特徴とする請求項１から７の何れか１項に記載の積層セラミック電子部品。
9. 前記積層本体の中央部の積層方向の厚さに対する前記内部電極の末端が露出する積層本体の一面の厚さの比は０．７５〜０．９７であることを特徴とする請求項１から８の何れか１項に記載の積層セラミック電子部品。
10. 前記内部電極の末端が露出する積層本体の一面の厚さは、前記内部電極が存在する領域で測定されることを特徴とする請求項９に記載の積層セラミック電子部品。
11. 前記複数の内部電極に含まれる各々の内部電極層の厚さは０．７μｍ以下であることを特徴とする請求項１から１０の何れか１項に記載の積層セラミック電子部品。
12. 第１側面及び第２側面を有する積層本体と、
    前記積層本体の内部に形成され、前記第１側面及び前記第２側面の少なくとも一方に末端がそれぞれ露出する複数の内部電極層と
    を含み、
    前記複数の内部電極において積層方向に隣接する内部電極の中央部間の距離をＴ１とし、前記積層方向に隣接する内部電極の、前記第１側面及び前記第２側面の少なくとも一方に露出しない末端間の距離をＴ２とすると、Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）は０．８０〜０．９５となり、前記隣接する内部電極の中央部間の距離は０．６６μｍ未満となる積層セラミックコンデンサ。
13. 前記第１側面及び前記第２側面は、前記積層本体の長手方向に向かって互いに対向して配置されることを特徴とする請求項１２に記載の積層セラミックコンデンサ。
14. 前記積層本体の中央部の積層方向の厚さは、前記内部電極の末端が露出しない積層本体の一面の厚さよりも大きく形成されることを特徴とする請求項１２または１３に記載の積層セラミックコンデンサ。
15. 前記積層本体の中央部の積層方向の厚さに対する前記内部電極の末端が露出しない積層本体の一面の厚さの比は０．７８〜０．９５であることを特徴とする請求項１２から１４の何れか１項に記載の積層セラミックコンデンサ。
16. 積層本体と、
    前記積層本体の内部に形成され、長手方向の末端が前記積層本体の側面にそれぞれ露出する複数の第１及び第２内部電極層と、
    前記第１及び第２内部電極層の間に配置され、厚さが０．６６μｍ未満の誘電体層と
    を含み、
    前記積層本体の中央部の積層方向の厚さは積層本体の前記長手方向と垂直な幅方向の端部の厚さよりも大きく、前記積層本体の中央部に積層方向に隣接する内部電極間の距離をＴ１とし、前記内部電極の前記幅方向の末端で隣接する内部電極間の距離をＴ２とすると、Ｔ１に対するＴ２の比（Ｔ２／Ｔ１）は０．８０〜０．９５となる積層セラミックコンデンサ。
17. 前記積層本体の中央部の積層方向の厚さに対する前記積層本体の前記幅方向の端部の厚さの比は０．７８〜０．９５であることを特徴とする請求項１６に記載の積層セラミックコンデンサ。
18. 前記積層本体の中央部の積層方向の厚さは、前記積層本体の側面の厚さよりも大きく形成されることを特徴とする請求項１６または１７に記載の積層セラミックコンデンサ。
19. 前記積層本体の中央部の積層方向の厚さに対する前記積層本体の側面の厚さの比は０．７５〜０．９７であることを特徴とする請求項１６から１８の何れか１項に記載の積層セラミックコンデンサ。
    

Images