JP2014204113A - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP2014204113A
JP2014204113A JP2013122443A JP2013122443A JP2014204113A JP 2014204113 A JP2014204113 A JP 2014204113A JP 2013122443 A JP2013122443 A JP 2013122443A JP 2013122443 A JP2013122443 A JP 2013122443A JP 2014204113 A JP2014204113 A JP 2014204113A
Authority
JP
Japan
Prior art keywords
internal electrode
margin
ceramic
internal
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013122443A
Other languages
English (en)
Inventor
キム・ヒュン・ジュン
Hyun-Jun Kim
Original Assignee
サムソン エレクトロ−メカニックス カンパニーリミテッド.
Samsung Electro-Mechanics Co Ltd
サムソン エレクトロ−メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR10-2013-0038322 priority Critical
Priority to KR1020130038322A priority patent/KR101548797B1/ko
Application filed by サムソン エレクトロ−メカニックス カンパニーリミテッド., Samsung Electro-Mechanics Co Ltd, サムソン エレクトロ−メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ−メカニックス カンパニーリミテッド.
Publication of JP2014204113A publication Critical patent/JP2014204113A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

【課題】本発明は、積層セラミックキャパシタ及びその製造方法に関する。
【解決手段】本発明による積層セラミックキャパシタは、対向する第1側面及び第2側面、上記第1側面と第2側面とを連結する第3端面及び第4端面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第3端面または第4端面に一端が露出する複数個の内部電極と、上記第1側面及び第2側面から上記内部電極の端部まで形成された第1サイドマージン部及び第2サイドマージン部と、を含み、上記セラミック本体の幅方向において、上記内部電極の両端部は酸化領域を含み、上記内部電極の中で最上部及び最下部の内部電極を除外した容量形成に寄与する内部電極の上記酸化領域の中で最大長さLmaxが3μm以下、長さの標準偏差が1μm以下であることができる。
【選択図】図2

Description

本発明は、積層セラミックキャパシタ及びその製造方法に関するもので、より詳細には、誘電特性に優れた高容量の積層セラミックキャパシタ及びその製造方法に関する。

一般に、キャパシタ、インダクタ、圧電体素子、バリスタまたはサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体、本体の内部に形成された内部電極及び上記内部電極と接続されるようにセラミック本体表面に設置された外部電極を備える。

セラミック電子部品の中で積層セラミックキャパシタは、積層された複数の誘電体層、一誘電体層を介して対向配置される内部電極及び上記内部電極と電気的に接続された外部電極を含む。

積層セラミックキャパシタは、小型でありながら、高容量が保障され、実装が容易であるという長所から、コンピュータ、PDA、携帯電話などの移動通信装置の部品として広く用いられている。

最近は、電子製品が小型化及び多機能化されるにつれ、チップ部品も小型化及び高機能化の傾向にあるため、積層セラミックキャパシタにもサイズが小さく容量が大きい高容量の製品が求められている。

一般に、積層セラミックキャパシタは以下のように製造されることができる。まず、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極を形成する。内部電極が形成されたセラミックグリーンシートを数十から数百層重畳されるように積み上げてグリーンセラミック積層体を製作する。その後、グリーンセラミック積層体を高温及び高圧で圧搾して硬いグリーンセラミック積層体を製作し、切断工程を経てグリーンチップを製造する。次いで、グリーンチップを可塑及び焼成してから外部電極を形成することで、積層セラミックキャパシタを完成させる。

しかし、上記のような製造方法によって積層セラミックキャパシタを形成する場合、内部電極先端の酸化層の長さが不規則に形成されるため、誘電特性が低下する現象が著しいという問題がある。

下記先行技術文献には、セラミック電子部品の絶縁抵抗の劣化を抑制するために、内部電極両端部の長さ及び高さ方向において金属酸化物が固溶されてなる異常領域の占有率が85%以上であることが開示されているが、内部電極の幅方向の両端部における酸化層の長さが調節されないため、誘電特性の低下問題は依然として解決されていない。

韓国公開特許公報 2010−0136917

本発明は、誘電特性に優れた高容量の積層セラミックキャパシタ及びその製造方法を提供することをその目的とする。

本発明の一形態は、対向する第1側面及び第2側面、上記第1側面と第2側面とを連結する第3端面及び第4端面を有するセラミック本体と、上記セラミック本体の内部に形成され、上記第3端面または第4端面に一端が露出する複数個の内部電極と、上記第1側面及び第2側面から上記内部電極の端部まで形成された第1サイドマージン部及び第2サイドマージン部と、を含み、上記セラミック本体の幅方向において、上記内部電極の両端部は酸化領域を含み、上記内部電極の中で最上部及び最下部の内部電極を除外した容量形成に寄与する内部電極の上記酸化領域は、最大長さLmaxが3μm以下、長さの標準偏差が1μm以下である積層セラミックキャパシタを提供する。

上記第1サイドマージン部及び第2サイドマージン部は、平均厚さが18μm以下であることができる。

上記第1サイドマージン部及び第2サイドマージン部は、セラミックスラリーで形成されることができる。

上記内部電極は、一端が上記第3端面に露出し、他端が上記第4端面から所定間隔を置いて形成される第1内部電極と、一端が第4端面に露出し、他端が上記第3端面から所定間隔を置いて形成される第2内部電極と、を含むことができる。

本発明の他の形態は、複数個のストライプ状の第1内部電極パターンが所定間隔を置いて形成された第1セラミックグリーンシート及び複数個のストライプ状の第2内部電極パターンが所定間隔を置いて形成された第2セラミックグリーンシートを用意する段階と、上記ストライプ状の第1内部電極パターンと上記ストライプ状の第2内部電極パターンが交差するように上記第1セラミックグリーンシートと上記第2セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、上記ストライプ状の第1内部電極パターン及び第2内部電極パターンを横切って第1内部電極及び第2内部電極が一定幅を有し、上記幅方向に上記第1内部電極及び第2内部電極の末端が露出した側面を有するように上記セラミックグリーンシート積層体を切断する段階と、上記第1内部電極及び第2内部電極の末端が露出した側面にセラミックスラリーで第1サイドマージン部及び第2サイドマージン部を形成する段階と、を含み、上記セラミック本体の幅方向において、上記内部電極の両端部は酸化領域を含み、上記内部電極の中で最上部及び最下部の内部電極を除外した容量形成に寄与する内部電極の上記酸化領域は、最大長さLmaxが3μm以下、長さの標準偏差が1μm以下である積層セラミックキャパシタの製造方法を提供する。

上記セラミックグリーンシート積層体を形成する段階は、上記ストライプ状の第1内部電極パターンの中心部と上記ストライプ状の第2内部電極パターン間の所定間隔が重畳されるように積層されることができる。

上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシート積層体が上記第1内部電極及び第2内部電極の末端が露出した側面を有する棒状積層体になるように行われ、上記第1及び第2サイドマージン部を形成する段階の後に、上記第1内部電極の中心部及び第2内部電極間の所定間隔を同一の切断線で切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3端面または第4端面を有する積層体になるように切断する段階が行われることができる。

上記セラミックグリーンシート積層体を切断する段階は、上記セラミックグリーンシートを上記第1内部電極及び第2内部電極の末端が露出した側面を有する棒状積層体になるように切断する段階及び上記棒状積層体を上記第1内部電極の中心部及び上記第2内部電極間の所定間隔を同一の切断線で切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3端面または第4端面を有する積層体になるように切断する段階で行われ、上記第1及び第2サイドマージン部を形成する段階は、上記積層体に対して行われることができる。

上記第1サイドマージン部及び第2サイドマージン部を形成する段階は、上記第1内部電極及び第2内部電極の末端が露出した側面にセラミックスラリーを塗布して行われることができる。

上記第1サイドマージン部及び第2サイドマージン部を形成する段階は、上記第1内部電極及び第2内部電極の末端が露出した側面をセラミックスラリーにディッピングして行われることができる。

上記第1サイドマージン部及び第2サイドマージン部は、平均厚さが18μm以下であることができる。

本発明の一形態によると、積層セラミックキャパシタにおいて内部電極先端の酸化領域の長さを調節するとともに、分布を均一にすることで、誘電特性に優れた高容量の積層セラミックキャパシタを具現することができるようになる。

また、積層セラミックキャパシタにおいて内部電極末端から第1側面または第2側面までの距離は小さく形成されることができる。これにより、相対的にセラミック本体内に形成される内部電極の重畳面積を広く形成することができる。

なお、相対的に残留炭素の除去が困難である角部の最外郭に配置される内部電極末端から第1側面または第2側面までの距離が非常に小さく形成されるため、残留炭素の除去が容易に行われることができる。これにより、残留炭素の濃度散布が小さくなって同一の微細構造を維持することができ、内部電極の連結性を向上させることができる。

さらに、最外郭に配置される内部電極の末端から上記第1側面または第2側面までの最短距離を一定厚さを有するように確保することで、耐湿特性を確保し、内部欠陥を減らすことができる。また、外部電極の形成時に放射クラックの発生可能性を減少させ、外部衝撃に対する機械的強度を確保することができる。

本発明の一形態によると、積層された複数個の第1及び第2内部電極とセラミックグリーンシートは同時に切断されて上記内部電極の末端が一直線に置かれることができる。その後、内部電極の末端が露出する面に第1及び第2サイドマージン部が形成されることができる。上記サイドマージン部の厚さは、セラミックスラリーの量によって容易に調節されることができる。

上記内部電極は、誘電体層の幅方向に対して全体的に形成されることができるため、内部電極間の重畳面積を形成するのに容易であり、内部電極による段差の発生を減らすことができる。

本発明の一実施形態による積層セラミックキャパシタを示した概略的な斜視図である。 図1のB−B’線に沿った断面図である。 図2のQ領域の拡大図である。 図1のA−A’線に沿った断面図である。 図1に示された積層セラミックキャパシタを構成する一誘電体層を示した上部平面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

図1は本発明の一実施形態による積層セラミックキャパシタを示した概略的な斜視図であり、図2は図1のB−B’線に沿った断面図であり、図3は図2のQ領域の拡大図であり、図4は図1のA−A’線に沿った断面図であり、図5は図1に示された積層セラミックキャパシタを構成する一誘電体層を示した上部平面図である。

図1から図5を参照すると、本実施形態による積層セラミックキャパシタは、セラミック本体110と、上記セラミック本体の内部に形成される複数個の内部電極121、122と、上記セラミック本体の外表面に形成される外部電極131、132と、を含む。

上記セラミック本体110は、対向する第1側面1及び第2側面2と、上記第1側面と第2側面とを連結する第3端面3及び第4端面4と、を有することができる。

上記セラミック本体110の形状は、特に制限されないが、図面に示されているように直方体状であることができる。

上記セラミック本体110の内部に形成された複数個の内部電極121、122は、その一端がセラミック本体の第3端面3または第4端面4に露出する。

上記内部電極121、122は、異なる極性を有する第1内部電極121及び第2内部電極122を一対にすることができる。第1内部電極121の一端は第3端面3に露出し、第2内部電極122の一端は第4端面4に露出することができる。上記第1内部電極121及び第2内部電極122の他端は、第3端面3または第4端面4から一定間隔を置いて形成される。これに対する具体的な事項は後述する。

上記セラミック本体の第3端面3及び第4端面4には、第1及び第2外部電極131、132が形成されて上記内部電極と電気的に連結されることができる。

上記セラミック本体の内部には複数個の内部電極が形成されており、上記複数個の内部電極の各末端から上記第1側面または第2側面までの距離d1は18μm以下であることができる。これは、複数個の内部電極の末端から上記第1側面または第2側面までの平均距離d1が平均18μm以下であることを意味する。

上記内部電極の末端は、上記セラミック本体の第1側面1または第2側面2に向かう内部電極の一領域を意味する。上記内部電極の末端から第1側面または第2側面までの領域は、第1サイドマージン部113または第2サイドマージン部114と称することができる。

内部電極末端から第1側面1または第2側面2までの距離d1は、複数個の内部電極間において多少の差異はあるが、本発明の一実施形態によると、その偏差がないか小さいという特徴を有する。このような特徴は、本発明の一実施形態による積層セラミックキャパシタの製造方法によってさらに明確に理解されることができる。

本発明の一実施形態によると、上記セラミック本体110は、複数の誘電体層112が積層された積層体111と、上記積層体の両側面に形成される第1サイドマージン部113及び第2サイドマージン部114と、を含むことができる。この場合、上記複数個の内部電極の各末端から上記第1側面または第2側面までの距離d1は、第1サイドマージン部113及び第2サイドマージン部114によって形成されるもので、これは上記第1サイドマージン部113または第2サイドマージン部114の厚さに該当するようになる。

上記積層体111を構成する複数の誘電体層112は、焼結された状態で、隣接する誘電体層間の境界が確認できないほど一体化されていることができる。

上記積層体111の長さは上記セラミック本体110の長さに該当し、上記セラミック本体110の長さはセラミック本体の第3端面3から第4端面4までの距離に該当する。即ち、セラミック本体110の第3及び第4端面は積層体111の第3端面及び第4端面と理解されてもよい。

上記積層体111は、複数の誘電体層112の積層によって形成されるもので、上記誘電体層112の長さは、セラミック本体の第3端面3と第4端面4との距離を形成する。

本発明の一実施形態によると、これに制限されないが、セラミック本体の長さは400〜1400μmであることができる。より具体的には、セラミック本体の長さは400〜800μmであるか、600〜1400μmであることができる。

上記誘電体層上に内部電極121、122が形成されることができ、内部電極121、122は、焼結によって一誘電体層を介して上記セラミック本体内部に形成されることができる。

本発明の一実施形態によると、上記セラミック本体110の幅方向において、上記内部電極121、122の両端部は酸化領域Oを含み、上記内部電極121、122の中で最上部及び最下部の内部電極を除外した容量形成に寄与する内部電極の上記酸化領域は、最大長さLmaxが3μm以下、長さの標準偏差が1μm以下であることができる。

上記酸化領域Oは、上記セラミック本体110の焼成過程または熱処理工程時に誘電体層112のセラミックに含まれる金属酸化物と上記内部電極121、122を構成する金属とが反応して形成されることができる。

上記酸化領域Oは金属酸化物を含み、上記金属酸化物は特に制限されないが、例えば、マグネシウム(Mg)、マンガン(Mn)、ニッケル(Ni)、リチウム(Li)、珪素(Si)、チタニウム(Ti)及びバリウム(Ba)で構成された群より選択された一つ以上の酸化物であることができる。

上記酸化領域Oは、電子顕微鏡によって観察されることができ、内部電極と異なる色彩を示すことから、上記内部電極と区別されることができる。

図2、図3及び図5では、上記酸化領域Oを内部電極121、122と区別するために異なる線で示した。

上記酸化領域Oは、最大長さLmaxが3μm以下、長さの標準偏差が1μm以下であることができる。

本発明の一実施形態によると、上記酸化領域Oの最大長さLmaxが3μm以下、長さの標準偏差が1μm以下になるように調節することで、上記酸化領域Oの不規則な形成を防いで誘電特性の低下問題を防止することができる。

即ち、上記酸化領域の長さを調節するとともに、分布を均一にすることで、誘電特性に優れた高容量の積層セラミックキャパシタを具現することができる。

上記酸化領域Oの最大長さLmaxが3μmを超過する場合は、積層セラミックキャパシタの静電容量が低下するという問題が発生する可能性があり、内部電極の端部と第1サイドマージン部113または第2サイドマージン部114とが接する接合部にクラックが発生するおそれがある。

また、上記酸化領域Oの長さの標準偏差が1μmを超過する場合は、上記酸化領域が不規則に形成されることにより、誘電特性が低下するという問題が発生する可能性がある。

本発明の一実施形態によると、上記酸化領域Oの最大長さLmaxが3μm以下、長さの標準偏差が1μm以下になるように調節する方法は、特に制限されないが、例えば、セラミック本体の焼成時に酸素分圧を調節することで具現することができる。

上記酸化領域Oの最大長さLmax及び長さの標準偏差を測定は、上記内部電極121、122の中で最上部及び最下部の内部電極を除外した容量形成に寄与する内部電極の上記酸化領域に対してのみ行われることができる。

上記酸化領域Oは、上記セラミック本体110の幅方向において、上記内部電極121、122の両端部に形成されることができるが、上記内部電極121、122の中で最上部及び最下部の内部電極の場合は、上記内部電極全体に酸化領域が形成されることもできる。

この場合、上記内部電極121、122の中で最上部及び最下部の内部電極は、上記酸化領域によって積層セラミックキャパシタの容量形成に寄与できなくなる。

即ち、上記内部電極121、122の中で最上部及び最下部の内部電極は、その全体に酸化領域が形成されるため、上記酸化領域Oの最大長さLmax及び長さの標準偏差を測定する際に除外される。

上記酸化領域Oの最大長さLmax及び長さの標準偏差は、図2に示されているように、セラミック本体110の幅方向断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でイメージスキャンして測定することができる。

例えば、図2のように、セラミック本体110の幅及び厚さ方向(W−T)の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから上記内部電極121、122の中で最上部及び最下部の内部電極を除外した容量形成に寄与する内部電極の上記酸化領域の長さを測定することで、最大長さLmax及び長さの標準偏差を得ることができる。

図5を参照すると、誘電体層112に第1内部電極121が形成されていることが分かる。上記第1内部電極121は、誘電体層の長さ方向に対して全体的に形成されない。即ち、第1内部電極121の一端はセラミック本体の第4端面4から所定間隔d2を置いて形成されることができ、第1内部電極121の他端は第3端面3まで形成されて第3端面3に露出することができる。

積層体の第3端面3に露出した第1内部電極の他端は、第1外部電極131と連結される。

第1内部電極と反対に、第2内部電極122の一端は第3端面3から所定間隔を置いて形成され、第2内部電極122の他端は第4端面4に露出して第2外部電極132と連結される。

上記誘電体層112は、第1内部電極121の幅と同一幅を有することができる。即ち、上記第1内部電極121は、誘電体層112の幅方向に対して全体的に形成されることができる。誘電体層の幅及び内部電極の幅は、セラミック本体の第1側面及び第2側面を基準とする。

本発明の一実施形態によると、これに制限されないが、誘電体層の幅及び内部電極の幅は100〜900μmであることができる。より具体的には、誘電体層の幅及び内部電極の幅は、100〜500μmであるか、100〜900μmであることができる。

セラミック本体が小型化されるにつれ、サイドマージン部の厚さが積層セラミックキャパシタの電気的特性に影響を及ぼす可能性がある。本発明の一実施形態によると、サイドマージン部の厚さが18μm以下に形成されて小型化された積層セラミックキャパシタの特性を向上させることができる。

本発明の一実施形態において、内部電極及び誘電体層は同時に切断されて形成されるもので、内部電極の幅及び誘電体層の幅は同一に形成されることができる。これに対するより具体的な事項は後述する。

本実施形態において、誘電体層の幅は、内部電極の幅と同様に積層体の第1及び第2側面に内部電極の末端が露出することができる。上記内部電極の末端が露出した積層体の両側面には、第1サイドマージン部113及び第2サイドマージン部114が形成されることができる。

上記の通り、上記複数個の内部電極の各末端から上記第1側面または第2側面までの距離d1は、上記第1サイドマージン部113または第2サイドマージン部114の厚さに該当する。

上記第1サイドマージン部113及び第2サイドマージン部114の厚さは、18μm以下であることができる。上記第1サイドマージン部113及び第2サイドマージン部114の厚さが小さいほど、相対的にセラミック本体内に形成される内部電極の重畳面積が広くなることができる。

上記第1サイドマージン部113及び第2サイドマージン部114は、積層体111の側面に露出する内部電極において起こり得るショットを防止できる厚さを有していれば、特に制限されず、例えば、2μm以上の厚さを有することができる。

上記第1及び第2サイドマージン部の厚さが2μm未満であると、外部衝撃に対する機械的強度が低下するおそれがあり、上記第1及び第2サイドマージン部の厚さが18μmを超過すると、相対的に内部電極の重畳面積が減少して積層セラミックキャパシタの高容量を確保することが困難になる可能性がある。

本発明の一実施形態によると、上記第1サイドマージン部113及び第2サイドマージン部114は、セラミックスラリーで形成されることができる。上記セラミックスラリーの量を調節することで、上記第1サイドマージン部113及び第2サイドマージン部114の厚さを容易に調節し、18μm以下に薄く形成することができる。

上記第1サイドマージン部113及び第2サイドマージン部114の厚さは、上記マージン部それぞれの平均厚さを意味することができる。

上記第1サイドマージン部113及び第2サイドマージン部114の平均厚さは、図2に示されているように、セラミック本体110の幅方向断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でイメージスキャンして測定することができる。

例えば、図2のように、セラミック本体110の幅及び厚さ方向(W−T)の断面を走査電子顕微鏡(SEM、Scanning Electron Microscope)でスキャンしたイメージから抽出した任意の第1サイドマージン部113及び第2サイドマージン部114に対し、セラミック本体の厚さ方向に上中下の任意の3つの地点の厚さを測定して平均値を得ることができる。

積層セラミックキャパシタの容量を最大限にするためには、誘電体層を薄膜化する方法や薄膜化された誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考慮されている。また、容量を形成する内部電極の重畳面積を向上させる方法も考慮されている。内部電極の重畳面積を増やすためには、内部電極が形成されていないマージン部の領域を最小限にしなければならない。特に、積層セラミックキャパシタが小型化されるほど、内部電極の重畳領域を増やすためには、マージン部の領域を最小限にしなければならない。

本実施形態によると、誘電体層の幅方向全体に内部電極が形成され、サイドマージン部の厚さが18μm以下に設定されるため、内部電極の重畳面積が広いという特徴を有するようになる。

一般に、誘電体層が高積層化されるほど、誘電体層及び内部電極の厚さは薄くなる。これにより、内部電極がショットされる現象が頻繁に起こり得る。また、誘電体層一部のみに内部電極が形成される場合、内部電極による段差が発生するため、絶縁抵抗の加速寿命または信頼性が低下する可能性がある。

しかし、本実施形態によると、薄膜の内部電極及び誘電体層を形成しても、誘電体層の幅方向に対して内部電極が全体的に形成されるため、内部電極の重畳面積が広くなって積層セラミックキャパシタの容量を大きくすることができる。

また、内部電極による段差を減少させることで、絶縁抵抗の加速寿命が向上するため、容量特性及び信頼性に優れた積層セラミックキャパシタを提供することができる。

以下では、本発明の他の実施形態による積層セラミックキャパシタの製造方法について説明する。

図6aから図6fは本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示した断面図及び斜視図である。

図6aに示されているように、セラミックグリーンシート212a上に所定間隔d4を置いて複数個のストライプ状の第1内部電極パターン221aを形成する。上記複数個のストライプ状の第1内部電極パターン221aは平行に形成されることができる。

上記所定間隔d4は、内部電極が異なる極性を有する外部電極と絶縁されるための距離で、図2に示されたd2×2の距離と理解されることができる。

上記セラミックグリーンシート212aは、セラミックパウダー、有機溶剤及び有機バインダを含むセラミックペーストで形成されることができる。

上記セラミックパウダーは、高い誘電率を有する物質で、これに制限されないが、チタン酸バリウム(BaTiO)系材料や鉛複合ペロブスカイト系材料、チタン酸ストロンチウム(SrTiO)系材料などを用いることができ、好ましくは、チタン酸バリウム(BaTiO)パウダーを用いることができる。上記セラミックグリーンシート212aが焼成されると、セラミック本体を構成する誘電体層112になる。

ストライプ状の第1内部電極パターン221aは、導電性金属を含む内部電極ペーストによって形成されることができる。上記導電性金属は、これに制限されないが、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)またはこれらの合金であることができる。

上記セラミックグリーンシート212a上にストライプ状の第1内部電極パターン221aを形成する方法としては、特に制限されないが、例えば、スクリーン印刷法またはグラビア印刷法などを通じて形成されることができる。

また、図面に示されてはいないが、他のセラミックグリーンシート212a上に所定間隔を置いて複数個のストライプ状の第2内部電極パターン222aを形成することができる。

以下では、第1内部電極パターン221aが形成されたセラミックグリーンシートを第1セラミックグリーンシート、第2内部電極パターン222aが形成されたセラミックグリーンシートを第2セラミックグリーンシートと称することができる。

次に、図6bに示されているように、ストライプ状の第1内部電極パターン221aとストライプ状の第2内部電極パターン222aが交差積層されるように第1及び第2セラミックグリーンシートを交互に積層することができる。

その後、上記ストライプ状の第1内部電極パターン221aは第1内部電極121を形成することができ、ストライプ状の第2内部電極パターン222aは第2内部電極122を形成することができる。

図6cは本発明の一実施形態によって第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層体210を示した断面図であり、図6dは第1及び第2セラミックグリーンシートが積層されたセラミックグリーンシート積層体210を示した斜視図である。

図6c及び図6dを参照すると、複数個の平行なストライプ状の第1内部電極パターン221aが印刷された第1セラミックグリーンシートと複数個の平行なストライプ状の第2内部電極パターン222aが印刷された第2セラミックグリーンシートは交互に積層されている。

より具体的には、第1セラミックグリーンシートに印刷されたストライプ状の第1内部電極パターン221aの中央部と第2セラミックグリーンシートに印刷されたストライプ状の第2内部電極パターン222aとの間隔d4が重畳されるように積層されることができる。

次いで、図6dに示されているように、上記セラミックグリーンシート積層体210は、複数個のストライプ状の第1内部電極パターン221a及びストライプ状の第2内部電極パターン222aを横断するように切断されることができる。即ち、上記セラミックグリーンシート積層体210は、C1−C1の切断線に沿って棒状積層体220になるように切断されることができる。

より具体的には、ストライプ状の第1内部電極パターン221a及びストライプ状の第2内部電極パターン222aは長さ方向に切断されて一定の幅を有する複数個の内部電極に分割されることができる。このとき、積層されたセラミックグリーンシートも内部電極パターンとともに切断される。これにより、誘電体層は、内部電極の幅と同一幅を有するように形成されることができる。

上記棒状積層体220の切断面に第1及び第2内部電極の末端が露出することができる。上記棒状積層体の切断面は、それぞれ棒状積層体の第1側面及び第2側面と称することができる。

参考までに、上記セラミックグリーンシート積層体を焼成した後、棒状積層体になるように切断されることができる。また、上記セラミックグリーンシートを棒状積層体になるように切断した後、焼成を行うこともできる。上記焼成は、これに制限されないが、1100℃〜1300℃のN−H雰囲気下で行われることができる。

次に、図6eに示されているように、上記棒状積層体220の第1及び第2側面それぞれに第1サイド部213a及び第2サイドマージン部214aを形成することができる。第2サイドマージン部214aは、明確に図示せず、その輪郭を点線で示した。

上記棒状積層体220の第1及び第2側面は、図2に示された積層体111の第1側面1及び第2側面2に対応するものと理解されてもよい。

上記第1及び第2サイドマージン部213a、214aは、棒状積層体220にセラミック粉末を含むセラミックスラリーで形成されることができる。

上記セラミックスラリーは、セラミックパウダー、有機バインダー及び有機溶剤を含むもので、第1及び第2サイドマージン部213a、214aが所望する厚さを有するようにセラミックスラリーの量を調節することができる。

上記棒状積層体220の第1及び第2側面にセラミックスラリー塗布して第1及び第2サイドマージン部213a、214aを形成することができる。上記セラミックスラリーの塗布方法は、特に制限されないが、例えば、スプレー方式で噴射したり、ローラを用いて塗布することができる。

また、上記棒状積層体をセラミックスラリーにディッピング(dipping)して棒状積層体の第1及び第2側面に第1及び第2サイドマージン部213a、214aを形成することができる。

上記の通り、上記第1及び第2サイドマージン部の厚さは、18μm以下に形成されることができる。上記第1及び第2サイドマージン部の厚さは、上記内部電極の末端が露出する棒状積層体の第1側面または第2側面から決定されることができる。

その後、図6e及び図6fに示されているように、第1及び第2サイドマージン部213a、214aが形成された上記棒状積層体220をC2−C2の切断線に沿って個別のチップサイズに適するように切断することができる。図6cは、上記C2−C2の切断線の位置を把握するのに参照されることができる。

棒状積層体220をチップサイズに切断することにより、積層体111及び積層体の両側面に形成された第1及び第2サイドマージン部113、114を有するセラミック本体が形成されることができる。

上記棒状積層体220をC2−C2の切断線に沿って切断することで、重畳された第1内部電極の中央部と第2内部電極との間に形成された所定間隔d4が同一の切断線によって切断されることができる。他の観点では、第2内部電極の中央部と第1内部電極との間に形成された所定間隔が同一の切断線によって切断されることができる。

これにより、第1内部電極及び第2内部電極の一端は、C2−C2の切断線に沿った切断面に交互に露出することができる。上記第1内部電極が露出した面は図5に示された積層体の第3端面3、上記第2内部電極が露出した面は図5に示された積層体の第4端面4と理解することができる。

上記棒状積層体220をC2−C2の切断線に沿って切断することで、ストライプ状の第1内部電極パターン221a間の所定間隔d4は半分に切断され、第1内部電極121の一端が第4端面から所定間隔d2を形成するようにする。また、第2内部電極122が第3端面から所定間隔を形成するようにする。

その後、上記第1及び第2内部電極の一端と連結されるように上記第3端面及び第4端面それぞれに外部電極を形成することができる。

本実施形態のように、棒状積層体220に第1及び第2サイドマージン部を形成し、チップサイズに切断する場合、一回の工程を通じて複数個の積層体111にサイドマージン部を形成することができる。

また、図面に示されてはいないが、第1サイドマージン部及び第2サイドマージン部を形成する前に、棒状積層体をチップサイズに切断して複数個の積層体を形成することもできる。

即ち、棒状積層体を、重畳された第1内部電極の中央部と第2内部電極との間に形成された所定間隔が同一の切断線によって切断されるように切断することができる。これにより、第1内部電極及び第2内部電極の一端は、切断面に交互に露出することができる。

次に、上記積層体の第1及び第2側面に第1サイドマージン部及び第2サイドマージン部を形成することができる。第1及び第2サイドマージン部の形成方法は上述した通りである。

その後、上記第1内部電極が露出した積層体の第3端面及び上記第2内部電極が露出した積層体の第4端面にそれぞれ外部電極を形成することができる。

本発明の他の実施形態によると、積層体の第1及び第2側面を通じて第1及び第2内部電極の末端が露出する。積層された複数個の第1及び第2内部電極は、同時に切断されて上記内部電極の末端が一直線に置かれることができる。その後、上記積層体の第1及び第2側面に第1及び第2サイドマージン部が一括に形成される。上記積層体及び上記第1及び第2サイドマージン部によってセラミック本体が形成される。即ち、上記第1及び第2サイドマージン部は、セラミック本体の第1及び第2側面を形成するようになる。

これにより、本実施形態によると、上記複数個の内部電極の末端からセラミック本体の第1及び第2側面までの距離は一定に形成されることができる。また、上記第1及び第2サイドマージン部は、セラミックペーストによって形成されるため、薄い厚さを有するように形成されることができる。

また、上記セラミック本体を焼成する過程において酸素分圧を調節することで、上記内部電極の中で最上部及び最下部の内部電極を除外した容量形成に寄与する内部電極の上記酸化領域の最大長さLmaxが3μm以下、長さの標準偏差が1μm以下になるように調節することができる。

これにより、本発明の一実施形態によると、内部電極先端の酸化領域の長さを調節するとともに、分布を均一にすることで、誘電特性に優れた高容量の積層セラミックキャパシタを具現することができるようになる。

下記表1は、積層セラミックキャパシタの内部電極の上記酸化領域の最大長さLmax及び長さの標準偏差による静電容量(誘電特性)及び信頼性を比較したものである。

表1において、誘電特性の評価は1kHz、0.5Vで行われ、信頼性評価はチップの研磨後、破壊分析時にクラックが発生したか否かを評価したもので、具体的には、320℃の鉛槽に2秒入れた後、熱衝撃クラック発生の有無を試験する方法で行われた。

上記表1から分かるように、上記酸化領域の最大長さLmaxが3μm以下、長さの標準偏差が1μm以下を満たす場合、誘電特性が向上して高容量の積層セラミックキャパシタを具現することができ、信頼性も向上する。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。

110 セラミック本体
111 積層体
112 誘電体層
113、114 第1及び第2サイドマージン部
121、122 第1及び第2内部電極
131、132 第1及び第2外部電極
212a セラミックグリーンシート
221a、222a ストライプ状の第1及び第2内部電極パターン
210 セラミックグリーンシート積層体
220 棒状積層体
O 酸化領域
Lmax 酸化領域における最大長さ

下記先行技術文献には、セラミック電子部品の絶縁抵抗の劣化を抑制するために、内部電極両端部の長さ及び高さ方向において金属酸化物が固溶されてなる異領域の占有率が85%以上であることが開示されているが、内部電極の幅方向の両端部における酸化層の長さが調節されないため、誘電特性の低下問題は依然として解決されていない。

上記第1サイドマージン部113及び第2サイドマージン部114は、積層体111の側面に露出する内部電極において起こり得るショトを防止できる厚さを有していれば、特に制限されず、例えば、2μm以上の厚さを有することができる。

一般に、誘電体層が高積層化されるほど、誘電体層及び内部電極の厚さは薄くなる。これにより、内部電極がショる現象が頻繁に起こり得る。また、誘電体層一部のみに内部電極が形成される場合、内部電極による段差が発生するため、絶縁抵抗の加速寿命または信頼性が低下する可能性がある。

Claims (11)

  1. 対向する第1側面及び第2側面、前記第1側面と第2側面とを連結する第3端面及び第4端面を有するセラミック本体と、
    前記セラミック本体の内部に形成され、前記第3端面または第4端面に一端が露出する複数個の内部電極と、
    前記第1側面及び第2側面から前記内部電極の端部まで形成された第1サイドマージン部及び第2サイドマージン部と、を含み、
    前記セラミック本体の幅方向において、前記内部電極の両端部は酸化領域を含み、前記内部電極の中で最上部及び最下部の内部電極を除外した容量形成に寄与する内部電極の前記酸化領域は、最大長さLmaxが3μm以下、長さの標準偏差が1μm以下である、積層セラミックキャパシタ。
  2. 前記第1サイドマージン部及び第2サイドマージン部は、平均厚さが18μm以下である、請求項1に記載の積層セラミックキャパシタ。
  3. 前記第1サイドマージン部及び第2サイドマージン部は、セラミックスラリーで形成される、請求項1に記載の積層セラミックキャパシタ。
  4. 前記内部電極は、一端が前記第3端面に露出し、他端が前記第4端面から所定間隔を置いて形成される第1内部電極と、一端が第4端面に露出し、他端が前記第3端面から所定間隔を置いて形成される第2内部電極と、を含む、請求項1に記載の積層セラミックキャパシタ。
  5. 複数個のストライプ状の第1内部電極パターンが所定間隔を置いて形成された第1セラミックグリーンシート及び複数個のストライプ状の第2内部電極パターンが所定間隔を置いて形成された第2セラミックグリーンシートを用意する段階と、
    前記ストライプ状の第1内部電極パターンと前記ストライプ状の第2内部電極パターンが交差するように前記第1セラミックグリーンシート及び前記第2セラミックグリーンシートを積層してセラミックグリーンシート積層体を形成する段階と、
    前記ストライプ状の第1内部電極パターン及び第2内部電極パターンを横切って第1内部電極及び第2内部電極が一定幅を有し、前記幅方向に前記第1内部電極及び第2内部電極の末端が露出した側面を有するように前記セラミックグリーンシート積層体を切断する段階と、
    前記第1内部電極及び第2内部電極の末端が露出した側面にセラミックスラリーで第1サイドマージン部及び第2サイドマージン部を形成する段階と、を含み、前記セラミック本体の幅方向において、前記内部電極の両端部は酸化領域を含み、前記内部電極の中で最上部及び最下部の内部電極を除外した容量形成に寄与する内部電極の前記酸化領域は、最大長さLmaxが3μm以下、長さの標準偏差が1μm以下である、積層セラミックキャパシタの製造方法。
  6. 前記セラミックグリーンシート積層体を形成する段階は、前記ストライプ状の第1内部電極パターンの中心部と前記ストライプ状の第2内部電極パターンとの所定間隔が重畳されるように積層される、請求項5に記載の積層セラミックキャパシタの製造方法。
  7. 前記セラミックグリーンシート積層体を切断する段階は、前記セラミックグリーンシート積層体が前記第1内部電極及び第2内部電極の末端が露出した側面を有する棒状積層体になるように行われ、
    前記第1及び第2サイドマージン部を形成する段階の後に、前記第1内部電極の中心部と第2内部電極との所定間隔を同一の切断線に切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3端面または第4端面を有する積層体になるように切断する段階が行われる、請求項5に記載の積層セラミックキャパシタの製造方法。
  8. 前記セラミックグリーンシート積層体を切断する段階は、前記セラミックグリーンシートを前記第1内部電極及び第2内部電極の末端が露出した側面を有する棒状積層体になるように切断する段階及び前記棒状積層体を前記第1内部電極の中心部と前記第2内部電極との所定間隔を同一の切断線に切断して第1内部電極または第2内部電極の一端がそれぞれ露出した第3端面または第4端面を有する積層体になるように切断する段階で行われ、
    前記第1及び第2サイドマージン部を形成する段階は、前記積層体に対して行われる、請求項5に記載の積層セラミックキャパシタの製造方法。
  9. 前記第1サイドマージン部及び第2サイドマージン部を形成する段階は、前記第1内部電極及び第2内部電極の末端が露出した側面にセラミックスラリーを塗布して行われる、請求項5に記載の積層セラミックキャパシタの製造方法。
  10. 前記第1サイドマージン部及び第2サイドマージン部を形成する段階は、前記第1内部電極及び第2内部電極の末端が露出した側面をセラミックスラリーにディッピングして行われる、請求項5に記載の積層セラミックキャパシタの製造方法。
  11. 前記第1サイドマージン部及び第2サイドマージン部は、平均厚さが18μm以下である、請求項5に記載の積層セラミックキャパシタの製造方法。
JP2013122443A 2013-04-08 2013-06-11 積層セラミックキャパシタ及びその製造方法 Pending JP2014204113A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2013-0038322 2013-04-08
KR1020130038322A KR101548797B1 (ko) 2013-04-08 2013-04-08 적층 세라믹 커패시터 및 그 제조방법

Publications (1)

Publication Number Publication Date
JP2014204113A true JP2014204113A (ja) 2014-10-27

Family

ID=51654281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013122443A Pending JP2014204113A (ja) 2013-04-08 2013-06-11 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (1) US9384897B2 (ja)
JP (1) JP2014204113A (ja)
KR (1) KR101548797B1 (ja)
CN (2) CN104103422B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059632A (ja) * 2015-09-15 2017-03-23 Tdk株式会社 積層電子部品
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018067566A (ja) * 2016-10-17 2018-04-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101854519B1 (ko) * 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
US9997297B2 (en) * 2015-09-15 2018-06-12 Tdk Corporation Multilayer electronic component
JP2017059815A (ja) * 2015-09-15 2017-03-23 Tdk株式会社 Laminated electronic components
US10510487B2 (en) * 2015-12-25 2019-12-17 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same
KR101813366B1 (ko) * 2016-04-01 2018-01-30 삼성전기주식회사 적층 전자부품 및 그 제조방법
JP2017204560A (ja) 2016-05-11 2017-11-16 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
JP2018098385A (ja) * 2016-12-14 2018-06-21 Tdk株式会社 積層電子部品
JP2018182016A (ja) * 2017-04-11 2018-11-15 太陽誘電株式会社 積層セラミックコンデンサ
KR20190121139A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121144A (ko) * 2018-08-10 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121160A (ko) * 2018-08-29 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035850A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2011023707A (ja) * 2009-06-19 2011-02-03 Murata Mfg Co Ltd セラミック電子部品
WO2011071144A1 (ja) * 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミック電子部品
WO2011114809A1 (ja) * 2010-03-16 2011-09-22 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284813A (en) * 1990-03-14 1991-12-16 Fujikin Sofuto Kk Capacitor
JP3716746B2 (ja) 2001-01-19 2005-11-16 株式会社村田製作所 Multilayer ceramic electronic component and manufacturing method thereof
JP2002231570A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 積層型電子部品およびその製法
JP2005045094A (ja) 2003-07-24 2005-02-17 Matsushita Electric Ind Co Ltd 積層形コンデンサ及びその製造方法
JP2007042743A (ja) * 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
KR101120004B1 (ko) * 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR101141342B1 (ko) 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101187939B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035850A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2011023707A (ja) * 2009-06-19 2011-02-03 Murata Mfg Co Ltd セラミック電子部品
WO2011071144A1 (ja) * 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミック電子部品
WO2011114809A1 (ja) * 2010-03-16 2011-09-22 株式会社村田製作所 積層セラミック電子部品

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059632A (ja) * 2015-09-15 2017-03-23 Tdk株式会社 積層電子部品
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10373761B2 (en) 2016-08-30 2019-08-06 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
US10535470B2 (en) 2016-08-30 2020-01-14 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same
JP2018067566A (ja) * 2016-10-17 2018-04-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10622152B2 (en) 2016-10-17 2020-04-14 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and method of producing the same

Also Published As

Publication number Publication date
CN104103422B (zh) 2017-12-12
CN107578919B (zh) 2019-06-04
KR101548797B1 (ko) 2015-08-31
CN104103422A (zh) 2014-10-15
KR20140121728A (ko) 2014-10-16
US20140301014A1 (en) 2014-10-09
CN107578919A (zh) 2018-01-12
US9384897B2 (en) 2016-07-05

Similar Documents

Publication Publication Date Title
US9685272B2 (en) Multilayer ceramic capacitor having multilayer external electrodes and board having the same
US10347421B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP6669198B2 (ja) 積層セラミックコンデンサ
US9812259B2 (en) Multilayer ceramic capacitor, method of manufacturing the same, and board having the same
US10629376B2 (en) Multilayer ceramic capacitor having side members
US9013858B2 (en) Multilayer ceramic electronic component
US10431379B2 (en) Method of manufacturing a multilayer ceramic capacitor
CN103680947B (zh) 多层陶瓷电容器及其制造方法
US6710998B1 (en) Multi-layer capacitor and method for manufacturing same
US9036328B2 (en) Multilayer ceramic electronic component
KR101729284B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
JP6095040B2 (ja) 積層セラミック電子部品
US9123472B2 (en) High capacity multilayer ceramic capacitor and method of manufacturing the same
KR101872524B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
JP5206440B2 (ja) セラミック電子部品
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
JP6370744B2 (ja) 積層セラミックコンデンサ及びその製造方法
KR101120004B1 (ko) 세라믹 전자부품
KR101141434B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
JP5093351B2 (ja) 積層セラミックコンデンサ
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN104103419B (zh) 多层陶瓷电容器及其制造方法
JP6103744B2 (ja) 積層セラミックコンデンサ
KR101843190B1 (ko) 세라믹 전자부품 및 이의 제조방법
JP6371365B2 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141209