CN107578919A - 多层陶瓷电容器及其制造方法 - Google Patents

多层陶瓷电容器及其制造方法 Download PDF

Info

Publication number
CN107578919A
CN107578919A CN201710724730.XA CN201710724730A CN107578919A CN 107578919 A CN107578919 A CN 107578919A CN 201710724730 A CN201710724730 A CN 201710724730A CN 107578919 A CN107578919 A CN 107578919A
Authority
CN
China
Prior art keywords
internal electrode
edge
side edge
face
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710724730.XA
Other languages
English (en)
Other versions
CN107578919B (zh
Inventor
金亨俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN107578919A publication Critical patent/CN107578919A/zh
Application granted granted Critical
Publication of CN107578919B publication Critical patent/CN107578919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Abstract

提供一种多层陶瓷电容器,包括:陶瓷本体,所述陶瓷本体具有相互朝向的第一侧面和第二侧面,以及连接所述第一侧面和第二侧面的第三端面和第四端面;多个内部电极,所述多个内部电极形成在所述陶瓷本体中并且具有暴露于所述第三端面或所述第四端面的一端;以及第一侧边缘部和第二侧边缘部,所述第一侧边缘部和第二侧边缘部形成为从所述第一侧面和第二侧面至所述内部电极的边缘;其中,在所述陶瓷本体的宽度方向上,所述内部电极的两个边缘包括氧化区,除了在所述内部电极中的最上端和最下端的内部电极之外,有助于电容形成的内部电极的所述氧化区的最大长度Lmax为3μm或者小于3μm,并且长度标准偏差为1μm或者小于1μm。

Description

多层陶瓷电容器及其制造方法
本申请是申请日为2013年07月04日,申请号为201310278662.0,题为“多层陶瓷电容器及其制造方法”的发明专利申请的分案申请。
相关申请的交叉引用
本申请要求于2013年4月8日在韩国知识产权局申请的韩国专利申请No.10-2013-0038322的优先权,在此通过引用将该申请的全部内容并入本申请中。
技术领域
本发明涉及一种多层陶瓷电容器及其制造方法,更具体地,涉及一种具有优良介电性能的高电容多层陶瓷电容器及其制造方法。
背景技术
通常,使用陶瓷材料的电子元件,例如电容器、电感器、压电元件、变阻器、热敏电阻等等,包括由陶瓷材料制得的陶瓷本体、内部电极以及外部电极,所述内部电极形成在所述陶瓷本体中,所述外部电极设置在所述陶瓷本体外表面上以连接于所述内部电极。
陶瓷电子元件中,多层陶瓷电容器包括多个堆叠的电介质层、相互朝向设置的内部电极、以及电连接于所述内部电极的外部电极,所述内部电极之间具有所述电介质层。
多层陶瓷电容器由于例如小尺寸、高电容、易安装等优点,已被广泛地用作例如便携式笔记本、个人数字助理(PDAs)、移动电话等移动通信设备中的元件。
最近,随着电子产品的微型化和多功能化,片式元件同样趋于微型化和多功能化。因此,需要使多层陶瓷电容器微型化并提高其容量。
一般来说,多层陶瓷电容器通过以下步骤来制造。首先,制备陶瓷基片(ceramicgreen sheet),并在所述陶瓷基片上印刷导电胶以形成内部电极。以数十层到数百层的数量上堆叠其上形成有所述内部电极的所述陶瓷基片以制造基陶瓷多层体。随后,所述基陶瓷多层体在高温和高压条件下被挤压以制造坚硬的基陶瓷多层体,并对所述陶瓷多层体进行切割工序以制造基片(green chip)。然后,将所述基片煅烧和烧结,并且所述外部电极形成在被煅烧和烧结后的基片上以完成所述多层陶瓷电容器的制造。
所述多层陶瓷电容器通过上述方法形成的情况下,所述内部电极的边缘上的氧化层的长度可能不规则地形成,使得介电性能可能显著地退化。
以下现有技术文献公开了一种多层陶瓷电容器,其中,为了抑制陶瓷电子元件的绝缘电阻的退化,通过在内部电极的两个边缘的长度和高度方向上固体溶解金属氧化物形成的异常区域的占有率为85%或者更多。然而,所述内部电极的宽度方向的两个边缘的氧化层的长度是不受控制的,这使得可能仍然不能阻止介电性能的退化。
现有技术文献
(专利文件1)韩国专利公开No.2010-0136917。
发明内容
本发明的一个方面提供一种具有优良介电性能的高电容多层陶瓷电容器,以及制造该多层陶瓷电容器的方法。
根据本发明的一个方面,提供一种多层陶瓷电容器,包括:陶瓷本体,具有相互朝向的第一和第二侧面,以及连接所述第一和第二侧面的第三和第四端面;多个内部电极,形成在所述陶瓷本体中,并且具有暴露于所述第三端面或所述第四端面的一端;以及第一和第二侧边缘部,形成为从所述第一和第二侧面至所述内部电极的边缘;其中,在所述陶瓷本体的宽度方向上,所述内部电极的两个边缘包括氧化区,除了在所述内部电极中的最上端和最下端的内部电极之外,有助于电容形成的内部电极的所述氧化区的最大长度Lmax为3μm或者小于3μm,并且长度标准偏差为1μm或者小于1μm。
所述第一和第二侧边缘部的平均厚度可以为18μm或者小于18μm。
所述第一和第二侧边缘部可以由陶瓷浆料形成。
所述内部电极可以包括第一内部电极和第二内部电极,所述第一内部电极的一端暴露于所述第三端面,另一端形成为与所述第四端面具有预定的间隔,所述第二内部电极的一端暴露于所述第四端面,另一端成形成为所述第三端面具有预定的间隔。
根据本发明的另一个方面,提供一种制造多层陶瓷电容器的方法,所述方法包括:制备第一陶瓷基片和第二陶瓷基片,所述第一陶瓷基片包括相互之间具有预定间隔的多个带形(stripe shaped)第一内部电极图案,所述第二陶瓷基片包括相互之间具有预定间隔的多个带形第二内部电极图案;通过堆叠所述第一和第二陶瓷基片,使得所述带形第一内部电极图案和所述带形第二内部电极图案彼此相交,以形成陶瓷基片多层体;切割所述陶瓷基片多层体,同时横切所述带形第一和第二内部电极图案,使得第一和第二内部电极具有预定的宽度和侧面,所述内部电极的边缘沿宽度方向暴露于所述侧面;以及使用陶瓷浆料分别在所述第一和第二内部电极的所述边缘暴露于的所述侧面上形成第一和第二侧边缘部,其中,在所述陶瓷本体的宽度方向上,所述内部电极的两个边缘包括氧化区,除了在所述内部电极中的最上端和最下端的内部电极之外,有助于电容形成的内部电极的所述氧化区的最大长度Lmax为3μm或者小于3μm,并且长度标准偏差为1μm或者小于1μm。
在形成所述陶瓷基片多层体中,可以堆叠所述陶瓷基片,使得所述带形第一内部电极图案的中部和所述带形第二内部电极图案之间的预定间隔相互重叠。
所述陶瓷基片多层体的切割可以包括:将所述陶瓷基片多层体切割成条形多层体,每个条形多层体具有侧面,所述第一和第二内部电极的边缘暴露于所述侧面;以及在所述第一和第二侧边缘部形成后,沿着相同的切割线切割所述第一内部电极的中部和所述第二内部电极之间的预定间隔,以形成所述多层体,每个所述多层体具有第三和第四端面,所述第一和第二内部电极的一端分别暴露于所述第三和第四端面。
所述陶瓷基片多层体的切割可以包括:将所述陶瓷基片多层体切割为条形(barshaped)多层体,每个条形多层体具有侧面,所述第一和第二内部电极的边缘暴露于所述侧面,以及沿着相同的切割线切割所述第一内部电极的中部和所述条形多层体中所述第二内部电极之间的预定间隔,以形成所述多层体,每个所述多层体具有第三和第四端面,所述第一和第二内部电极的一端分别暴露于所述第三和第四端面,并在所述多层体上成形所述第一和第二侧边缘部。
所述第一和第二侧边缘部的的形成可以通过向所述第一和第二内部电极暴露于的所述侧面施加陶瓷浆料来完成。
所述第一和第二侧边缘部的形成可以通过将所述第一和第二内部电极的所述边缘暴露于的所述侧面浸入到陶瓷浆料中来完成。
所述第一和第二侧边缘部的平均厚度可以为18μm或者小于18μm。
附图说明
本发明的上述和其他方面、特征以及其他优点从以下结合附图的详细描述中能够更清楚地理解,其中:
图1表示根据本发明实施方式的多层陶瓷电容器的示意性的立体图;
图2表示沿图1中的B-B’线剖切的剖视图;
图3表示图2的区域Q的放大图;
图4表示沿图1中的A-A’线剖切的剖视图,以及图5表示组成图1显示的多层陶瓷电容器的一个电介质层的俯视图;以及
图6A至图6F表示示意性地显示了制造根据本发明实施方式的多层陶瓷电容器的方法的剖视图和立体图。
具体实施方式
下面,将参照附图详细描述本发明的实施方式。但是,本发明可以通过多种不同的形式实现,而不应被解释为局限于此处所给出的实施方式。相反,提供这些实施方式旨在使得本发明的公开内容全面完整,并向本领域技术人员充分地传达本发明的范围。在附图中,为了清楚的目的可能放大了元件的形状和尺寸,并且在全部附图中使用相同的附图标记标示相同或相似的元件。
图1表示根据本发明实施方式的多层陶瓷电容器的示意性的立体图。
图2表示沿图1中的B-B’线剖切的剖视图。
图3表示图2的区域Q的放大图。
图4表示沿图1中的A-A’线剖切的剖视图,以及图5表示组成图1显示的多层陶瓷电容器的一个电介质层的俯视图。
参考图1至图5,根据本发明的实施方式的多层陶瓷电容器可以包括陶瓷本体110;形成在所述陶瓷本体中的多个内部电极121和122;以及形成在所述陶瓷本体的外表面上的外部电极131和132。
陶瓷本体110可具有彼此相对的第一侧面1和第二侧面2,以及将所述第一侧面和第二侧面相互连接的第三端面3和第四端面4。
陶瓷本体110并不特定地限于图示的形状,但通常可以具有长方体形状。
形成在陶瓷本体110中的多个内部电极121和122可以具有各自的暴露于陶瓷本体的第三端面3或第四端面4的一端。
内部电极121和122可设置成一对具有相反极性的第一内部电极121和第二内部电极122。第一内部电极121的一端可以暴露于第三端面3,第二内部电极122的一端可以暴露于第四端面4。第一内部电极121的另一端可以形成为与第四端面4具有预定间隔,第二内部电极122的另一端可以形成为与第三端面3具有预定间隔。以下将对其进行更详细的说明。
所述陶瓷本体的第三端面3和第四端面4上可以形成有第一外部电极131和第二外部电极132,第一外部电极131和第二外部电极132电连接于所述内部电极。
所述多个内部电极可以形成在所述陶瓷本体中,从所述多个陶瓷本体的各自边缘到所述第一侧面或第二侧面的距离d1可以为18μm或者小于18μm。这意味着从所述多个陶瓷本体的边缘到所述第一侧面或第二侧面的距离d1平均为18μm或者小于18μm。
所述内部电极的所述边缘可以是所述内部电极靠近所述陶瓷本体的第一侧面1或第二侧面2的边。从所述内部电极的所述边缘到所述第一侧面或第二侧面的区域可表示为第一侧边缘部113或第二侧边缘部114。
在所述多个内部电极之间,从所述内部电极的所述边缘到所述第一侧面1或第二侧面2的距离d1可以稍有差异,然而,根据本发明的实施方式,距离d1的差异可能很小的或者可能没有差异。以上描述的特征可以通过根据本发明的实施方式的多层陶瓷电容器的制造方法来更清楚地理解。
根据本发明的实施方式,陶瓷本体110可以包括多层体111、第一侧边缘部113和第二侧边缘部114,多层体111中堆叠有多个电介质层112,第一侧边缘部113和第二侧边缘部114形成在所述多层体的两个侧面上。这种情况下,从所述多个内部电极的各个边缘到第一侧面或第二侧面的距离d1通过第一侧边缘部113和第二侧边缘部114形成,并且与第一侧边缘部113和第二侧边缘部114的厚度相对应。
组成多层体111的多个电介质层112可处于烧结状态并成为整体,从而不能确定相邻电介质层之间的边界。
多层体111的长度对应于陶瓷本体110的长度,陶瓷本体110的长度对应于从所述陶瓷本体的第三端面3到第四端面4的距离。也就是说,陶瓷本体110的第三端面和第四端面可以作为所述多层体111的第三端面和第四端面。
多层体111可通过堆叠多个电介质层112形成,并且电介质层112的长度对应于从所述陶瓷本体的第三端面3到第四端面4的距离。
根据本发明的实施方式,所述陶瓷本体的长度可以为400μm至1400μm,然而,本发明并不限于此。更具体地,所述陶瓷本体的长度可以为400μm至800μm,或者为600μm至1400μm。
内部电极121和122可形成在所述电介质层上并形成在所述陶瓷本体中,同时,通过烧结,内部电极121和122之间具有有一个电介质层。
根据本发明的实施方式,内部电极121和122的两个边缘可以包括沿陶瓷本体110的宽度方向的氧化物区O,其中,除了在内部电极121和122中的最上端和最下端的内部电极之外,导致形成电容的内部电极的氧化区分别具有的最大长度Lmax为3μm或者小于3μm,长度的标准偏差可以为1μm或者小于1μm。
所述氧化区O可在烧结或热处理陶瓷本体110的过程中,通过包含在形成电介质层112的陶瓷中的金属氧化物和形成内部电极121和122的金属之间的反应来形成。
所述氧化区O可包含所述金属氧化物,所述金属氧化物不受特别限制,但是可以为,例如从包括镁(Mg)、锰(Mn)、镍(Ni)锂(Li)、硅(Si)、钛(Ti)和钡(Ba)的组中选取的至少一种氧化物。
所述氧化区O可通过电子显微镜观察到,并具有与所述内部电极不同的颜色,从而与所述内部电极区别开。
在图2、图3以及图5中,所述氧化区O可用与内部电极121和122不同的线条表示,以将所述氧化区与内部电极121和122区别开。
所述氧化区O可以分别具有的最大长度Lmax为3μm或者小于3μm,并且长度标准偏差可以为1μm或者小于1μm。
根据本发明的实施方式,各自的氧化区O的最大长度Lmax被控制到3μm或者小于3μm,并且长度标准偏差被控制到1μm或者小于1μm,使得能够阻止形成不均匀的氧化区O,从而阻止介电性能的退化。
也就是说,具有优良介电性能的高电容多层陶瓷电容器可通过控制所述氧化区的长度并使氧化区均匀分布来实现。
在各自的氧化区O的最大长度Lmax大于3μm的情况下,所述多层陶瓷电容器的电容可能退化,并且在内部电极的端部与第一侧边缘部113或第二侧边缘部114相互接触的接合部上产生裂缝。
此外,在氧化区O的长度标准偏差大于1μm的情况下,所述氧化区不均匀地形成,可能使得介电性能退化。
根据本发明的实施方式,将氧化区O的最大长度Lmax控制到3μm或者小于3μm以及将长度标准偏差控制到1μm或者小于1μm的方法并不受特别限制,然而,可以例如通过在所述陶瓷本体烧结的时候控制氧分压来实现。
在测量各自的氧化区O的最大长度Lmax和长度标准偏差时,除了在多个内部电极121和122中的最上端和最下端的内部电极之外,仅在导致形成电容的内部电极的氧化区上进行测量。
氧化区O可沿陶瓷本体110的宽度方向形成在内部电极121和122的两个边缘,然而,在最上端和最下端的内部电极在多个内部电极121和122中的情形下,氧化区可形成在整个最上端和最下端的内部电极上。
在这种情形下,由于氧化区,多个内部电极121和122中的最上端和最下端的内部电极不会促进多层陶瓷电容器的电容形成。
也就是说,由于氧化区形成在整个最上端和最下端的内部电极上,在测量各自的氧化区O的最大长度Lmax和长度标准偏差时,最上端和最下端的内部电极被排除在外。
所述各自的氧化区O的最大长度Lmax和长度标准偏差可以从通过使用扫描电子显微镜(SEM)扫描如图2所示的沿陶瓷本体110的宽度方向的横截面而获得的图像中测得。
例如,如图2所示,从通过使用扫描电子显微镜(SEM)扫描沿陶瓷本体110的宽度-厚度(W-T)方向的横截面而获得的图像中,除了在多个内部电极121和122中的最上端和最下端的内部电极之外,通过测量导致形成电容的内部电极的氧化区的长度可以获得最大长度Lmax和长度标准偏差。
参考图5,第一内部电极121可形成在电介质层112上。第一内部电极121并不会完全形成在所述电介质层的长度方向上。也就是说,第一内部电极121的一端可以形成为与所述陶瓷本体的第四端面4具有预定的间隔d2,而第一内部电极121的另一端可以形成至第三端面3,从而暴露于第三端面3。
所述第一内部电极的暴露于多层体的第三端面3的另一端可以连接于第一外部电极131。
与第一内部电极相反,第二内部电极122的一端可以形成为与第三端面3具有预定的间隔,而第二内部电极122的另一端可以暴露于第四端面4,从而连接于第二外部电极132。
电介质层112可以具有与第一内部电极121相同的宽度。也就是说,第一内部电极121可以在电介质层112的宽度方向上整体地形成在电介质层112上。所述电介质层的宽度和所述内部电极的宽度可以以所述陶瓷本体的第一侧面和第二侧面为基准。
根据本发明的实施方式,虽然并不限于此,但是,所述电介质层的宽度和所述内部电极的宽度可以为100μm至900μm。更具体地,所述电介质层的宽度和所述内部电极的宽度可以为100μm500μm或者100μm900μm。
由于陶瓷本体的微型化,所述侧边缘部的厚度对所述多层陶瓷电容器的电特性产生影响。根据本发明的实施方式,所述侧边缘部的厚度形成为18μm或者小于18μm,从而提高了微型化的多层陶瓷电容器的电特性。
在本发明的实施方式中,所述内部电极和所述电介质层可被同时切割,使得所述内部电极的宽度与所述电介质层的宽度相同。以下将对其进行更详细的说明。
在本发明的实施方式中,所述电介质层的宽度与所述内部电极的宽度相同,并且所述内部电极的边缘可以暴露于所述多层体的所述第一和第二侧面。所述内部电极暴露的所述多层体的两个侧面可设置有第一侧边缘部113和第二侧边缘部114。
如上所述,从所述多个内部电极的所述各自边缘到所述第一侧面或第二侧面的距离d1对应于第一侧边缘部113或第二侧边缘部114的厚度。
第一侧边缘部113和第二侧边缘部114可以具有18μm或者小于18μm的厚度。由于第一侧边缘部113或第二侧边缘部114的厚度减少,可以相对的增加内部电极形成在陶瓷本体内的重叠面积。
只要第一侧边缘部113和第二侧边缘部114的厚度足以防止暴露于多层体111的侧面的内部电极发生短路,则第一侧边缘部113的厚度或第二侧边缘部114的厚度不受特别限制。例如,第一侧边缘部113和第二侧边缘部114可具有2μm或大于2μm的厚度。
当所述第一和第二侧边缘部的厚度小于2μm时,抵抗外部冲击的机械强度将退化,并当所述第一和第二侧边缘部的厚度大于18μm时,所述内部电极的重叠面积将相对地减少,使得很难确保多层陶瓷电容器的高电容。
根据本发明的实施方式,第一侧边缘部113和第二侧边缘部114可由陶瓷浆料形成。第一侧边缘部113和第二侧边缘部114的厚度可以通过控制陶瓷浆料的量容易地控制,并形成为薄薄的,为18μm或者小于18μm。
第一侧边缘部113和第二侧边缘部114的厚度可以表示所述边缘部的平均厚度。
第一侧边缘部113和第二侧边缘部114的平均厚度可以通过使用扫描电子显微镜(SEM)扫描沿陶瓷本体110的宽度方向的横截面的图像来测量获得。
例如,如图2所示,关于从通过使用扫描电子显微镜扫描如图2所示的陶瓷本体110的宽度-厚度(W-T)方向的横截面而获得的图像中提取的第一侧边缘部113和第二侧边缘部114,可以测量沿陶瓷本体的厚度方向的任何一个边缘部的上部、中部以及下部中的任何三个点的厚度以获得平均值。
为了显著地提高多层陶瓷电容器的电容,已经考虑了使电介质层变薄的方法、堆叠所述变薄的电介质层的方法,以及提高所述内部电极的覆盖范围的方法。另外,还考虑了增加形成电容的所述内部电极的重叠面积的方法。为了增加所述内部电极的重叠面积,其中未形成内部电极的边缘部显著地减少。特别是,由于多层陶瓷电容器的微型化,需要显著地减少边缘部以提高所述内部电极的重叠面积。
根据本发明的实施方式,所述内部电极在所述电介质层的宽度方向上形成在整个电介质层上,所述侧边缘部的厚度设置成18μm或者小于18μm,使得所述内部电极的重叠面积变大。
通常,随着所述电介质层高度地堆叠,所述电介质层和所述内部电极的厚度将减小。因此,所述内部电极之间可能频繁地发生短路。另外,在所述内部电极局部地形成在所述电介质层的情况下,所述内部电极将产生台阶部,从而加速绝缘阻抗的寿命或可靠性的退化。
然而,根据本发明的实施方式,即使在内部电极和电介质层形成为厚度减小的情况下,由于所述内部电极在电介质层的宽度方向上形成在整个电介质层上,可以增加所述内部电极的重叠面积以显著地提高所述多层陶瓷电容器的电容。
另外,所述内部电极产生的所述台阶部减少以改善加速退化的绝缘阻抗的寿命,使得能够提供具有优良电容特性和优良可靠性的多层陶瓷电容器。
下面,将说明根据本发明的实施方式的多层陶瓷电容器的制造方法。
图6A至图6F表示示意性地显示了制造根据本发明实施方式的多层陶瓷电容器的方法的剖视图和立体图。
如图6A所示,多个带形第一内部电极图案221a可以形成在陶瓷基片212a上,且多个带形第一内部电极图案221a之间具有预定的间隔d4。所述多个带形第一内部电极图案221a相互平行地形成。
所述预定的间隔d4与具有不同极性的所述内部和外部电极之间用于绝缘的距离相对应,可以为图5中所示距离d2的两倍,即d2×2。
所述陶瓷基片212a可由包括陶瓷粉末、有机溶剂以及有机粘结剂的陶瓷浆料制得。
所述陶瓷粉末可以是具有高电容率的材料,例如可以使用钛酸钡(BaTiO3)基材料、铅复合钙钛矿基材料、钛酸锶(SrTiO3)基材料等等,但本发明并不限于此。这些材料中,优选钛酸钡(BaTiO3)粉末。陶瓷基片212a可被烧结为构成所述陶瓷本体的电介质层112。
所述带形第一内部电极图案221a可由包含导电金属的内部电极浆料形成。所述导电金属可以是镍(Ni)、铜(Cu)钯(Pd)或者它们的合金,但是并不限于此。
在陶瓷基片212a上成形带形第一内部电极图案221a的方法不受特别限制,但是例如可以使用诸如丝网印刷方法或凹版印刷方法的印刷方法。
另外,虽然未显示,多个带形第二内部电极图案222a可成形在另一个陶瓷基片212a上,且多个带形第二内部电极图案222a之间具有预定的间隔。
下面,其上形成有第一内部电极图案221a的陶瓷基片可以指的是第一陶瓷基片,其上形成有第二内部电极图案222a的陶瓷基片可以指的是第二陶瓷基片。
然后,如图6B所示,所述第一陶瓷基片和第二陶瓷基片可以交替地堆叠,使得带形第一内部电极图案221a和带形第二内部电极图案222相交。
之后,带形第一内部电极图案221a可以形成第一内部电极121,带形第二内部电极图案222a可以形成第二内部电极122。
图6C表示根据本发明的实施方式的其中堆叠有第一和第二陶瓷基片的陶瓷基片多层体210的剖视图,以及图6D表示根据本发明的实施方式的其中堆叠有第一和第二陶瓷基片的陶瓷基片多层体210的立体图。
参考图6C和图6D,第一陶瓷基片和第二陶瓷基片交替地堆叠,其中多个带形第一内部电极图案221a相互平行地印刷在第一陶瓷基片上,多个带形第二内部电极图案222a相互平行地印刷在第二陶瓷基片上。
更详细地,第一陶瓷基片和第二陶瓷基片交替地堆叠,使得印刷在第一陶瓷基片上的带形第一内部电极图案221a的中部与印刷在第二陶瓷基片上的带形第二内部电极图案222a之间的间隔d4相互重叠。
然后,如图6D所示,陶瓷基片多层体210可被切割为横切多个带形第一内部电极图案221a和多个带形第二内部电极图案222a。也就是说,陶瓷基片多层体210可沿着切割线C1-C1被切割,以形成条形(bar)多层体220。
更具体地,带形第一内部电极图案221a和带形第二内部电极图案222a可沿着长度方向被切割以分成多个具有预定宽度的内部电极。在此,堆叠的陶瓷基片与内部电极图案一起被切割。因此,电介质层可以形成为与内部电极具有相同的宽度。
通过条形多层体220的切割面,第一和第二内部电极的边缘可以被暴露。条形多层体的切割面可分别指的是条形多层体的第一侧面和第二侧面。
陶瓷基片多层体可以被烧结,随后被切割为条形多层体。另外,在陶瓷基片多层体被切割为条形多层体之后,可以进行烧结工序。虽然并不限于此,但烧结工序可在1100℃至1300℃的N2-H2气体中进行。
然后,如图6E所示,条形多层体220的第一和第二侧面可分别设置有第二侧边缘部213a和第二侧边缘部214a。第二侧边缘部214a并未清楚地显示,但用虚线表示了其轮廓线。
条形多层体220的第一和第二侧面可被认为是与图5显示的多层体111的第一侧面1和第二侧面2相对应的面。
第一侧边缘部213a和第二侧边缘部214a可以利用包含陶瓷粉末的陶瓷浆料形成在条形多层体220上。
陶瓷浆料可包括陶瓷粉末、有机粘结剂以及有机溶剂,陶瓷浆料的量可以被控制成允许第一侧边缘部213a和第二侧边缘部214a具有所需的厚度。
第一边缘部113a和第二侧边缘部114a可通过将陶瓷浆料施加到条形多层体220的第一和第二侧面上形成。施加陶瓷浆料的方法并不特定地限制。例如,陶瓷浆料可通过喷射法喷射或可利用滚子来施加。
另外,第一侧边缘部213a和第二侧边缘部214a可以通过将条形多层体浸入到陶瓷浆料中来形成在条形多层体的第一和第二侧面上。
如上所述,第一侧边缘部和第二侧边缘部的厚度可以为18μm或者小于18μm。第一和第二侧边缘部的厚度可以定义为离内部电极暴露于的条形多层体的第一和第二侧面的距离。
然后,如图6E和6F所示,在其上形成有第一侧边缘部213a和第二侧边缘部214a的条形多层体220可以沿着切割线C2-C2被切割以对应于各个芯片的尺寸。图6C可用于确认切割线C2-C2的位置。
条形多层体220被切割以具有芯片尺寸,从而可以形成陶瓷本体,该陶瓷本体具有多层体211以及形成在该多层体两侧面上的第一侧边缘部213和第二侧边缘部214。
由于条形多层体220沿着切割线C2-C2被切割,彼此重叠的第一内部电极的中部和第二内部电极之间形成的预定间隔开d4的可沿着相同的切割线被切割。从不同的角度,第二内部电极的中部和形成在第一内部电极之间的预定间隔可以沿着相同的切割线被切割。
因此,第一内部电极和第二内部电极各自的一端可以交替地暴露于切割线C2-C2。第一内部电极暴露的表面可以是图5显示的多层体的第三端面3,第二内部电极暴露的表面可以是图5显示的多层体的第四端面4。
条形多层体220可以沿着切割线C2-C2被切割,使得带形第一内部电极图案221a之间的预定间隔d4被切为一半,结果是,第一内部电极121的一端可以与第四端面隔开预定的间隔d2。另外,第二内部电极122可以与第三端面隔开预定的间隔。
然后,第三端面和第四端面上可形成有外部电极,外部电极分别连接到第一和第二内部电极的一端。
如本发明的实施方式中所描述的,在第一和第二侧边缘部形成在条形多层体220上和条形多层体220被切割为多个具有芯片尺寸的多层体的情况下,所述侧边缘部可通过单独的工序形成在多个多层体111上。
另外,虽然并未显示,条形多层体可以在第一和第二侧边缘部形成之前,被切割以具有芯片尺寸,从而形成多个多层体。
也就是说,条形多层体可被切割,使得相互重叠的第一内部电极的中部和形成在第二内部电极之间的预定间隔可以沿着相同的切割线被切割。因此,第一内部电极和第二内部电极的各自的一端可以交替地暴露于切割面。
然后,多层体的第一和第二侧面可设置有第一侧边缘部和第二侧边缘部。以上已经描述了形成第一和第二侧边缘部的方法。
此外,第一内部电极暴露的多层体的第三端面上和第二内部电极暴露的多层体的第四端面上可以分别形成有外部电极。
根据本发明的另一个实施方式,第一和第二内部电极的边缘通过多层体的第一和第二侧面暴露。多个堆叠的第一和第二内部电极可同时被切割,使得内部电极的边缘可以定位于单条直线上。然后,多层体的第一和第二侧表面可同时设置有第一和第二侧边缘部。多层体和第一和第二侧边缘部可以形成陶瓷本体。也就是,第一和第二侧边缘部可以形成陶瓷本体的第一和第二侧面。
因此,根据本发明的实施方式,从多个内部电极的边缘到陶瓷本体的第一和第二侧面的距离可以形成为一致。此外,由陶瓷浆料形成的第一和第二侧边缘部可形成为具有较小的厚度。
另外,通过在陶瓷本体的烧结过程中控制氧分压,除了在多个内部电极中的最上端和最下端的内部电极之外,导致形成电容的内部电极的氧化区可以具有的最大长度Lmax为3μm或者小于3μm,且长度的标准偏差可以为1μm或者小于1μm。
因此,根据本发明的实施方式,通过控制内部电极的边缘的氧化区的长度并允许氧化区的均匀分布,可以实现具有优良电气性能的高电容多层陶瓷电容器。
以下的表1中,根据多层陶瓷电容器的内部电极的氧化区的最大长度Lmax和长度标准偏差,比较了多层陶瓷电容器的电容(介电性能)和可靠性。
【表1】
在表1中,介电性能的评估是在1kHz和0.5V下进行的,可靠性的评估是在芯片抛光后,通过观察芯片在损坏分析时是否产生裂缝来进行的。更具体地,芯片浸入320℃的铅浴中2秒后,当施加热冲击时,观察是否产生裂缝。
如表1所示,能够理解到的是,在氧化区的最大长度Lmax为3μm或者小于3μm,并且长度标准偏差为1μm或者小于1μm的情况下,介电性能得到提高,使得可以实现高电容多层陶瓷电容器,并且还可以提高可靠性。
如上所述,根据本发明的实施方式,通过控制内部电极的边缘上的氧化区的长度,并允许多层陶瓷电容器中的氧化区的均匀分布,可以实现具有优良介电性能的高电容多层陶瓷电容器。
另外,根据多层陶瓷电容器,从内部电极的各个边缘到第一侧面或第二侧面的距离可以减小。因此,形成在陶瓷本体内部的内部电极的重叠面积将大量地形成。
此外,从设置在内部电极中(从最外层边缘部移除剩余的碳相对困难)的最上或最下位置处的内部电极的边缘到第一侧面或第二侧面的距离明显小,使得剩余的碳可以被容易地移除。因此,剩余碳的浓度分布可能降低以保持均匀的微观结构,并且可以提高内部电极的连通性。
另外,内部电极中,从设置在内部电极中的最上或最下位置处的内部电极的边缘到第一侧面或第二侧面的最短距离可以确保为预定的厚度,以提高防潮性能,并可以显著地减少内部缺陷。此外,在形成内部电极时,可以降低散射裂缝发生的可能性,并且增强抵抗外界冲击的机械强度。
根据本发明的实施方式,多个堆叠的第一和第二内部电极以及陶瓷基片可以同时被切割,使得内部电极的边缘可以定位于单条直线上。然后,内部电极的边缘暴露的表面可以设置第一和第二侧边缘部。根据陶瓷浆料的量,可以容易地控制所述侧边缘部的厚度。
内部电极可以沿电介质层的宽度方向完全形成在电介质层上,使得可以容易地形成内部电极之间的重叠面积,并且可以减少由内部电极产生的台阶部。
虽然结合实施方式显示和描述了本发明,但对本领域技术人员显而易见的是,可以在不背离由所附权利要求所限定的本发明的精神和范围的情况下进行修改和变形。

Claims (11)

1.一种多层陶瓷电容器,包括:
陶瓷本体,所述陶瓷本体具有相互朝向的第一侧面和第二侧面,以及连接所述第一侧面和第二侧面的第三端面和第四端面;
多个内部电极,所述多个内部电极形成在所述陶瓷本体中并且具有暴露于所述第三端面或所述第四端面的一端;以及
第一侧边缘部和第二侧边缘部,所述第一侧边缘部和第二侧边缘部从所述第一侧面和所述第二侧面形成至所述内部电极的边缘;
其中,在所述陶瓷本体的宽度方向上,所述内部电极的两个边缘包括氧化区,在所述内部电极中,除了最上端和最下端的内部电极之外,有助于电容形成的内部电极的所述氧化区的最大长度Lmax为3μm或者小于3μm,并且长度标准偏差为1μm或者小于1μm,
所述内部电极的边缘暴露于所述陶瓷本体的所述第一侧面和所述第二侧面,并且所述第一侧边缘部和所述第二侧边缘部的厚度为18μm或者小于18μm。
2.根据权利要求1所述的多层陶瓷电容器,其中,所述第一侧边缘部和所述第二侧边缘部的平均厚度为18μm或者小于18μm。
3.根据权利要求1所述的多层陶瓷电容器,其中,所述第一侧边缘部和所述第二侧边缘部由陶瓷浆料形成。
4.根据权利要求1所述的多层陶瓷电容器,其中,所述内部电极包括第一内部电极和第二内部电极,所述第一内部电极的一端暴露于所述第三端面,另一端形成为与所述第四端面具有预定的间隔,所述第二内部电极的一端暴露于所述第四端面,另一端形成为与所述第三端面具有预定的间隔。
5.一种制造多层陶瓷电容器的方法,该方法包括:
制备第一陶瓷基片和第二陶瓷基片,所述第一陶瓷基片包括相互之间具有预定间隔的多个带形第一内部电极图案,所述第二陶瓷基片包括相互之间具有预定间距的多个带形第二内部电极图案;
通过堆叠所述第一陶瓷基片和第二陶瓷基片,使得所述带形第一内部电极图案和所述带形第二内部电极图案彼此相交,以形成陶瓷基片多层体;
切割所述陶瓷基片多层体,同时横切所述带形第一内部电极图案和带形第二内部电极图案以形成具有相互朝向的第一侧面和第二侧面的陶瓷本体,所述陶瓷本体中形成有多个内部电极,所述多个内部电极包括具有预定的宽度和侧面的第一内部电极和第二内部电极,所述第一内部电极和所述第二内部电极的边缘在宽度方向上暴露于所述侧面;以及
通过使用陶瓷浆料分别在所述第一内部电极和所述第二内部电极的所述边缘暴露的侧面上形成第一侧边缘部和第二侧边缘部,
其中,在所述陶瓷本体的宽度方向上,所述内部电极的两个边缘包括氧化区,在所述内部电极中,除了最上端和最下端的内部电极之外,有助于电容形成的内部电极的所述氧化区的最大长度Lmax为3μm或者小于3μm,并且长度标准偏差为1μm或者小于1μm,
所述内部电极的边缘暴露于所述陶瓷本体的所述第一侧面和所述第二侧面,并且所述第一侧边缘部和所述第二侧边缘部的厚度为18μm或者小于18μm。
6.根据权利要求5所述的方法,其中,在形成所述陶瓷基片多层体中,堆叠所述陶瓷基片,使得所述带形第一内部电极图案的中部和所述带形第二内部电极图案之间的预定间隔相互重叠。
7.根据权利要求5所述的方法,其中,切割所述陶瓷基片多层体包括:
将所述陶瓷基片多层体切割成条形多层体,每一个条形多层体具有侧面,所述第一内部电极和第二内部电极的边缘暴露于所述侧面;以及
在形成所述第一侧边缘部和第二侧边缘部之后,沿着相同的切割线切割所述第一内部电极的中部和所述第二内部电极之间的预定间隔,以形成所述多层体,每个所述多层体具有第三端面和第四端面,所述第一内部电极和所述第二内部电极的一端分别暴露于所述第三端面和所述第四端面。
8.根据权利要求5所述的方法,其中,切割所述陶瓷基片多层体包括:
将所述陶瓷基片多层体切割成条形多层体,每一个条形多层体具有侧面,所述第一内部电极和所述第二内部电极的边缘暴露于所述侧面,以及沿着相同的切割线切割所述第一内部电极的中部和所述条形多层体中的所述第二内部电极之间的预定间隔,以形成所述多层体,每一个所述多层体具有第三端面和第四端面,所述第一内部电极和所述第二内部电极的一端分别暴露于所述第三端面和所述第四端面,并且在所述多层体上执行所述第一侧边缘部和所述第二侧边缘部的形成。
9.根据权利要求5所述的方法,其中,通过向所述第一内部电极和所述第二内部电极的边缘暴露于的所述侧面施加陶瓷浆料来执行所述第一侧边缘部和第二侧边缘部的形成。
10.根据权利要求5所述的方法,其中,通过使所述第一内部电极和所述第二内部电极的边缘暴露于的所述侧面浸入到陶瓷浆料中执行所述第一侧边缘部和所述第二侧边缘部的形成。
11.根据权利要求5所述的方法,其中,所述第一侧边缘部和所述第二侧边缘部的平均厚度为18μm或者小于18μm。
CN201710724730.XA 2013-04-08 2013-07-04 多层陶瓷电容器及其制造方法 Active CN107578919B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2013-0038322 2013-04-08
KR1020130038322A KR101548797B1 (ko) 2013-04-08 2013-04-08 적층 세라믹 커패시터 및 그 제조방법
CN201310278662.0A CN104103422B (zh) 2013-04-08 2013-07-04 多层陶瓷电容器及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201310278662.0A Division CN104103422B (zh) 2013-04-08 2013-07-04 多层陶瓷电容器及其制造方法

Publications (2)

Publication Number Publication Date
CN107578919A true CN107578919A (zh) 2018-01-12
CN107578919B CN107578919B (zh) 2019-06-04

Family

ID=51654281

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710724730.XA Active CN107578919B (zh) 2013-04-08 2013-07-04 多层陶瓷电容器及其制造方法
CN201310278662.0A Active CN104103422B (zh) 2013-04-08 2013-07-04 多层陶瓷电容器及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310278662.0A Active CN104103422B (zh) 2013-04-08 2013-07-04 多层陶瓷电容器及其制造方法

Country Status (4)

Country Link
US (1) US9384897B2 (zh)
JP (1) JP2014204113A (zh)
KR (1) KR101548797B1 (zh)
CN (2) CN107578919B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828166A (zh) * 2018-08-10 2020-02-21 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101854519B1 (ko) * 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6515758B2 (ja) * 2015-09-15 2019-05-22 Tdk株式会社 積層電子部品
JP6812677B2 (ja) * 2015-09-15 2021-01-13 Tdk株式会社 積層電子部品
US9997297B2 (en) * 2015-09-15 2018-06-12 Tdk Corporation Multilayer electronic component
KR101762032B1 (ko) * 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
US10510487B2 (en) * 2015-12-25 2019-12-17 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same
KR101813366B1 (ko) * 2016-04-01 2018-01-30 삼성전기주식회사 적층 전자부품 및 그 제조방법
JP2017204560A (ja) 2016-05-11 2017-11-16 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法
JP6975200B2 (ja) * 2016-08-30 2021-12-01 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6745700B2 (ja) * 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6976053B2 (ja) * 2016-12-14 2021-12-01 Tdk株式会社 積層電子部品
JP6954519B2 (ja) * 2017-04-11 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP6959079B2 (ja) * 2017-09-07 2021-11-02 太陽誘電株式会社 セラミック電子部品、セラミック電子部品の検査装置、セラミック電子部品の検査方法およびセラミック電子部品の製造方法
KR102620515B1 (ko) * 2018-04-30 2024-01-03 삼성전기주식회사 적층형 커패시터
KR102597153B1 (ko) * 2018-08-03 2023-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102609156B1 (ko) * 2018-08-29 2023-12-04 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN110797191A (zh) * 2018-08-03 2020-02-14 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR102497972B1 (ko) * 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102543977B1 (ko) * 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121225A (ko) * 2018-11-23 2019-10-25 삼성전기주식회사 커패시터 부품
KR102551222B1 (ko) * 2018-12-17 2023-07-03 삼성전기주식회사 적층형 커패시터
JP7183051B2 (ja) * 2019-01-22 2022-12-05 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP6858217B2 (ja) * 2019-04-26 2021-04-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法
KR20190116135A (ko) 2019-07-17 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터.
KR102284127B1 (ko) 2019-12-18 2021-07-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조 방법
JP2022016003A (ja) * 2020-07-10 2022-01-21 株式会社村田製作所 電子部品
JP2022142215A (ja) * 2021-03-16 2022-09-30 太陽誘電株式会社 積層セラミックコンデンサ、実装基板および積層セラミックコンデンサの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231570A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 積層型電子部品およびその製法
CN1905097A (zh) * 2005-07-26 2007-01-31 太阳诱电株式会社 积层陶瓷电容器及其制造方法
CN1909125A (zh) * 2005-08-01 2007-02-07 Tdk株式会社 层叠电子部件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03284813A (ja) * 1990-03-14 1991-12-16 Fujikin Sofuto Kk コンデンサ
JP3716746B2 (ja) 2001-01-19 2005-11-16 株式会社村田製作所 積層セラミック電子部品及びその製造方法
JP2005045094A (ja) 2003-07-24 2005-02-17 Matsushita Electric Ind Co Ltd 積層形コンデンサ及びその製造方法
KR101120004B1 (ko) * 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
JP2011023707A (ja) * 2009-06-19 2011-02-03 Murata Mfg Co Ltd セラミック電子部品
KR101523630B1 (ko) 2009-12-11 2015-05-28 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품
WO2011114809A1 (ja) 2010-03-16 2011-09-22 株式会社村田製作所 積層セラミック電子部品
KR101187939B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101141342B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231570A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 積層型電子部品およびその製法
CN1905097A (zh) * 2005-07-26 2007-01-31 太阳诱电株式会社 积层陶瓷电容器及其制造方法
CN1909125A (zh) * 2005-08-01 2007-02-07 Tdk株式会社 层叠电子部件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828166A (zh) * 2018-08-10 2020-02-21 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法
US11387042B2 (en) 2018-08-10 2022-07-12 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
CN110828166B (zh) * 2018-08-10 2022-12-09 三星电机株式会社 多层陶瓷电容器及制造多层陶瓷电容器的方法

Also Published As

Publication number Publication date
US20140301014A1 (en) 2014-10-09
CN107578919B (zh) 2019-06-04
KR101548797B1 (ko) 2015-08-31
JP2014204113A (ja) 2014-10-27
US9384897B2 (en) 2016-07-05
KR20140121728A (ko) 2014-10-16
CN104103422A (zh) 2014-10-15
CN104103422B (zh) 2017-12-12

Similar Documents

Publication Publication Date Title
CN104103422B (zh) 多层陶瓷电容器及其制造方法
CN104103424B (zh) 多层陶瓷电容器及其制造方法
CN104103419B (zh) 多层陶瓷电容器及其制造方法
CN104103423B (zh) 多层陶瓷电容器及其制造方法
CN102810397B (zh) 多层陶瓷电子元件和多层陶瓷电容器
CN108695070B (zh) 层叠陶瓷电容器
CN109950042A (zh) 多层陶瓷电容器
US10614955B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102520018B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
WO2013145423A1 (ja) 積層セラミックコンデンサ及びその製造方法
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP5655039B2 (ja) 誘電体セラミックス、積層セラミックコンデンサ及びそれらの製造方法
KR20040004133A (ko) 적층 콘덴서 및 그 제조 방법
TWI793148B (zh) 積層陶瓷電容器及其製造方法
US20200051740A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
US20200051745A1 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR20190016441A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
CN109712812B (zh) 层叠陶瓷电容器和层叠陶瓷电容器的制造方法
CN115483030A (zh) 层叠陶瓷电子部件
TWI490897B (zh) 多層陶瓷電容器及其製造方法
WO2024038727A1 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
CN117642832A (zh) 层叠陶瓷电容器
KR20240026246A (ko) 도전성 페이스트
JP2016035982A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant