JP2017204560A - 積層セラミックコンデンサ及びその製造方法 - Google Patents

積層セラミックコンデンサ及びその製造方法 Download PDF

Info

Publication number
JP2017204560A
JP2017204560A JP2016095355A JP2016095355A JP2017204560A JP 2017204560 A JP2017204560 A JP 2017204560A JP 2016095355 A JP2016095355 A JP 2016095355A JP 2016095355 A JP2016095355 A JP 2016095355A JP 2017204560 A JP2017204560 A JP 2017204560A
Authority
JP
Japan
Prior art keywords
internal electrode
ceramic
ceramic laminate
dielectric layer
ceramic dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016095355A
Other languages
English (en)
Inventor
洋明 杉田
Hiroaki Sugita
洋明 杉田
Original Assignee
株式会社村田製作所
Murata Mfg Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所, Murata Mfg Co Ltd filed Critical 株式会社村田製作所
Priority to JP2016095355A priority Critical patent/JP2017204560A/ja
Publication of JP2017204560A publication Critical patent/JP2017204560A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Abstract

【課題】第1内部電極の端部と第2内部電極の端部との間の短絡を防止でき、かつ、セラミック誘電体層と被覆用セラミック誘電体層との境界部分にマイクロクラックが発生し難い積層セラミックコンデンサを提供する。
【解決手段】セラミック積層体2の幅方向Wにおいて、内部電極7及び8の一方の端部7a及び8aは、それぞれ内部電極7及び8側からセラミック積層体2の第1側面22に向かって、Ni領域74a及び84aからNi−O領域76a及び86aを経てNi−Mg−O領域78a及び88aの順で金属相が配置されている。内部電極7及び8の他方の端部7b及び8bは、それぞれ内部電極7及び8側からセラミック積層体2の第2側面23に向かって、Ni領域74b及び84bからNi−O領域76b及び86bを経てNi−Mg−O領域78b及び88bの順で金属相が配置されている。
【選択図】図2

Description

この発明は積層セラミックコンデンサ及びその製造方法に関する。

従来から、静電容量の取得効率を高めることができる、特許文献1に記載の構造の積層セラミックコンデンサが知られている。この積層セラミックコンデンサは、第1内部電極が表面に設けられたセラミック誘電体層と、第2内部電極が表面に設けられたセラミック誘電体層と、内部電極が設けられていないセラミック誘電体層とを複数積層して構成されたセラミック積層体を備えている。第1内部電極と第2内部電極とは、セラミック誘電体層を間に挟んで互いに対向している。

そして、この積層セラミックコンデンサは、第1内部電極および第2内部電極のそれぞれの幅方向の端部をセラミック積層体の側面に露出させた後、セラミック積層体の側面を被覆用セラミック誘電体層で覆うようにして形成されている。

特開昭62−237714号公報

ところで、積層セラミックコンデンサの場合、第1内部電極と第2内部電極との間の絶縁性が担保されている必要がある。しかし、特許文献1に記載の構造の積層セラミックコンデンサの場合、第1内部電極の幅方向の端部および第2内部電極の幅方向の端部には電界が集中し易いにも関わらず、両者の端部同士の沿面距離はセラミック誘電体層の厚み分のみであり、近接した状態である。従って、第1内部電極の端部と第2内部電極の端部とが短絡する心配があった。

それゆえに、この発明の主たる目的は、第1内部電極の端部と第2内部電極の端部との間の短絡を防止でき、かつ、セラミック誘電体層と被覆用セラミック誘電体層との境界部分にマイクロクラックが発生し難い積層セラミックコンデンサおよびその製造方法を提供することである。

この発明は、第1内部電極が表面に設けられたセラミック誘電体層と第2内部電極が表面に設けられたセラミック誘電体層と内部電極が設けられていないセラミック誘電体層とを複数積層して、積層方向に相対する第1主面および第2主面と、積層方向に直交する幅方向に相対する第1側面および第2側面と、積層方向および幅方向に直交する長さ方向に相対する第1端面および第2端面とを有するセラミック積層体と、セラミック積層体の幅方向において、第1内部電極の一方の端部および第2内部電極の一方の端部が露出したセラミック積層体の第1側面の表面に設けた第1被覆用セラミック誘電体層、並びに、第1内部電極の他方の端部および第2内部電極の他方の端部が露出したセラミック積層体の第2側面の表面に設けた第2被覆用セラミック誘電体層と、第1内部電極が露出したセラミック積層体の第1端面の表面に設けた第1外部電極、並びに、第2内部電極が露出したセラミック積層体の第2端面の表面に設けた第2外部電極と、を備え、第1内部電極と第2内部電極とは、セラミック誘電体層を間に挟んで互いに対向し、セラミック積層体の幅方向において、第1内部電極の一方の端部は、第1内部電極側からセラミック積層体の第1側面に向かって、NiからNi−Oを経てNi−Mg−Oの順で金属相が配置され、かつ、第1内部電極の他方の端部は、第1内部電極側からセラミック積層体の第2側面に向かって、NiからNi−Oを経てNi−Mg−Oの順で金属相が配置され、セラミック積層体の幅方向において、第2内部電極の一方の端部は、第2内部電極側からセラミック積層体の第1側面に向かって、NiからNi−Oを経てNi−Mg−Oの順で金属相が配置され、かつ、第2内部電極の他方の端部は、第2内部電極側からセラミック積層体の第2側面に向かって、NiからNi−Oを経てNi−Mg−Oの順で金属相が配置されていること、を特徴とする積層セラミックコンデンサである。

また、この発明は、セラミック積層体の幅方向において、第1内部電極および第2内部電極のそれぞれの一方の端部は、積層方向に沿ったずれ量が5μm以内であり、第1内部電極および第2内部電極のそれぞれの他方の端部は、積層方向に沿ったずれ量が5μm以内であること、を特徴とする積層セラミックコンデンサである。

また、この発明は、第1内部電極が表面に設けられたセラミック誘電体層と第2内部電極が表面に設けられたセラミック誘電体層と内部電極が設けられていないセラミック誘電体層とを複数積層して、積層方向に相対する第1主面および第2主面と、積層方向に直交する幅方向に相対する第1側面および第2側面と、積層方向および幅方向に直交する長さ方向に相対する第1端面および第2端面とを有するセラミック積層体を形成する工程と、セラミック積層体の第1側面に第1被覆用セラミック誘電体層を形成し、セラミック積層体の第2側面に第2被覆用セラミック誘電体層を形成する工程と、セラミック積層体を焼成する工程と、セラミック積層体の第1端面に第1外部電極を形成し、セラミック積層体の第2端面に第2外部電極を形成する工程を含み、第1内部電極と第2内部電極とは、セラミック誘電体層を間に挟んで互いに対向し、セラミック積層体の幅方向において、セラミック積層体の第1側面には第1内部電極および第2内部電極のそれぞれの一方の端部が露出し、かつ、セラミック積層体の第2側面には第1内部電極および第2内部電極のそれぞれの他方の端部が露出し、セラミック積層体の第1端面には第1内部電極が露出し、かつ、セラミック積層体の第2端面には第2内部電極が露出している積層セラミックコンデンサの製造方法であって、セラミック積層体を焼成する工程は、1100℃以下の温度領域で、N2雰囲気中で、300℃/分以上1000℃/分以下の昇温速度で、1.1分以上3.7分以下の時間で前記セラミック積層体を昇温させた後、1100℃以上1350℃以下の温度領域で、Ni−NiO平衡酸素分圧より0.1桁以上2桁以下の還元雰囲気中で、5℃/分以上30℃/分以下の昇温速度で、8分以上50分以下の時間で前記セラミック積層体を昇温させた後、1150℃以上1350℃以下の温度領域で、Ni−NiO平衡酸素分圧より0.1桁以上2桁以下の還元雰囲気で、前記セラミック積層体を1分以上30分以下の時間で保持すること、を特徴とする積層セラミックコンデンサの製造方法である。

また、この発明は、第1内部電極および第2内部電極にはそれぞれNiが含まれ、第1被覆用セラミック誘電体層および第2被覆用セラミック誘電体層にはそれぞれMgが含まれていること、を特徴とする積層セラミックコンデンサの製造方法である。

この発明によれば、第1内部電極の端部と第2内部電極の端部との間の短絡を防止でき、かつ、セラミック誘電体層と被覆用誘電体層との境界部分にマイクロクラックが発生し難い積層セラミックコンデンサを得ることができる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

本発明に係る積層セラミックコンデンサの一実施の形態を示す外観斜視図である。 図1のA−A断面図である。 図1のB−B断面図である。 本発明に係る積層セラミックコンデンサの製造方法の一実施の形態を示す分解斜視図である。外観斜視図である。 図4に続く製造方法を示す外観斜視図である。 図5に続く製造方法を示す外観斜視図である。 図6に続く製造方法を示す外観斜視図である。

1.積層セラミックコンデンサ
本発明に係る積層セラミックコンデンサの一実施の形態について説明する。図1は積層セラミックコンデンサ1の外観斜視図である。図2は図1のA−A断面図であり、積層セラミックコンデンサ1の幅方向Wの断面および積層方向Tの断面(以下、WT断面という)を示す。図3は図1のB−B断面図であり、積層セラミックコンデンサ1の長さ方向Lの断面および積層方向Tの断面(以下、LT断面という)を示す。

積層セラミックコンデンサ1は、セラミック積層体2と、セラミック積層体2の一方の端部の外表面上に形成された第1外部電極4と、セラミック積層体2の他方の端部の外表面上に形成された第2外部電極5と、セラミック積層体2の一方の側部の外表面上に形成された第1被覆用セラミック誘電体層15と、セラミック積層体2の他方の端部の外表面上に形成された第2被覆用セラミック誘電体層16とを備えている。

(1)セラミック積層体
セラミック積層体2は、第1内部電極7が表面に設けられた複数のセラミック誘電体層10と、第2内部電極8が表面に設けられた複数のセラミック誘電体層10と、内部電極が設けられていない第1外層用セラミック誘電体層12および第2外層用セラミック誘電体層13とを積層して構成されている。セラミック積層体2は、積層方向Tに相対する第1主面20および第2主面21と、積層方向Tに直交する幅方向Wに相対する第1側面22および第2側面23と、積層方向Tおよび幅方向Wに直交する長さ方向Lに相対する第1端面24および第2端面25とを有する。

さらに、セラミック積層体2の角部および稜線部は、丸みがつけられていることが好ましい。角部はセラミック積層体2の3面が交る部分であり、稜線部はセラミック積層体2の2面が交る部分である。

セラミック積層体2のサイズは、積層方向Tが0.2mm以上0.8mm以下であり、長さ方向Lが0.2mm以上1.6mm以下であり、幅方向Wが0.2mm以上0.8mm以下である。セラミック積層体2のサイズは、マイクロメータもしくは光学顕微鏡で測定される。

(a)セラミック誘電体層
セラミック積層体2を構成するセラミック誘電体層は、セラミック積層体2の積層方向Tに積層された複数のセラミック誘電体層10と、積層された複数のセラミック誘電体層10を間に挟むようにその上に配置された第1外層用セラミック誘電体層12およびその下に配置された第2外層用セラミック誘電体層13とを含む。

セラミック誘電体層10と第1外層用セラミック誘電体層12と第2外層用セラミック誘電体層13との材料としては、BaTiO3またはCaTiO3またはSrTiO3またはCaZrO3などの主成分からなる誘電体セラミックが用いられる。

複数のセラミック誘電体層10と第1外層用セラミック誘電体層12と第2外層用セラミック誘電体層13との総層数は、100層以上900層以下であることが好ましい。内層であるセラミック誘電体層10の厚みは、0.5μm以上1μm以下であることが好ましい。第1外層用セラミック誘電体層12および第2外層用セラミック誘電体層13の厚みは、それぞれ15μm以上40μm以下であることが好ましい。

(b)内部電極
第1内部電極7は矩形状であり、第2内部電極8に対向する対向電極部70と、対向電極部70からセラミック積層体2の第1端面24に引き出された引出電極部72とを有している。第2内部電極層8は矩形状であり、第1内部電極7に対向する対向電極部80と、対向電極部80からセラミック積層体2の第2端面25に引き出された引出電極部82とを有している。

図3に示すように、セラミック積層体2の長さ方向Lにおいて、対向電極部70とセラミック積層体2の第2端面25との間にはギャップL1が形成されている。対向電極部80とセラミック積層体2の第1端面24との間にはギャップL2が形成されている。そして、対向電極部70と対向電極部80とが、セラミック誘電体層10を間に挟んで互いに対向することによって静電容量が形成されている。

図2に示すように、セラミック積層体2の幅方向Wにおいて、第1内部電極7の一方の端部7aは、セラミック積層体2の第1側面22に向かって延在し、端部7aの先端は第1側面22に露出している。第1内部電極7の他方の端部7bは、セラミック積層体2の第2側面23に向かって延在し、端部7bの先端は第2側面23に露出している。同様に、第2内部電極8の一方の端部8aは、セラミック積層体2の第1側面22に向かって延在し、端部8aの先端は第1側面22に露出している。第2内部電極8の他方の端部8bは、セラミック積層体2の第2側面23に向かって延在し、端部8bの先端は第2側面23に露出している。

第1内部電極7の一方の端部7aと第2内部電極8の一方の端部8aとは、セラミック積層体2の幅方向Wにおいて、積層方向Tに沿った相互のずれ量が5μm以内に抑えられている。第1内部電極7の他方の端部7bと第2内部電極8の他方の端部8bとは、セラミック積層体2の幅方向Wにおいて、積層方向Tに沿った相互のずれ量が5μm以内に抑えられている。

ここで、第1内部電極7の一方の端部7aは、端部7aの先端から10μm以内と規定する。第2内部電極8の一方の端部8aは、端部8aの先端から10μm以内と規定する。従って、本実施の形態の場合、セラミック積層体2の第1側面22から内側へ10μmの距離S1の所までが、端部7aおよび端部8aの範囲となる。同様に、第1内部電極7の他方の端部7bは、端部7bの先端から10μm以内と規定する。第2内部電極8の他方の端部8bは、端部8bの先端から10μm以内と規定する。従って、本実施の形態の場合、セラミック積層体2の第2側面23から内側へ10μmの距離S2の所までが、端部7bおよび端部8bの範囲となる。

第1内部電極7および第2内部電極8の材料としては、NiまたはNiを主成分とする合金が用いられる。そして、第1内部電極7の一方の端部7aは、この端部7a内で、第1内部電極7側からセラミック積層体2の第1側面22に向かって、Ni領域74aからNi−O領域76aを経てNi−Mg−O領域78aの順で金属相が配置されている。第1内部電極7の他方の端部7bは、この端部7b内で、第1内部電極7側からセラミック積層体2の第2側面23に向かって、Ni領域74bからNi−O領域76bを経てNi−Mg−O領域78bの順で金属相が配置されている。同様に、第2内部電極8の一方の端部8aは、この端部8a内で、第2内部電極8側からセラミック積層体2の第1側面22に向かって、Ni領域84aからNi−O領域86aを経てNi−Mg−O領域88aの順で金属相が配置されている。第2内部電極8の他方の端部8bは、この端部8b内で、第2内部電極8側からセラミック積層体2の第2側面23に向かって、Ni領域84bからNi−O領域86bを経てNi−Mg−O領域88bの順で金属相が配置されている。

積層セラミックコンデンサ1は、第1内部電極7の一方の端部7aおよび他方の端部7b、並びに、第2内部電極8の一方の端部8aおよび他方の端部8bが、以上の構造からなる金属相を有しているので、一方の端部7aと一方の端部8a間の絶縁性および他方の端部7bと他方の端部8b間の絶縁性を担保できる。特に、セラミック積層体2の幅方向Wにおいて、Ni−Mg−O領域78aの長さおよびNi−Mg−O領域78bの長さおよびNi−Mg−O領域88aの長さおよびNi−Mg−O領域88bの長さが、それぞれ0.5μm以上1μm以下であれば、一方の端部7aと一方の端部8a間の絶縁性および他方の端部7bと他方の端部8b間の絶縁性が向上する。なお、Ni−Mg−O領域78aの長さおよびNi−Mg−O領域78bの長さおよびNi−Mg−O領域88aの長さおよびNi−Mg−O領域88bの長さは、電界放出型の波長分散型X線分析装置(FE−WDX)にて分析が可能である。また、通常の電子顕微鏡(SEM)を使用することによっても、2次電子像と反射電子像の2枚から識別可能である。

さらに、焼成条件を制御することで金属相であるNi−Mg−O領域78aおよびNi−Mg−O領域88aが体積膨張を調整し、セラミック誘電体層10と第1被覆用セラミック誘電体層15との境界部分で発生するマイクロクラックを低減することができると共に、Ni−Mg−O領域78bおよびNi−Mg−O領域88bが体積膨張することによって、セラミック誘電体層10と第2被覆用セラミック誘電体層16との境界部分で発生するマイクロクラックを低減することができる。

第1内部電極7および第2内部電極8は、更にセラミック誘電体層10と第1外層用セラミック誘電体層12と第2外層用セラミック誘電体層13とに含まれるセラミックスと同一組成系の誘電体粒子を含んでいても良い。第1内部電極7および第2内部電極8の厚みは、それぞれ0.3μm以上2.0μm以下であることが好ましい。第1内部電極7と第2内部電極8との総数は、50以上850以下であることが好ましい。

(2)被覆用セラミック誘電体層
第1被覆用セラミック誘電体層15は、セラミック積層体2の第1側面22の表面に形成され、第1側面22に露出している第1内部電極7の一方の端部7aの先端および第2内部電極8の一方の端部8aの先端を被覆している。従って、図2に示すように、セラミック積層体2の幅方向Wにおいて、第1内部電極7の一方の端部7aおよび第2内部電極8の一方の端部8aは、外界との間に、第1被覆用セラミック誘電体層15の厚み分のギャップW1が形成されている。従って、第1内部電極7の一方の端部7aおよび第2内部電極8の一方の端部8aは、第1被覆用セラミック誘電体層15が形成するギャップW1によって、外界との絶縁が確保されている。

一方、第2被覆用セラミック誘電体層16は、セラミック積層体2の第2側面23の表面に形成され、第2側面23に露出している第1内部電極7の他方の端部7bの先端および第2内部電極8の他方の端部8bの先端を被覆している。従って、セラミック積層体2の幅方向Wにおいて、第1内部電極7の他方の端部7bおよび第2内部電極8の他方の端部8bは、外界との間に、第2被覆用セラミック誘電体層16の厚み分のギャップW2が形成されている。従って、第1内部電極7の他方の端部7bおよび第2内部電極8他一方の端部8bは、第2被覆用セラミック誘電体層16が形成するギャップW2によって、外界との絶縁が確保されている。

また、ギャップW1およびギャップW2は、それぞれ5μm以上40μm以下が好ましいので、第1被覆用セラミック誘電体層15および第2被覆用セラミック誘電体層16の厚みは、それぞれ5μm以上40μm以下になるように形成される。

第1被覆用セラミック誘電体層15および第2被覆用セラミック誘電体層16の材料として、BaTiO3またはCaTiO3またはSrTiO3またはCaZrO3などの主成分からなる誘電体セラミックが用いられる。そして、これらの主成分に、Mg化合物の副成分を添加したものを用いることが好ましい。また、第1被覆用セラミック誘電体層15および第2被覆用セラミック誘電体層16の材料が、セラミック誘電体層10および第1外層用セラミック誘電体層12および第2外層用セラミック誘電体層13の材料と同じ材料の場合、後記の焼成工程において、同一条件でこれらを焼成することができると共に、第1被覆用セラミック誘電体層15および第2被覆用セラミック誘電体層16と、セラミック誘電体層10および第1外層用セラミック誘電体層12および第2外層用セラミック誘電体層13との間の境界部分で異常な反応が生じない。

(3)外部電極
第1外部電極4は、セラミック積層体2の一方の端面24の表面上に形成され、その端部はセラミック積層体2の第1主面20および第2主面21、並びに、第1被覆用セラミック誘電体層15の外側表面および第2被覆用セラミック誘電体層16の外側表面に延在している。第2外部電極5は、セラミック積層体2の他方の端面25の表面上に形成され、その端部はセラミック積層体2の第1主面20および第2主面21、並びに、第1被覆用セラミック誘電体層15の外側表面および第2被覆用セラミック誘電体層16の外側表面に延在している。第1外部電極4は、セラミック積層体2の第1端面24に露出している内部電極7の引出電極部72に接合している。第2外部電極5は、セラミック積層体2の第2端面25に露出している内部電極8の引出電極部82に接合している。

第1外部電極4は、下地電極層40と下地電極層40上に形成されためっき層42とを含む。第2外部電極5は、下地電極層50と下地電極層50上に形成されためっき層52とを含む。

下地電極層40および下地電極層50は、焼付け層および樹脂層および薄膜層等から選択される少なくとも1つから成る。焼付け層は、ガラスと金属とを含む。焼付け層の金属は、例えばCuまたはNiまたはAgまたはPdまたはAg−Pd合金またはAu等から選択される少なくとも1つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストをセラミック積層体2の端部に塗布して焼き付けたものである。焼付け層は、セラミック積層体2と同時焼成してもよく、セラミック積層体2を焼成した後に焼き付けてもよい。焼付け層の厚みは、最も厚い部分で10μm以上50μm以下であることが好ましい。

めっき層42およびめっき層52の材料としては、例えばCuまたはNiまたはAgまたはPdまたはAg−Pd合金またはAu等から選択される少なくとも1つが用いられる。めっき層42およびめっき層52は、それぞれ複数層により形成されていてもよく、好ましくは、Niめっき層とSnめっき層との2層構造である。Niめっき層は、下地電極層40および下地電極層50が積層セラミックコンデンサ1を実装する際のはんだによって侵食されることを防止することができる。Snめっき層は、積層セラミックコンデンサ1を実装する際のはんだの濡れ性を向上させ、積層セラミックコンデンサ1の実装を容易にする。めっき層一層毎の厚みは、5μm以上10μm以下であることが好ましい。

2.積層セラミックコンデンサの製造方法
次に、本発明に係る積層セラミックコンデンサの製造方法の一実施形態について説明する。なお、以下は前記積層セラミックコンデンサ1を量産する場合を例にして説明する。量産する場合には、複数のセラミック積層体2を含むマザーセラミック積層体として製造される。図4はマザーセラミック積層体140の分解斜視図である。

(1)マザーセラミックグリーンシートの作成工程
セラミック誘電体層10の原料であるセラミック誘電体スラリーが、図示しないポリエチレンテレフタレート(PET)などの支持フィルム上にシート状に成型され、マザーセラミック誘電体グリーンシート100が作成される。第1外層用セラミック誘電体層12の原料であるセラミック誘電体スラリーが、支持フィルム上にシート状に成型され、第1外層用マザーセラミック誘電体グリーンシート120が作成され、第2外層用セラミック誘電体層13の原料であるセラミック誘電体スラリーが、支持フィルム上にシート状に成型され、第2外層用マザーセラミック誘電体グリーンシート130が作成される。

シート状に成型する方法としては、種々の方法が採用され、支持フィルムを動かしながら塗工ヘッドからセラミック誘電体スラリーを押し出してシート状に成型してもよい。マザーセラミック誘電体グリーンシート100の厚みや第1外層用マザーセラミック誘電体グリーンシート120および第2外層用マザーセラミック誘電体グリーンシート130の厚みは、支持フィルムの移動速度およびセラミック誘電体スラリーの押し出し量により決定される。セラミック誘電体スラリーは、支持フィルムに塗布された後、雰囲気乾燥および冷凍乾燥および遠赤外線乾燥などを組み合わせて乾燥される。

内層となるマザーセラミック誘電体グリーンシート100の表面には、Niを電気伝導体の主成分として含有する導電性ペーストがストライプ状にスクリーン印刷される。こうして、第1内部電極7となるべき導電性ペースト膜107aおよび107bおよび107cが表面に配設されたマザーセラミック誘電体グリーンシート100が形成され、第2内部電極8となるべき導電性ペースト膜108aおよび108bおよび108cが表面に配設されたマザーセラミック誘電体グリーンシート100が作成される。印刷方法としては、スクリーン印刷またはグラビア印刷またはインクジェットプリンタなどの種々の方法が用いられる。

(2)マザーセラミック積層体の作成工程
導電性ペースト膜107aおよび107bおよび107cが表面に配設された複数のマザーセラミック誘電体グリーンシート100と導電性ペースト膜108aおよび108bおよび108cが表面に配設された複数のマザーセラミック誘電体グリーンシート100とは、支持フィルムが剥がされた後、長さ方向Lに相互にずらして積層される。さらに、積層された複数のマザーセラミック誘電体グリーンシート100を間に挟むようにして、支持フィルムが剥がされた複数の第1外層用マザーセラミック誘電体グリーンシート120がその上に積層され、支持フィルムが剥がされた複数の第2外層用マザーセラミック誘電体グリーンシート130がその下に積層される。この積層体は、静水圧プレスまたは剛体プレスにより圧着されて、図5に示すように、マザーセラミック積層体140が作成される。

(3)セラミック積層体の作成工程
マザーセラミック積層体140は、長さ方向Lに平行な複数の切断線C1に沿って、積層方向Tに切断されると共に、幅方向Wに平行な複数の切断線C2に沿って、積層方向Tに切断される。こうして、図6に示すように、所定のサイズに切断されたセラミック積層体2が作成される。セラミック積層体2は、第1内部電極7の幅方向Wの一方の端部7aの先端および第2内部電極8の幅方向Wの一方の端部8aの先端が、第1側面22に露出している。第1内部電極7の幅方向Wの他方の端部7bの先端および第2内部電極8の幅方向Wの他方の端部8bの先端が、第2側面23に露出している。内部電極7の引出電極部72は、セラミック積層体2の第1端面24に露出している。内部電極8の引出電極部82は、セラミック積層体2の第2端面25に露出している。

(4)被覆用セラミック誘電体層の形成工程
次に、図7に示すように、第1被覆用セラミック誘電体層15が、セラミック積層体2の第1側面22に露出している第1内部電極7の一方の端部7aの先端および第2内部電極8の一方の端部8aの先端を被覆するように、第1側面22の表面に形成される。そして、第2被覆用セラミック誘電体層16が、セラミック積層体2の第2側面23に露出している第1内部電極7の他方の端部7bの先端および第2内部電極8の他方の端部8bの先端を被覆するように、第2側面23の表面に形成される。第1被覆用セラミック誘電体層15および第2被覆用セラミック誘電体層16は、被覆用セラミック誘電体グリーンシートを貼り付ける方法、または、被覆用セラミック誘電体スラリーを塗布する方法で形成される。被覆用セラミック誘電体グリーンシートまたは被覆用セラミック誘電体スラリーは、誘電体セラミックの主成分にMg化合物の副成分を添加したものが用いられ、特に、Mg量が0.0mol%より多く2.5mol%より少なく含有されるように添加されたものを用いることが好ましい。

(5)セラミック積層体の焼成工程
次に、セラミック積層体2は、バレル研磨されてセラミック積層体2の角部および稜線部に丸みが形成される。その後、セラミック積層体2は焼成される。焼成前のセラミック積層体2は、第1内部電極7および第2内部電極8の酸化度が0%であることが好ましい。第1内部電極7および第2内部電極8の酸化度は、磁化量測定によって測定される。より具体的には、セラミック積層体2の磁化量を測定した後、このセラミック積層体2を還元処理して再び磁化量を測定する。そして、還元処理前後の磁化量の比較によって、第1内部電極7および第2内部電極8の酸化量が測定される。

焼成は、先ず、1100℃以下の温度領域で、N2ガス中に微量の空気を投入した雰囲気で、300℃/分以上1000℃/分以下の昇温速度で、1.1分以上3.7分以下の時間でセラミック積層体2を昇温させる。これによって、第1被覆用セラミック誘電体層15に含まれているOが、セラミック積層体2の第1側面22に露出している第1内部電極7の一方の端部7aの端面のNiと反応して、第1側面22の表面から内側に向かって、第1内部電極7の一方の端部7aの範囲内であって所定の距離までの領域にNiO領域が生成して成長する。そして、第1被覆用セラミック誘電体層15に含まれているOが、セラミック積層体2の第1側面22に露出している第2内部電極8の一方の端部8aの端面のNiと反応して、第1側面22の表面から内側に向かって、第2内部電極8の一方の端部8aの範囲内であって所定の距離までの領域にNiO領域が生成して成長する。

また、第2被覆用セラミック誘電体層16に含まれているOが、セラミック積層体2の第2側面23に露出している第1内部電極7の他方の端部7bの端面のNiと反応して、セラミック積層体2の第2側面23の表面から内側に向かって、第1内部電極7の他方の端部7bの範囲内であって所定の距離までの領域にNiO領域が生成して成長する。そして、第2被覆用セラミック誘電体層16に含まれているOが、セラミック積層体2の第2側面23に露出している第2内部電極8の他方の端部8bの端面のNiと反応して、第2側面23の表面から内側に向かって、第2内部電極8の他方の端部8bの範囲内であって所定の距離までの領域にNiO領域が生成して成長する。

次に、1100℃以上1350℃以下の温度領域で、Ni−NiO平衡酸素分圧より0.1桁以上2桁還元雰囲気で、5℃/分以上30℃/分以下の昇温速度で、8分以上50分以下の時間でセラミック積層体2を昇温させる。その後、1150℃以上1350℃以下の温度領域で、Ni−NiO平衡酸素分圧より0.1桁以上2桁還元雰囲気で、1分以上30分以下の時間でセラミック積層体2を保持する。

これによって、第1被覆用セラミック誘電体層15に含まれているMgが、セラミック積層体2の第1側面22に露出している第1内部電極7の一方の端部7aの端面のNiOと反応して、セラミック積層体2の第1側面22の表面から内側に向かって、第1内部電極7の一方の端部7aの前記NiO領域の範囲内であって所定の距離までの領域にNi−Mg−O偏析領域が生成して成長する。その結果、第1内部電極7の一方の端部7aは、この端部7a内で、第1内部電極7側から第1側面22に向かって、Ni領域74aからNi−O領域76aを経てNi−Mg−O領域78aの順で金属相が配置される。

そして、第1被覆用セラミック誘電体層15に含まれているMgが、セラミック積層体2の第1側面22に露出している第2内部電極8の一方の端部8aの端面のNiOと反応して、セラミック積層体2の第1側面22の表面から内側に向かって、第2内部電極8の一方の端部8aの前記NiO領域の範囲内であって所定の距離までの領域にNi−Mg−O偏析領域が生成して成長する。その結果、第2内部電極8の一方の端部8aは、この端部8a内で、第2内部電極8側から第1側面22に向かって、Ni領域84aからNi−O領域86aを経てNi−Mg−O領域88aの順で金属相が配置される。

また、第2被覆用セラミック誘電体層16に含まれているMgが、セラミック積層体2の第2側面23に露出している第1内部電極7の他方の端部7bの端面のNiOと反応して、セラミック積層体2の第2側面23の表面から内側に向かって、第1内部電極7の他方の端部7bの前記NiO領域の範囲内であって所定の距離までの領域にNi−Mg−O偏析領域が生成して成長する。その結果、第1内部電極7の他方の端部7bは、この端部7b内で、第1内部電極7側から第2側面23に向かって、Ni領域74bからNi−O領域76bを経てNi−Mg−O領域78bの順で金属相が配置される。

そして、第2被覆用セラミック誘電体層16に含まれているMgが、セラミック積層体2の第2側面23に露出している第2内部電極8の他方の端部8bの端面のNiOと反応して、セラミック積層体2の第2側面23の表面から内側に向かって、第2内部電極8の他方の端部8bの前記NiO領域の範囲内であって所定の距離までの領域にNi−Mg−O偏析領域が生成して成長する。その結果、第2内部電極8の他方の端部8bは、この端部8b内で、第2内部電極8側から第2側面23に向かって、Ni領域84bからNi−O領域86bを経てNi−Mg−O領域88bの順で金属相が配置される。

第1被覆用セラミック誘電体層15に含まれているMgの一部が、第1内部電極7の一方の端部7aおよび第2内部電極8の一方の端部8aに遷移し、第2被覆用セラミック誘電体層16に含まれているMgの一部が、第1内部電極7の他方の端部7bおよび第2内部電極8の他方の端部8bに遷移するため、第1被覆用セラミック誘電体層15および第2被覆用セラミック誘電体層16に含まれているMg量が低減して、第1被覆用セラミック誘電体層15が形成するギャップW1および第2被覆用セラミック誘電体層16が形成するギャップW2の絶縁信頼性が向上する。

(6)外部電極の形成工程
次に、第1外部電極4の下地電極層40が、セラミック積層体2の一方の端部に形成され、第2外部電極5の下地電極層50が、セラミック積層体2の他方の端部に形成される。より具体的に説明する。焼成によって、例えば、第1内部電極7が収縮し、セラミック積層体2の第1端面24に第1内部電極7の引出電極部72が露出していない場合は、第1外部電極4および第2外部電極を形成する前に第1端面24が研磨されて、引出電極部72の端面が第1端面24に露出された状態にされる。

導電性ペーストがテーブル上に平面状に塗布されて、導電性ペースト層が形成される。その後、セラミック積層体2は、例えば、第1内部電極7の引出電極部72が露出している第1端面24が導電性ペースト層に対向するように保持される。保持方法は、弾性体によってセラミック積層体2の相対する第1側面22と第2側面23とが挟持されてもよいし、セラミック積層体2の他方の第2端面25が粘着剤を利用して保持板に保持されてもよい。セラミック積層体2の端部が導電性ペーストに浸漬され、第1端面24が導電性ペーストで覆われる。なお、導電性ペーストで覆われた第1端面24は、導電性ペースト層が形成されていない平板に押し付けられることによって、第1端面24を覆った導電性ペーストの余剰分が取り除かれてもよい。また、セラミック積層体2の端部は、複数回、導電性ペースト層に浸漬されてもよい。また、導電性ペーストが過剰に濡れ上がる場合、セラミック積層体2に導電性ペーストをはじくような処理が予め施され、過剰な濡れ上がりが防止される。同様にして、セラミック積層体2の他方の第2端面25が、導電性ペーストで覆われる。

導電性ペーストが両端部にそれぞれ付着されたセラミック積層体2は、乾燥された後、700℃以上950℃以下の温度で、導電性ペーストがセラミック積層体2の表面に焼付けられる。こうして、セラミック積層体2の第1端面24を覆う下地電極層40が形成され、第2端面25を覆う下地電極層50が形成される。

次に、下地電極層40の表面にめっき層42が形成され、下地電極層50の表面にめっき層52が形成される。より具体的には、めっき浴槽に満たされためっき液内で、カソード電極とアノード電極の間にめっき電圧を印加し、セラミック積層体2に形成された下地電極層40および下地電極層50にカソード電極が接触するようにした状態で通電することによって、下地電極層40の表面にめっき層42が析出されると共に、下地電極層50の表面にめっき層52が析出される。なお、めっき浴内にセラミック積層体2と共に導電メディアを入れて、導電メディアを介してセラミック積層体2の下地電極層40および下地電極層50に通電させてもよい。導通させる方法としては、種々の方法があり、例えば、振動によりセラミック積層体2と導電メディアとを攪拌することでめっきする振動めっき法、または、バレル内に入れられた導電メディアとセラミック積層体2とを回転攪拌させながらめっきする回転バレルめっき法、または、バレルの遠心力によりセラミック積層体2を攪拌してめっきする遠心めっき法などがある。

なお、この発明は、前記実施形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
(実験例)

1.評価試料の作成
積層セラミックコンデンサ1が、前述の製造方法を使用して、以下の条件に基づいて作成された。
(a)設計条件
・セラミック積層体2のサイズ:1.0mm×0.5mm×0.5mm
・セラミック誘電体層10の材料:BaTiO3を主成分とするセラミック誘電体
・被覆用セラミック誘電体グリーンシートの材料:セラミック誘電体層10のセラミック誘電体と同じ組成系で、Mg量をTi100に対して表1に示すように変化させて5種類の積層セラミックコンデンサ1を作成した。
・セラミック誘電体層10の厚み:1.0μm
・第1内部電極7および第2内部電極8の材料:Ni
・第1内部電極7および第2内部電極8の厚み:0.6μm
・第1外部電極4および第2外部電極5の材料:Cu
・第1外部電極4および第2外部電極5の厚み:40μm

(b)製造条件
・セラミック積層体2の焼成温度:最高温度が1185℃で、焼成炉の入口から出口までの時間が20分の焼成
・セラミック積層体2の焼成雰囲気:還元雰囲気
・第1外部電極4および第2外部電極5の焼付け温度:最高温度が850℃で、焼付け炉の入口から出口までの時間が1時間の焼付け
・第1外部電極4および第2外部電極5の焼付け雰囲気:還元雰囲気

2.評価項目および評価方法
(a)構造欠陥
セラミック積層体2の中心を通るWT断面が研磨によって露出された後、電子顕微鏡(SEM)で観察され、マイクロクラックの有無が確認された。1つでもマイクロクラックがあった場合は×とし、1つもマイクロクラックが無かった場合は○とした。試料数は3個である。

(b)信頼性
超加速限界(HALT)試験を150℃の温度域で16Vの電圧により抵抗値を歪ブルプロットから信頼性が評価された。1つでも信頼性の劣化があった場合は×とし、1つも信頼性の劣化が無かった場合は○とした。試料数は18個である。

3.評価結果
表1に示すように、全ての評価試料において、マイクロクラックの発生が抑制されていることが認められた。また、評価試料番号No.1の積層セラミックコンデンサ1の場合、セラミック誘電体グリーンシートのMg量が0.0mol%であったので、第1被覆用セラミック誘電体層15および第2被覆用セラミック誘電体層16の焼結不足が起こり、信頼性の低下が認められた。さらに、評価試料番号No.5の積層セラミックコンデンサ1の場合、被覆用セラミック誘電体グリーンシートのMg量が2.5mol%であったので、絶縁抵抗(IR)劣化が認められた。従って、第1被覆用セラミック誘電体層15および第2被覆用セラミック誘電体層16の材料である被覆用セラミック誘電体グリーンシートとして、Mg量が0.0mol%より多く2.5mol%より少なく含有されているMg化合物の副成分を添加したシートを用いることが好ましいことが認められた。

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。

1 積層セラミックコンデンサ
2 セラミック積層体
4 第1外部電極
5 第2外部電極
7 第1内部電極
7a 幅方向の第1内部電極の一方の端部
7b 幅方向の第1内部電極の他方の端部
8 第2内部電極
8a 幅方向の第2内部電極の一方の端部
8b 幅方向の第2内部電極の他方の端部
10 セラミック誘電体層
12,13 外層用セラミック誘電体層
15 第1被覆用セラミック誘電体層
16 第2被覆用セラミック誘電体層
20 第1主面
21 第2主面
22 第1側面
23 第2側面
24 第1端面
25 第2端面
40,50 下地電極層
42,52 めっき層
70,80 対向電極部
72,82 引出電極部
74a,74b,84a,84b Ni領域
76a,76b,86a,86b Ni−O領域
78a,78b,88a,88b Ni−Mg−O領域
100 マザーセラミック誘電体グリーンシート
107a,107b,107c 導電性ペースト膜
108a,108b,108c 導電性ペースト膜
120 第1外層用マザーセラミック誘電体グリーンシート
130 第2外層用マザーセラミック誘電体グリーンシート
140 マザーセラミック積層体
L 長さ方向
T 積層方向
W 幅方向
L1,L2 長さ方向のギャップ
W1,W2 幅方向のギャップ
C1 長さ方向Lに平行な切断線
C2 幅方向Wに平行な切断線

Claims (4)

  1. 第1内部電極が表面に設けられたセラミック誘電体層と第2内部電極が表面に設けられたセラミック誘電体層と内部電極が設けられていないセラミック誘電体層とを複数積層して、積層方向に相対する第1主面および第2主面と、前記積層方向に直交する幅方向に相対する第1側面および第2側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1端面および第2端面とを有するセラミック積層体と、
    前記セラミック積層体の前記幅方向において、前記第1内部電極の一方の端部および前記第2内部電極の一方の端部が露出した前記セラミック積層体の前記第1側面の表面に設けた第1被覆用セラミック誘電体層、並びに、前記第1内部電極の他方の端部および前記第2内部電極の他方の端部が露出した前記セラミック積層体の前記第2側面の表面に設けた第2被覆用セラミック誘電体層と、
    前記第1内部電極が露出した前記セラミック積層体の前記第1端面の表面に設けた第1外部電極、並びに、前記第2内部電極が露出した前記セラミック積層体の前記第2端面の表面に設けた第2外部電極とを備え、
    前記第1内部電極と前記第2内部電極とは、前記セラミック誘電体層を間に挟んで互いに対向し、
    前記セラミック積層体の前記幅方向において、前記第1内部電極の一方の端部は、第1内部電極側から前記セラミック積層体の前記第1側面に向かって、NiからNi−Oを経てNi−Mg−Oの順で金属相が配置され、かつ、前記第1内部電極の他方の端部は、第1内部電極側から前記セラミック積層体の前記第2側面に向かって、NiからNi−Oを経てNi−Mg−Oの順で金属相が配置され、
    前記セラミック積層体の前記幅方向において、前記第2内部電極の一方の端部は、第2内部電極側から前記セラミック積層体の前記第1側面に向かって、NiからNi−Oを経てNi−Mg−Oの順で金属相が配置され、かつ、前記第2内部電極の他方の端部は、第2内部電極側から前記セラミック積層体の前記第2側面に向かって、NiからNi−Oを経てNi−Mg−Oの順で金属相が配置されていること、
    を特徴とする積層セラミックコンデンサ。
  2. 前記セラミック積層体の前記幅方向において、前記第1内部電極および前記第2内部電極のそれぞれの前記一方の端部は、前記積層方向に沿ったずれ量が5μm以内であり、前記第1内部電極および前記第2内部電極のそれぞれの前記他方の端部は、前記積層方向に沿ったずれ量が5μm以内であること、
    を特徴とする請求項1に記載の積層セラミックコンデンサ。
  3. 第1内部電極が表面に設けられたセラミック誘電体層と第2内部電極が表面に設けられたセラミック誘電体層と内部電極が設けられていないセラミック誘電体層とを複数積層して、積層方向に相対する第1主面および第2主面と、前記積層方向に直交する幅方向に相対する第1側面および第2側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1端面および第2端面とを有するセラミック積層体を形成する工程と、
    前記セラミック積層体の前記第1側面に第1被覆用セラミック誘電体層を形成し、前記セラミック積層体の前記第2側面に第2被覆用セラミック誘電体層を形成する工程と、
    前記セラミック積層体を焼成する工程と、
    前記セラミック積層体の前記第1端面に第1外部電極を形成し、前記セラミック積層体の前記第2端面に第2外部電極を形成する工程を含み、
    前記第1内部電極と前記第2内部電極とは、前記セラミック誘電体層を間に挟んで互いに対向し、
    前記セラミック積層体の前記幅方向において、前記セラミック積層体の前記第1側面には前記第1内部電極および前記第2内部電極のそれぞれの一方の端部が露出し、かつ、前記セラミック積層体の前記第2側面には前記第1内部電極および前記第2内部電極のそれぞれの他方の端部が露出し、
    前記セラミック積層体の前記第1端面には前記第1内部電極が露出し、かつ、前記セラミック積層体の前記第2端面には前記第2内部電極が露出している積層セラミックコンデンサの製造方法であって、
    前記セラミック積層体を焼成する工程は、
    1100℃以下の温度領域で、N2雰囲気中で、300℃/分以上1000℃/分以下の昇温速度で、1.1分以上3.7分以下の時間で前記セラミック積層体を昇温させた後、
    1100℃以上1350℃以下の温度領域で、Ni−NiO平衡酸素分圧より0.1桁以上2桁以下の還元雰囲気中で、5℃/分以上30℃/分以下の昇温速度で、8分以上50分以下の時間で前記セラミック積層体を昇温させた後、
    1150℃以上1350℃以下の温度領域で、Ni−NiO平衡酸素分圧より0.1桁以上2桁以下の還元雰囲気で、前記セラミック積層体を1分以上30分以下の時間で保持すること、
    を特徴とする積層セラミックコンデンサの製造方法。
  4. 前記第1内部電極および前記第2内部電極にはそれぞれNiが含まれ、前記第1被覆用セラミック誘電体層および前記第2被覆用セラミック誘電体層にはそれぞれMgが含まれていること、を特徴とする請求項3に記載の積層セラミックコンデンサの製造方法。
JP2016095355A 2016-05-11 2016-05-11 積層セラミックコンデンサ及びその製造方法 Pending JP2017204560A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016095355A JP2017204560A (ja) 2016-05-11 2016-05-11 積層セラミックコンデンサ及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016095355A JP2017204560A (ja) 2016-05-11 2016-05-11 積層セラミックコンデンサ及びその製造方法
US15/586,320 US10115524B2 (en) 2016-05-11 2017-05-04 Multilayer ceramic capacitor and manufacturing method thereof
KR1020170058146A KR101964368B1 (ko) 2016-05-11 2017-05-10 적층 세라믹 콘덴서 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2017204560A true JP2017204560A (ja) 2017-11-16

Family

ID=60295427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016095355A Pending JP2017204560A (ja) 2016-05-11 2016-05-11 積層セラミックコンデンサ及びその製造方法

Country Status (3)

Country Link
US (1) US10115524B2 (ja)
JP (1) JP2017204560A (ja)
KR (1) KR101964368B1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563007B2 (ja) 1986-04-08 1993-09-09 Murata Manufacturing Co
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR101548797B1 (ko) 2013-04-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR20160016392A (ko) * 2014-08-05 2016-02-15 삼성전기주식회사 적층 세라믹 커패시터
KR20160108905A (ko) * 2015-03-09 2016-09-21 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR20170078136A (ko) * 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조 방법
KR101883049B1 (ko) * 2016-06-03 2018-07-27 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Also Published As

Publication number Publication date
US10115524B2 (en) 2018-10-30
KR20170127373A (ko) 2017-11-21
KR101964368B1 (ko) 2019-04-01
US20170330686A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6439551B2 (ja) 積層セラミックコンデンサ
JP6669198B2 (ja) 積層セラミックコンデンサ
KR101266343B1 (ko) 세라믹 전자 부품
US9036328B2 (en) Multilayer ceramic electronic component
TWI270092B (en) Stack capacitor and the manufacturing method thereof
JP3527899B2 (ja) 積層型電子部品およびその製法
JP5064286B2 (ja) 表面実装型負特性サーミスタ
JP2764513B2 (ja) 耐還元性誘電体磁器組成物
JP2015226053A (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板
KR20160018750A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP3642282B2 (ja) 誘電体磁器組成物とこれを用いた積層セラミックコンデンサ
JP5206440B2 (ja) セラミック電子部品
CN104103423B (zh) 多层陶瓷电容器及其制造方法
JP2004035388A (ja) 耐還元性低温焼成誘電体磁器組成物、これを用いた積層セラミックキャパシター及びその製造方法
JP6370744B2 (ja) 積層セラミックコンデンサ及びその製造方法
US8773840B2 (en) Monolithic ceramic electronic component
JP2014143392A (ja) セラミック電子部品の製造方法及びセラミック電子部品
JP5164463B2 (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
US7014725B2 (en) Multilayer ceramic electronic component manufacturing method including a sintered adhesive layer with a resin and inorganic powder
KR20170142854A (ko) 적층 세라믹 콘덴서
KR101400262B1 (ko) 적층형 세라믹 콘덴서
EP0722176B1 (en) Monolithic ceramic capacitors
JP4182009B2 (ja) 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法
JP2014204113A (ja) 積層セラミックキャパシタ及びその製造方法