CN110828166A - 多层陶瓷电容器及制造多层陶瓷电容器的方法 - Google Patents

多层陶瓷电容器及制造多层陶瓷电容器的方法 Download PDF

Info

Publication number
CN110828166A
CN110828166A CN201910021895.XA CN201910021895A CN110828166A CN 110828166 A CN110828166 A CN 110828166A CN 201910021895 A CN201910021895 A CN 201910021895A CN 110828166 A CN110828166 A CN 110828166A
Authority
CN
China
Prior art keywords
side edge
edge portion
ceramic
region
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910021895.XA
Other languages
English (en)
Other versions
CN110828166B (zh
Inventor
朴龙�
李长烈
赵志弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110828166A publication Critical patent/CN110828166A/zh
Application granted granted Critical
Publication of CN110828166B publication Critical patent/CN110828166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/015—Special provisions for self-healing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Abstract

本公开提供一种多层陶瓷电容器及制造多层陶瓷电容器的方法，所述多层陶瓷电容器包括：陶瓷主体，包括介电层，并具有在宽度方向上彼此相对的第一表面和第二表面、将第一表面和第二表面连接并在长度方向上彼此相对的第三表面和第四表面以及在厚度方向上的彼此相对的第五表面和第六表面；内电极，设置在陶瓷主体内部，通过第一表面和第二表面暴露，并具有通过第三表面或第四表面暴露的一个端部部分；以及第一侧边缘部和第二侧边缘部，分别设置在使内电极的边缘暴露的第一表面和第二表面上。在第一表面或第二表面中，设置在内电极的通过第一表面或第二表面暴露的边缘上的氧化物区域的面积小于内电极的通过第一表面或第二表面暴露的总面积的10％。

Description

多层陶瓷电容器及制造多层陶瓷电容器的方法
本申请要求于2018年8月10日在韩国知识产权局提交的第10-2018-0093708号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
本公开涉及一种用于调节设置在内电极的端部部分上的氧化物区域以增强可靠性的多层陶瓷电容器及制造多层陶瓷电容器的方法。
背景技术
通常，使用陶瓷材料的电子组件(例如，电容器、电感器、压电元件、压敏电阻或热敏电阻)包括利用陶瓷材料形成的陶瓷主体、形成在陶瓷主体中的内电极以及安装在陶瓷主体的表面上以连接到内电极的外电极。
随着小型化和多功能性的电子产品的近来趋势，片式组件也已被小型化和多功能化，因此，也已需要具有小尺寸和高容量的高容量产品作为多层陶瓷电容器。
为了在多层陶瓷电容器中实现小型化和高容量，需要使电极有效面积最大化(需要增大实现电容所需的有效体积分数)。
如上所述，为了实现小型化和高容量的多层陶瓷电容器，在制造多层陶瓷电容器时已应用了如下方法：通过无边缘设计，使内电极在主体的宽度方向上暴露，以使内电极的在宽度方向上的面积最大化，并且在制造这样的片之后，在烧结之前，单独地将侧边缘部附着到在宽度方向上的电极暴露表面，以完成多层陶瓷电容器。
然而，在上述方法中，在形成侧边缘部的过程期间，会在陶瓷主体和侧边缘部之间的界面处产生许多空隙，从而使可靠性劣化。
由于在陶瓷主体和侧边缘部之间的界面处产生的空隙，会出现电场集中，因此会存在击穿电压(BDV)下降方面的问题。
外部烧结方面的密度由于空隙而劣化，使得防水可靠性下降。
通常，在陶瓷主体和侧边缘部之间的界面处产生的空隙中形成氧化物层，以增强击穿电压(BDV)和防水可靠性，但是会存在效果不充分方面的问题。
因此，已需要进行研究以防止在小型化和高容量的产品中击穿电压(BDV)下降且防水可靠性劣化。
发明内容
本公开的一方面可提供一种用于调节设置在内电极的端部部分上的氧化物区域以增强可靠性的多层陶瓷电容器及制造多层陶瓷电容器的方法。
根据本公开的一方面，一种多层陶瓷电容器可包括：陶瓷主体，包括介电层，并且具有在所述陶瓷主体的宽度方向上彼此相对的第一表面和第二表面、将所述第一表面和所述第二表面连接且在所述陶瓷主体的长度方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面且在所述陶瓷主体的厚度方向上彼此相对的第五表面和第六表面；内电极，设置在所述陶瓷主体内部，通过所述第一表面和所述第二表面暴露，并且具有通过所述第三表面或所述第四表面暴露的一个端部部分；以及第一侧边缘部和第二侧边缘部，分别设置在所述内电极的边缘暴露到的所述第一表面和所述第二表面上。在所述第一表面中，设置在所述内电极的通过所述第一表面暴露的所述边缘上的氧化物区域的面积小于所述内电极的通过所述第一表面暴露的所述边缘的总面积的10％，在所述第二表面中，设置在所述内电极的通过所述第二表面暴露的所述边缘上的氧化物区域的面积小于所述内电极的通过所述第二表面暴露的所述边缘的总面积的10％。
根据本公开的另一方面，一种制造多层陶瓷电容器的方法可包括：制备第一陶瓷生片和第二陶瓷生片，在所述第一陶瓷生片上以预定间隔形成有多个第一内电极图案，在所述第二陶瓷生片上以预定间隔形成有多个第二内电极图案；通过按照使所述第一内电极图案和所述第二内电极图案彼此叠置这样的方式堆叠所述第一陶瓷生片和所述第二陶瓷生片而形成陶瓷生片堆叠体；切割所述陶瓷生片堆叠体，以具有使所述第一内电极图案和所述第二内电极图案的边缘在宽度方向上暴露的侧表面；在使所述第一内电极图案和所述第二内电极图案的所述边缘暴露的所述侧表面上形成第一侧边缘部和第二侧边缘部；通过烧结切割的所述陶瓷生片堆叠体来制备包括介电层和内电极的陶瓷主体。在所述陶瓷主体的宽度方向上的侧表面中，设置在所述内电极的通过所述陶瓷主体的所述侧表面暴露的边缘上的氧化物区域的面积可小于所述内电极的通过所述陶瓷主体的所述侧表面暴露的所述边缘的总面积的10％，并且所述陶瓷主体的厚度方向可为所述内电极堆叠所沿的方向，所述陶瓷主体的宽度方向可为所述内电极通过所述侧表面暴露所沿的方向。
附图说明
通过下面结合附图进行的详细描述，将更加清楚地理解本公开的以上和其他的方面、特征和优点，在附图中：
图1是根据本公开的示例性实施例的多层陶瓷电容器的示意性透视图；
图2是示出图1的陶瓷主体的外部外观的透视图；
图3是示出在烧结图2的陶瓷主体之前的陶瓷生片堆叠体的透视图；
图4是在图2的A方向上观看的侧视图；
图5A至图5F是根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的示意性截面图；及
图6是示出根据发明示例和对比示例的击穿电压(BDV)的比较的曲线图。
具体实施方式
在下文中，现将参照附图详细地描述本公开的示例性实施例。
图1是根据本公开的示例性实施例的多层陶瓷电容器的示意性透视图。
图2是示出图1的陶瓷主体的外部外观的透视图。
图3是示出在烧结图2的陶瓷主体之前的陶瓷生片堆叠体的透视图。
图4是在图2的A方向上观看的侧视图。
参照图1至图4，根据本示例性实施例的多层陶瓷电容器100可包括陶瓷主体110、形成在陶瓷主体110内部的多个内电极121和122以及形成在陶瓷主体110的外表面上的外电极131和132。
陶瓷主体110可具有彼此面对的第一表面1和第二表面2、将第一表面1和第二表面2连接的第三表面3和第四表面4以及分别作为上表面和下表面的第五表面5和第六表面6。
第一表面1和第二表面2可定义为陶瓷主体110的在宽度方向W上彼此面对的表面，第三表面3和第四表面4可定义为陶瓷主体110的在长度方向L上彼此面对的表面，第五表面5和第六表面6可定义为陶瓷主体110的在厚度方向T上彼此面对的表面。
陶瓷主体110的形状没有具体限制，但可以是如附图中所示的矩形平行六面体形状。
形成在陶瓷主体110内部的多个内电极121和122中的每个的一个端部部分可通过陶瓷主体的第三表面3或第四表面4暴露。
内电极121和122可包括作为具有不同极性的一对电极的第一内电极121和第二内电极122。
第一内电极121的一个端部部分可通过第三表面3暴露，第二内电极122的一个端部部分可通过第四表面4暴露。
第一内电极121的另一端部部分可与第四表面4分开预定间隔。第二内电极122的另一端部部分可与第三表面3分开预定间隔。
第一外电极131和第二外电极132可分别形成在陶瓷主体的第三表面3和第四表面4上，并且可电连接到内电极。
根据本公开的示例性实施例，多层陶瓷电容器100可包括多个内电极121和122以及第一侧边缘部112和第二侧边缘部113，多个内电极121和122设置在陶瓷主体110内部，通过第一表面1和第二表面2暴露，并且具有通过第三表面3或第四表面4暴露的一个端部部分，第一侧边缘部112和第二侧边缘部113分别设置在使多个内电极121和122的边缘暴露的第一表面1和第二表面2上。
多个内电极121和122可形成在陶瓷主体110内部，多个内电极121和122的每个端部可通过第一表面1和第二表面2(陶瓷主体110的在宽度方向上的表面)暴露，第一侧边缘部112和第二侧边缘部113可设置在暴露的端部部分上。
第一侧边缘部112的平均厚度和第二侧边缘部113的平均厚度可在2μm与10μm之间。
根据本公开的示例性实施例，陶瓷主体110可包括其中堆叠有多个介电层111的堆叠结构以及设置在堆叠结构的相对的侧表面上的第一侧边缘部112和第二侧边缘部113。
多个介电层111可处于烧结状态，并且可按照相邻的介电层之间的边界不可被辨认这样的方式彼此一体化。
陶瓷主体110的长度可对应于从陶瓷主体的第三表面3到第四表面4的距离。
介电层111的长度可形成陶瓷主体的第三表面3与第四表面4之间的距离。
根据本公开的示例性实施例，陶瓷主体的长度可以是(但不限于)400μm至1400μm。更详细地，陶瓷主体的长度可以是400μm至800μm或600μm至1400μm。
内电极121和122可形成在介电层111上，内电极121和122可通过烧结形成在陶瓷主体内部，且一个介电层介于内电极121和122之间。
参照图3，第一内电极121可形成在介电层111上。第一内电极121可不完全形成在介电层的长度方向上。也就是说，第一内电极121的一个端部部分可与陶瓷主体的第四表面4分开预定间隔，且第一内电极121的另一端部部分可形成至第三表面3以通过第三表面3暴露。
第一内电极的通过陶瓷主体的第三表面3暴露的一个端部部分可连接到第一外电极131。
与第一内电极相反，第二内电极122的一个端部部分可与第三表面3分开预定间隔，且第二内电极122的另一端部部分可通过第四表面4暴露，以连接到第二外电极132。
为了实现高容量多层陶瓷电容器，内电极可通过堆叠400层或更多层而形成，但不限于此。
介电层111可具有与第一内电极121的宽度相同的宽度。也就是说，第一内电极121可完全形成在介电层111的宽度方向上。
根据本公开的示例性实施例，介电层的宽度和内电极的宽度可以是(但不限于)100μm至900μm。更详细地，介电层的宽度和内电极的宽度可以是100μm至500μm或100μm至900μm。
由于陶瓷主体被小型化，因此侧边缘部的厚度会影响多层陶瓷电容器的电特性。根据本公开的示例性实施例，侧边缘部的厚度可形成为10μm或更小，以增强小型化的多层陶瓷电容器的电特性。
也就是说，侧边缘部可形成为具有等于或小于10μm的厚度，因此内电极彼此叠置以形成电容的面积增大，从而实现高容量和小型化的多层陶瓷电容器。
陶瓷主体110可包括有效部以及上覆盖部和下覆盖部，有效部有助于形成电容器的电容，上覆盖部和下覆盖部分别形成在有效部的上部部分和下部部分上作为上边缘部和下边缘部。
有效部可通过重复地堆叠多个第一内电极121和多个第二内电极122且介电层111介于第一内电极121和第二内电极122之间而形成。
除了上覆盖部和下覆盖部不包括内电极之外，上覆盖部和下覆盖部可具有与介电层111相同的材料和构造。
也就是说，上覆盖部和下覆盖部可包含陶瓷材料，并且例如，可包括钛酸钡(BaTiO3)基陶瓷材料。
上覆盖部和下覆盖部可分别具有等于或小于20μm的厚度，但不限于此。
根据本公开的示例性实施例，内电极和介电层可被同时切割和形成，并且内电极可形成为具有与介电层的宽度相同的宽度，在下面对此进行更详细的描述。
根据本示例性实施例，介电层可形成为具有与内电极的宽度相同的宽度，因此，多个内电极121和122的端部可通过陶瓷主体110的在宽度方向上的第一表面和第二表面暴露。
第一侧边缘部112和第二侧边缘部113可形成在陶瓷主体110的在宽度方向上的相对的侧表面上，多个内电极121和122的端部通过所述相对的侧表面暴露。
第一侧边缘部112和第二侧边缘部113可分别具有等于或小于10μm的厚度。在具有相同尺寸的多层陶瓷电容器的情况下，由于第一侧边缘部112和第二侧边缘部113中的每个的厚度减小，因此形成在陶瓷主体中的内电极彼此叠置的面积可相对地增大。
第一侧边缘部112和第二侧边缘部113中的每个的厚度不受具体限制，只要防止通过陶瓷主体110的侧表面暴露的内电极的短路即可，并且例如，第一侧边缘部112和第二侧边缘部113可具有等于或大于2μm的厚度。
当第一侧边缘部和第二侧边缘部具有小于2μm的厚度时，会存在相对于外部冲击的机械强度劣化的担忧，当第一侧边缘部和第二侧边缘部具有大于10μm的厚度时，多个内电极的叠置面积会减小，可能会难以实现高容量的多层陶瓷电容器。
为了使多层陶瓷电容器的容量最大化，已考虑了减薄介电层的方法、堆叠多层减薄的介电层的方法、提高内电极的覆盖率的方法等。
此外，已考虑了增大内电极的形成电容的叠置面积的方法。
为了增大多个内电极的叠置面积，需要使其中没有形成内电极的边缘部的区域最小化。
具体地，由于多层陶瓷电容器被小型化，为了增大多个内电极的叠置面积，边缘部的区域需要被最小化。
根据本示例性实施例，内电极可形成在介电层的整个宽度方向区域上，并且侧边缘部的厚度可设置为等于或小于10μm，以增大内电极的叠置面积。
通常，随着介电层被构造为多层，介电层和内电极的厚度会减小。因此，内电极会频繁短路。当内电极仅形成在介电层的一部分上时，可由于内电极而导致产生台阶差，使绝缘电阻的加速寿命或可靠性减小。
然而，根据本示例性实施例，即使形成减薄的内电极和减薄的介电层，但由于内电极可形成在介电层的整个宽度方向部分上，因此内电极的叠置面积可增大，以增大多层陶瓷电容器的容量。
可减小因内电极而导致的台阶差，以提高加速寿命，以提供具有优异的可靠性以及优异的容量特性的多层陶瓷电容器。
根据本公开的示例性实施例，氧化物区域140可设置在内电极的通过第一表面1或第二表面2暴露的端部部分上，所述端部部分的设置有氧化物区域140的部分的面积小于多个内电极121和122的所述端部部分的总面积的10％。也就是说，在第一表面1中，设置在内电极的通过第一表面1暴露的边缘上的氧化物区域140的面积小于内电极的通过第一表面1暴露的边缘的总面积的10％，在第二表面2中，设置在内电极的通过第二表面2暴露的边缘上的氧化物区域140的面积小于内电极的通过第二表面2暴露的边缘的总面积的10％。
通常，在陶瓷主体与侧边缘部之间的界面处产生许多空隙，从而使可靠性劣化。
由于陶瓷主体与侧边缘部之间的界面处产生的空隙而导致出现电场集中，因此，存在降低击穿电压(BDV)方面的问题。
陶瓷主体110的外部烧结方面的密度由于空隙而劣化，从而降低防水可靠性。
为了克服所述问题，存在在陶瓷主体与侧边缘部之间的界面处形成的空隙中形成氧化物层的方法，但是存在效果不充分方面的问题。
也就是说，为了克服由于空隙导致的击穿电压(BDV)降低以及防水可靠性劣化方面的问题，内电极的边缘可填充有导电金属。
根据本公开的示例性实施例，氧化物区域140可设置在内电极的通过第一表面1或第二表面2暴露的端部部分上，所述端部部分的设置有氧化物区域140的部分的面积小于多个内电极121和122的通过第一表面1或第二表面2暴露的端部部分的总面积的10％。因此，可增大击穿电压(BDV)并且可增强可靠性。
也就是说，内电极的通过第一表面1或第二表面2暴露的边缘的其上设置有氧化物区域140的部分的面积与多个内电极121和122的边缘的总面积的比可调节为小于10％，因此，所述端部部分可在使设置在内电极的暴露的边缘上的氧化物区域最小化的同时填充有导电金属。
如上所述，多个内电极121和122的通过陶瓷主体110的第一表面1和第二表面2暴露的边缘中的导电金属的填充率可调节为超过90％，因此，与在陶瓷主体和侧边缘部之间的界面处产生多个空隙的通常情况或者设置在内电极的端部部分上的氧化物区域占内电极的端部部分的总面积的10％或更多的通常情况相比，提高击穿电压(BDV)的效果和增强防水可靠性的效果可以是优异的。
当设置在内电极的通过第一表面1或第二表面2暴露的边缘上的氧化物区域的面积等于或大于内电极的通过第一表面1或第二表面2暴露的边缘的总面积的10％时，与在陶瓷主体和侧边缘部之间的界面处产生多个空隙的传统情况相比，可实现提高击穿电压(BDV)和提高防水可靠性的效果，然而，与如在本公开的示例性实施例中那样使氧化物区域140设置在内电极的形成少于内电极的边缘的总面积的10％的边缘上的情况相比，该效果不令人满意。
为了抑制在陶瓷主体和侧边缘部之间的界面处空隙的产生以及在内电极的边缘上形成的氧化物区域的产生，可能最理想的是，用导电金属填充内电极的整个边缘，而在内电极的整个部分上没有任何氧化物区域的情况下制造内电极可能会非常难。
具体来说，可能最理想的是，在沿着陶瓷主体110的宽度-厚度平面切割的截面中，内电极的通过陶瓷主体110的第一表面1或第二表面2暴露的边缘的其上设置有氧化物区域的部分的面积与内电极的通过陶瓷主体110的第一表面1或第二表面2暴露的边缘的总面积的比的下限为0％。根据本公开的示例性实施例，可由于对工艺的限制而不包括0％。
导电金属可与内电极中包含的导电金属相同，并且可以是例如镍(Ni)，但不限于此。
根据本公开的示例性实施例，在将内电极的通过第一表面1或第二表面2暴露的边缘的其上设置有氧化物区域140的部分的面积与多个内电极121和122的通过第一表面1或第二表面2暴露的边缘的总面积的比调节为小于10％的方法中，其上涂覆有粘合剂的侧表面陶瓷片在形成第一侧边缘部112和第二侧边缘部113期间被转印到陶瓷主体的侧表面，以在烧结过程期间增强粘合力，因此，可抑制和控制在陶瓷主体和侧边缘部之间的界面处空隙的产生以及在内电极的暴露的边缘上形成的氧化物区域的产生。
以下对此进行详细描述。
参照图4，第一侧边缘部112可被分成：第一区域112a，与第一侧边缘部112的外表面相邻；以及第二区域112b，与通过陶瓷主体110的第一表面1暴露的内电极121和122相邻，第二侧边缘部113可被分成：第一区域113a，与第二侧边缘部113的外表面相邻；以及第二区域113b，与通过陶瓷主体110的第二表面2暴露的内电极121和122相邻，在这种情况下，第二区域112b和113b中包含的镁(Mg)的含量可分别大于第一区域112a和113a中包含的镁(Mg)的含量。
设置在陶瓷主体110的侧表面上的第一侧边缘部112和第二侧边缘部113可分别被分成具有不同成分的两个区域，在这种情况下，第二区域112b和113b中包含的镁(Mg)的含量可被调节为分别大于第一区域112a和113a中包含的镁(Mg)的含量，从而提高击穿电压(BDV)并增强可靠性。
详细地，可调节侧边缘部的与陶瓷主体相邻的第二区域112b和113b中包含的镁(Mg)的含量，以控制内电极的通过陶瓷主体的宽度方向侧表面暴露的端部的氧化物层的长度，从而提高击穿电压(BDV)并增强防水可靠性。
根据本公开的示例性实施例，可调节侧边缘部的与陶瓷主体相邻的第二区域112b和113b中包含的镁(Mg)的含量，以抑制在陶瓷主体和侧边缘部之间的界面处空隙的产生。
如上所述，当在陶瓷主体和侧边缘部之间的界面处空隙的产生被抑制时，由于出现最严重的电场集中的空隙的数量上的减小而可减轻电场集中，因此，可增大击穿电压(BDV)并可减少短路故障。
设置在陶瓷主体110的侧表面上的第一侧边缘部112和第二侧边缘部113可分别被分成具有不同成分的两个区域，在这种情况下，镁(Mg)的含量对于每个区域可不同，以提高第一侧边缘部112和第二侧边缘部113的密度，从而改善防水特性。
详细地，第一侧边缘部112和第二侧边缘部113的第二区域112b和113b中包含的镁(Mg)的含量可被调节为分别大于位于外侧的第一区域112a和113a中包含的镁(Mg)的含量，以提高侧边缘部112和113的第一区域112a和113a的密度，从而增强防水特性。
具体地，可降低第一侧边缘部112的与第一侧边缘部112的外表面相邻的第一区域112a和第二侧边缘部113的与第二侧边缘部113的外表面相邻的第一区域113a中包含的镁(Mg)的含量，以增强第一外电极131的带部与第一侧边缘部112和第二侧边缘部113之间的粘合力并且增强第二外电极132的带部与第一侧边缘部112和第二侧边缘部113之间的粘合力。
可通过在制造多层陶瓷电容器的过程期间，不同地构造用于形成陶瓷主体的介电成分与用于形成第一侧边缘部和第二侧边缘部的介电成分来执行将第二区域112b和113b中包含的镁(Mg)的含量调节为分别大于第一区域112a和113a中包含的镁(Mg)的含量的方法。
也就是说，当与用于形成陶瓷主体的介电成分不同地增大用于形成第一侧边缘部和第二侧边缘部的介电成分中的镁(Mg)的含量并在烧结和塑化过程期间经由扩散来调节镁(Mg)的含量时，可将第二区域112b和113b中包含的镁(Mg)的含量调节为分别大于第一区域112a和113a中包含的镁(Mg)的含量。
因此，可减轻集中在内电极的边缘上的电场，并且可防止作为多层陶瓷电容器的主要故障之一的绝缘击穿，从而增强多层陶瓷电容器的可靠性。
根据本公开的示例性实施例，第二区域112b和113b的镁(Mg)的含量与第一侧边缘部112和第二侧边缘部113中包含的钛(Ti)的含量的摩尔比可分别在10％与30％之间。
可将第二区域112b和113b的镁(Mg)的含量与第一侧边缘部112和第二侧边缘部113中包含的钛(Ti)的含量的摩尔比分别调节在10％与30％之间，以提高击穿电压(BDV)，从而增强防水可靠性。
当第二区域112b和113b的镁(Mg)的含量与第一侧边缘部112和第二侧边缘部113中包含的钛(Ti)的含量的摩尔比小于10％时，可能无法充分抑制形成于陶瓷主体与侧边缘部之间的界面处的空隙的产生，使击穿电压(BDV)下降，并且使短路故障增多。
当第二区域112b和113b的镁(Mg)的含量与第一侧边缘部112和第二侧边缘部113中包含的钛(Ti)的含量的摩尔比大于30％时，可能存在由于烧结特性降低而导致的可靠性不均匀以及击穿电压(BDV)的分布不均匀的问题。
根据本公开的示例性实施例，小型化的多层陶瓷电容器可以按照这样的方式来构造：介电层111具有等于或小于0.4μm的厚度，内电极121和122具有等于或小于0.4μm的厚度。
根据本公开的示例性实施例，当应用利用包括具有等于或小于0.4μm的厚度的介电层111和具有等于或小于0.4μm的厚度的内电极121和122的薄膜形成的介电层和内电极时，由于陶瓷主体与侧边缘部之间的界面处产生的空隙和形成在内电极的边缘上的氧化物区域而导致可靠性方面的问题是非常重要的问题。
也就是说，在通常的多层陶瓷电容器的情况下，即使不调节在内电极的通过陶瓷主体的宽度方向表面暴露的边缘上形成的氧化物区域的密度或者内电极的其上形成有氧化物区域的部分与内电极的通过陶瓷主体的宽度方向表面暴露的边缘的总面积的比，也在可靠性方面存在严重问题。
然而，根据本公开的示例性实施例，关于应用薄膜的介电层和内电极的产品，可将氧化物区域调节为基本不形成在内电极的通过陶瓷主体的宽度方向表面暴露的边缘上，以防止由于陶瓷主体和侧边缘部之间的界面处产生的空隙以及形成在内电极的通过陶瓷主体的宽度方向表面暴露的边缘上的氧化物区域的密度导致的可靠性和BDV的降低。
也就是说，根据本公开的示例性实施例，在陶瓷主体110的第一表面1或第二表面2中，可将内电极的氧化物区域140暴露的面积与多个内电极121和122的通过第一表面1和第二表面2暴露的总面积的比调节为小于10％。因此，在包括具有等于或小于0.4μm的厚度的介电层111以及第一内电极121和第二内电极122的薄膜的情况下，可提高击穿电压(BDV)，也可增强防水可靠性。
然而，薄膜可不指介电层111以及第一内电极121和第二内电极122具有等于或小于0.4μm的厚度的情况，并且可理解为包括介电层和内电极具有比通常产品的厚度小的厚度的概念。
第一区域112a和113a可具有等于或小于8μm的厚度，并且第二区域112b和113b可具有等于或小于2μm的厚度，但本公开不限于此。
参照图4，第一侧边缘部或第二侧边缘部的与在内电极堆叠的方向上设置在陶瓷主体110的最外部分中的内电极的端部接触的区域的厚度tc2与第一侧边缘部或第二侧边缘部的与多个内电极121和122的在内电极堆叠的方向上设置在陶瓷主体110的中央部分处的内电极的端部接触的区域的厚度tc1的比可以等于或小于1.0。
第一侧边缘部或第二侧边缘部的与设置在最外部分中的内电极的端部接触的区域的厚度tc2与第一侧边缘部或第二侧边缘部的与设置在中央部分处的内电极的端部接触的区域的厚度tc1的比的下限可没有具体限制，但是可等于或大于0.9。
根据本公开的示例性实施例，由于与现有技术不同，第一侧边缘部或第二侧边缘部通过将陶瓷生片附着到陶瓷主体的侧表面而形成，因此，第一侧边缘部或第二侧边缘部的对于每个位置的厚度可以是相对地恒定的。
也就是说，通常地，侧边缘部通过涂敷或印刷陶瓷浆料来形成，因此侧边缘部中的对于每个位置的厚度的偏差严重。
详细地，通常地，第一侧边缘部或第二侧边缘部的与设置在陶瓷主体的中央部分处的内电极的端部接触的区域的厚度可大于其他区域的厚度。
例如，通常地，第一侧边缘部或第二侧边缘部的与设置在最外部分中的内电极的端部接触的区域的厚度与第一侧边缘部或第二侧边缘部的与设置在中央部分处的内电极的端部接触的区域的厚度的比可小于0.9，因此厚度之间的偏差高。
如此，在侧边缘部的对于每个位置的厚度的偏差高的通常情况下，具有恒定尺寸的多层陶瓷电容器具有由侧边缘部占据的大的部分，因此，无法确保大尺寸的电容形成部分，并且难以确保高容量。
另一方面，根据本公开的示例性实施例，由于第一侧边缘部112的平均厚度和第二侧边缘部113的平均厚度在2μm与10μm之间，并且第一侧边缘部或第二侧边缘部的与设置在最外部分中的内电极的端部接触的区域的厚度tc2与第一侧边缘部或第二侧边缘部的与多个内电极121和122的设置在中央部分处的内电极的端部接触的区域的厚度tc1的比为在0.9与1.0之间，因此，侧边缘部可具有小的厚度和低的厚度偏差，以确保大尺寸的电容形成部分。
与通常情况不同，根据本公开的示例性实施例，陶瓷生片可附着到陶瓷主体的侧表面，因此，第一侧边缘部和第二侧边缘部的对于每个位置的厚度可以是相对地恒定的。
因此，可实现高容量多层陶瓷电容器。
参照图4，第一侧边缘部或第二侧边缘部的与陶瓷主体110的边缘接触的区域的厚度tc3与第一侧边缘部或第二侧边缘部的与多个内电极121和122的设置在中央部分处的内电极的端部接触的区域的厚度tc1的比可以等于或小于1.0。
第一侧边缘部或第二侧边缘部的与陶瓷主体110的边缘接触的区域的厚度tc3与第一侧边缘部或第二侧边缘部的与设置在中央部分处的内电极的端部接触的区域的厚度tc1的比的下限可等于或大于0.9。
根据上述特性，由于侧边缘部的对于每个区域的厚度偏差小而可确保大尺寸的电容形成部分，从而可实现高容量多层陶瓷电容器。
图5A至图5F是根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法的示意性截面图。
本公开的另一示例性实施例可提供一种制造多层陶瓷电容器的方法，所述方法包括：制备其上以预定间隔形成有多个第一内电极图案的第一陶瓷生片和其上以预定间隔形成有多个第二内电极图案的第二陶瓷生片；通过按照使第一内电极图案和第二内电极图案彼此交替这样的方式堆叠第一陶瓷生片和第二陶瓷生片来形成陶瓷生片堆叠体；切割陶瓷生片堆叠体以具有使第一内电极图案和第二内电极图案的边缘在宽度方向上暴露的侧表面；在使第一内电极图案和第二内电极图案的边缘暴露的所述侧表面上形成第一侧边缘部和第二侧边缘部；通过烧结切割的陶瓷生片堆叠体制备包括介电层以及第一内电极和第二内电极的陶瓷主体，在这种情况下，将第一侧边缘部和第二侧边缘部分成与侧边缘部的外表面相邻的第一区域以及与第一内电极和第二内电极相邻的第二区域，使第二区域中包含的镁(Mg)的含量大于相应的第一区域中包含的镁(Mg)的含量。
在下文中，描述根据本公开的另一示例性实施例的制造多层陶瓷电容器的方法。
如图5A中所示，可在陶瓷生片211上以预定间隔形成多个条型第一内电极图案221。多个条型第一内电极图案221可彼此平行地形成。
陶瓷生片211可利用包含陶瓷粉末、有机溶剂和有机粘合剂(binder)的陶瓷膏形成。
陶瓷粉末可以是具有高介电常数的材料，但可以是(但不限于)钛酸钡(BaTiO3)基材料、铅复合钙钛矿基材料、钛酸锶(SrTiO3)基材料等，例如，可以是钛酸钡(BaTiO3)粉末。烧结陶瓷生片211，以形成构成陶瓷主体110的介电层111。
条型第一内电极图案221可利用包含导电金属的内电极膏形成。导电金属可以是(但不限于此)镍(Ni)、铜(Cu)、钯(Pd)或它们的合金。
在陶瓷生片211上形成条型第一内电极图案221的方法可不受具体限制，但例如，可以是诸如丝网印刷法或凹版印刷法的印刷方法。
尽管未示出，但是可在另一陶瓷生片211上以预定间隔形成多个条型第二内电极图案222。
在下文中，其上形成有第一内电极图案221的陶瓷生片可被称作第一陶瓷生片，其上形成有第二内电极图案222的陶瓷生片可被称作第二陶瓷生片。
接着，如图5B中所示，可按照使条型第一内电极图案221和条型第二内电极图案222堆叠为彼此交替这样的方式交替地堆叠第一陶瓷生片和第二陶瓷生片。
之后，条型第一内电极图案221可成为第一内电极121，条型第二内电极图案222可以是第二内电极122。
根据本公开的另一示例性实施例，第一陶瓷生片和第二陶瓷生片可具有等于或小于0.6μm的厚度td，第一内电极图案和第二内电极图案可具有等于或小于0.5μm的厚度te。
本公开涉及一种包括薄膜的小型化和高容量多层陶瓷电容器，所述薄膜包括具有等于或小于0.4μm的厚度的介电层以及具有等于或小于0.4μm的厚度的内电极，因此第一陶瓷生片和第二陶瓷生片可具有等于或小于0.6μm的厚度td，第一内电极图案和第二内电极图案可具有等于或小于0.5μm的厚度te。
图5C是根据本公开的示例性实施例的其中堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片堆叠体220的截面图。图5D是其中堆叠有第一陶瓷生片和第二陶瓷生片的陶瓷生片堆叠体220的透视图。
参照图5C和图5D，可交替地堆叠其上印刷有彼此平行地形成的多个条型第一内电极图案221的第一陶瓷生片和其上印刷有彼此平行地形成的多个条型第二内电极图案222的第二陶瓷生片。
更详细地，可按照这样的方式堆叠第一陶瓷生片和第二陶瓷生片：使印刷在第二陶瓷生片上的条型第二内电极图案222之间的间隔与印刷在第一陶瓷生片上的条型第一内电极图案221的中央部分彼此叠置。
接着，如图5D中所示，可将陶瓷生片堆叠体220切割以横切多个条型第一内电极图案221和多个条型第二内电极图案222。也就是说，可使陶瓷生片堆叠体220成为通过沿着彼此垂直的切割线C1-C1和C2-C2切割陶瓷生片堆叠体220而形成的堆叠体210。
更详细地，可在长度方向上(即，沿切割线C1-C1的方向)将条型第一内电极图案221和条型第二内电极图案222切割为分成具有恒定宽度的多个内电极。在这种情况下，堆叠的陶瓷生片也可与内电极图案一起被切割。因此，介电层可形成为具有与内电极的宽度相同的宽度。
可根据单个陶瓷主体的尺寸沿着切割线C2-C2切割陶瓷生片堆叠体220。也就是说，可在形成第一侧边缘部和第二侧边缘部之前通过沿着切割线C2-C2切割棒型堆叠结构来形成具有陶瓷主体尺寸的多个堆叠体210。
也就是说，可切割棒型堆叠结构，以沿着相同的切割线切割叠置的形成在第二内电极之间的预定间隔和第一内电极的中央部分。因此，第一内电极的一个端部部分和第二内电极的一个端部部分可通过切割表面交替地暴露。
之后，可在堆叠体210的第一侧表面和第二侧表面上分别形成第一侧边缘部和第二侧边缘部。
接着，如图5E中所示，可在堆叠体210的第一侧表面和第二侧表面上分别形成第一侧边缘部212和第二侧边缘部(未示出)。
详细地，可使用在利用橡胶形成的冲压弹性构件300上设置其上涂覆有粘合剂(未示出)的侧表面陶瓷生片212的方法形成第一侧边缘部212。
接着，可按照这样的方式以90度的角度旋转堆叠体210：使堆叠体210的第一侧表面面向其上涂覆有粘合剂(未示出)的侧表面陶瓷生片212，然后，可对堆叠体210加压并使堆叠体210粘附到其上涂覆有粘合剂(未示出)的侧表面陶瓷生片212。
当对堆叠体210加压并使堆叠体210粘附到其上涂覆有粘合剂(未示出)的侧表面陶瓷生片212以将侧表面陶瓷生片212转印到堆叠体210时，由于利用橡胶材料形成的冲压弹性构件300，可将侧表面陶瓷生片212形成至堆叠体210的侧表面的边缘，并且侧表面陶瓷生片212的剩余部分可被切割。
图5F示出侧表面陶瓷生片212形成至堆叠体210的侧表面的边缘的情况。
之后，可旋转堆叠体210，从而可在堆叠体210的第二侧表面上形成第二侧边缘部。
接着，可使具有第一侧边缘部和第二侧边缘部形成在堆叠体210的相对的侧表面上的堆叠体塑化并烧结，以形成包括介电层以及第一内电极和第二内电极的陶瓷主体。
根据本公开的示例性实施例，在侧表面陶瓷生片212的顶部上涂覆粘合剂，因此，可与通常的情况不同而在低温和低压下将侧表面陶瓷生片212转印到堆叠体210的侧表面。
因此，可使堆叠体210中产生的损坏最小化，因此，可防止多层陶瓷电容器的电特性在烧结后劣化，从而增强可靠性。
可将其上涂覆有粘合剂的侧表面陶瓷生片212转印到堆叠体210的侧表面，并且可在烧结过程期间进行加压，从而增强堆叠体与侧表面陶瓷生片之间的粘合力。
因此，可抑制在烧结过程后陶瓷主体与侧边缘部之间的界面处产生空隙，根据本公开的示例性实施例的内电极的其上设置有氧化物区域140的面积与多个内电极121和122的通过陶瓷主体的第一表面或第二表面暴露的总面积的比可被调节为小于10％，从而抑制氧化物区域的产生。
接下来，可在陶瓷主体的使第一内电极暴露的第三侧表面和陶瓷主体的使第二内电极暴露的第四侧表面上分别形成外电极。
根据本公开的另一示例性实施例，侧表面陶瓷生片是薄的并且具有小的厚度偏差，以确保大的电容形成部分。
详细地，在第一侧边缘部112和第二侧边缘部113被烧结后，第一侧边缘部112的平均厚度和第二侧边缘部113的平均厚度可为在2μm和10μm之间，并且由于对于每个位置的厚度偏差小而可确保大尺寸的电容形成部分。
因此，可实现高容量多层陶瓷电容器。
此外，为了避免重复的描述，这里省略与如前面提到的本公开的示例性实施例中的部分相同的部分的描述。
尽管下面通过试验示例详细描述本公开，但这仅为了帮助理解本公开，并且本公开的范围不受试验示例的限制。
试验示例
根据本公开的示例性实施例，在对比示例中，形成通常的侧边缘部而没有抑制内电极的边缘上的氧化物区域的产生，在发明示例中，制备如本公开中那样将侧边缘部形成为抑制内电极的边缘上的氧化物区域的产生。
此外，通过将侧表面陶瓷生片附着到由于内电极在宽度方向上暴露而没有边缘的陶瓷生片堆叠体的电极的暴露部分而形成侧边缘部。
在使片的变形最小化的条件下施加预定的温度和压力，并将侧表面陶瓷生片附着到陶瓷生片堆叠体的相对的侧表面，以制造具有0603尺寸(长×宽×高：0.6mm×0.3mm×0.3mm)的多层陶瓷电容器生片。
完成制造的多层陶瓷电容器测试样品在氮气气氛下且在400℃或更低的温度下塑化，在1200℃或更低的烧结温度下以及0.5％或更低的H2浓度的条件下进行烧结，然后，综合地检查诸如外部缺陷、介电电阻和防水特性的电特性。
图6是示出根据发明示例和对比示例的击穿电压(BDV)的比较的曲线图。
参照图6，发明示例对应于这样的情况：在沿着陶瓷主体的宽度-厚度平面切割的截面中，将内电极的其上设置有氧化物区域的端部部分与内电极的通过陶瓷主体的第一表面或第二表面暴露的总面积的比调节为小于10％来制造多层陶瓷电容器，对比示例1对应于通常的多层陶瓷电容器，所述通常的多层陶瓷电容器按照这样的方式被构造：在第一表面或第二表面中，内电极的其上设置有氧化物区域的面积与内电极的通过陶瓷主体的第一表面或第二表面暴露的总面积的比等于或大于80％，对比示例2对应于如下的情况：在第一表面或第二表面中，形成在内电极的边缘上的空隙与内电极的通过陶瓷主体的第一表面或第二表面暴露的总面积的比等于或大于80％。
可以看出，与对应于通常的多层陶瓷电容器的对比示例1和对比示例2相比，在发明示例的情况下，击穿电压(BDV)增大。
与对比示例2相比，在对比示例1的情况下，击穿电压(BDV)增大，但是低于发明示例中的击穿电压。因此，根据本公开的示例性实施例，内电极的其上设置有氧化物区域的面积与内电极的通过陶瓷主体的第一表面和第二表面暴露的总面积的比可被调节为小于10％。
如上面所阐述的，根据本公开中的示例性实施例，氧化物区域可被调节为设置在内电极的端部部分上，形成为小于通过陶瓷主体的其上设置有第一侧边缘部和第二侧边缘部的表面暴露的内电极的外部面积的10％，因此，空隙的所占的比和氧化物区域的所占的比被减小，以增大击穿电压(BDV)并增强可靠性。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员将显而易见的是，在不脱离如由所附的权利要求限定的本公开的范围的情况下，可做出变型和改变。

Claims (14)

1.一种多层陶瓷电容器，所述多层陶瓷电容器包括：
陶瓷主体，包括介电层，并且具有在所述陶瓷主体的宽度方向上彼此相对的第一表面和第二表面、将所述第一表面和所述第二表面连接且在所述陶瓷主体的长度方向上彼此相对的第三表面和第四表面，以及连接到所述第一表面至所述第四表面且在所述陶瓷主体的厚度方向上彼此相对的第五表面和第六表面；
内电极，设置在所述陶瓷主体内部，通过所述第一表面和所述第二表面暴露，并且具有通过所述第三表面或所述第四表面暴露的一个端部部分；以及
第一侧边缘部和第二侧边缘部，分别设置在使所述内电极的边缘暴露的所述第一表面和所述第二表面上，
其中，在所述第一表面中，设置在所述内电极的通过所述第一表面暴露的所述边缘上的氧化物区域的面积小于所述内电极的通过所述第一表面暴露的所述边缘的总面积的10％，在所述第二表面中，设置在所述内电极的通过所述第二表面暴露的所述边缘上的氧化物区域的面积小于所述内电极的通过所述第二表面暴露的所述边缘的总面积的10％。
2.根据权利要求1所述的多层陶瓷电容器，其中，所述第一侧边缘部包括与所述第一侧边缘部的外表面相邻的第一区域以及与通过所述第一表面暴露的所述内电极相邻的第二区域，所述第一侧边缘部的第二区域中包含的镁的含量大于所述第一侧边缘部的第一区域中包含的镁的含量，并且
所述第二侧边缘部包括与所述第二侧边缘部的外表面相邻的第一区域以及与通过所述第二表面暴露的所述内电极相邻的第二区域，所述第二侧边缘部的第二区域中包含的镁的含量大于所述第二侧边缘部的第一区域中包含的镁的含量。
3.根据权利要求2所述的多层陶瓷电容器，其中，所述第一侧边缘部的第二区域的镁的含量与所述第一侧边缘部中包含的钛的含量的摩尔比为10％至30％，并且
所述第二侧边缘部的第二区域的镁的含量与所述第二侧边缘部中包含的钛的含量的摩尔比为10％至30％。
4.根据权利要求1所述的多层陶瓷电容器，其中，所述第一侧边缘部或所述第二侧边缘部的与在所述厚度方向上设置在所述陶瓷主体的最外部分中的内电极的端部接触的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的与所述内电极中的在所述厚度方向上设置在所述陶瓷主体的中央部分处的内电极的端部接触的区域的厚度的比在0.9与1.0之间。
5.根据权利要求1所述的多层陶瓷电容器，其中，所述第一侧边缘部或所述第二侧边缘部的与所述陶瓷主体的在所述厚度方向上的边缘接触的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的与所述内电极中的在所述厚度方向上设置在所述陶瓷主体的中央部分处的内电极的端部接触的区域的厚度的比在0.9与1.0之间。
6.根据权利要求1所述的多层陶瓷电容器，其中，所述介电层具有等于或小于0.4μm的厚度，所述内电极具有等于或小于0.4μm的厚度。
7.根据权利要求1所述的多层陶瓷电容器，其中，所述第一侧边缘部和所述第二侧边缘部分别具有在2μm与10μm之间的平均厚度。
8.一种制造多层陶瓷电容器的方法，所述方法包括：
制备第一陶瓷生片和第二陶瓷生片，在所述第一陶瓷生片上以预定间隔形成有多个第一内电极图案，在所述第二陶瓷生片上以预定间隔形成有多个第二内电极图案；
通过按照使所述第一内电极图案和所述第二内电极图案彼此叠置这样的方式堆叠所述第一陶瓷生片和所述第二陶瓷生片而形成陶瓷生片堆叠体；
切割所述陶瓷生片堆叠体，以具有使所述第一内电极图案和所述第二内电极图案的边缘在宽度方向上暴露的侧表面；
在使所述第一内电极图案和所述第二内电极图案的所述边缘暴露的所述侧表面上形成第一侧边缘部和第二侧边缘部；以及
通过烧结切割的所述陶瓷生片堆叠体来制备包括介电层和内电极的陶瓷主体，
其中，在所述陶瓷主体的宽度方向上的侧表面中，设置在所述内电极的通过所述陶瓷主体的所述侧表面暴露的边缘上的氧化物区域的面积小于所述内电极的通过所述陶瓷主体的所述侧表面暴露的所述边缘的总面积的10％，并且
所述陶瓷主体的厚度方向为堆叠所述内电极所沿的方向，所述陶瓷主体的宽度方向为所述内电极通过所述侧表面暴露所沿的方向。
9.根据权利要求8所述的方法，其中，所述第一侧边缘部包括与所述第一侧边缘部的外表面相邻的第一区域以及与所述内电极相邻的第二区域，所述第一侧边缘部的第二区域中包含的镁的含量大于所述第一侧边缘部的第一区域中包含的镁的含量，并且
所述第二侧边缘部包括与所述第二侧边缘部的外表面相邻的第一区域以及与所述内电极相邻的第二区域，所述第二侧边缘部的第二区域中包含的镁的含量大于所述第二侧边缘部的第一区域中包含的镁的含量。
10.根据权利要求9所述的方法，其中，所述第一侧边缘部的第二区域的镁的含量与所述第一侧边缘部中包含的钛的含量的摩尔比为10％至30％，并且
所述第二侧边缘部的第二区域的镁的含量与所述第二侧边缘部中包含的钛的含量的摩尔比为10％至30％。
11.根据权利要求8所述的方法，其中，所述第一陶瓷生片和所述第二陶瓷生片具有等于或小于0.6μm的厚度，所述第一内电极图案和所述第二内电极图案具有等于或小于0.5μm的厚度。
12.根据权利要求8所述的方法，其中，所述第一侧边缘部或所述第二侧边缘部的与在所述厚度方向上设置在所述陶瓷主体的最外部分中的内电极的端部接触的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的与所述内电极的在所述厚度方向上设置在所述陶瓷主体的中央部分处的内电极的端部接触的区域的厚度的比在0.9与1.0之间。
13.根据权利要求8所述的方法，其中，所述第一侧边缘部或所述第二侧边缘部的与所述陶瓷主体的在所述厚度方向上的边缘接触的区域的厚度与所述第一侧边缘部或所述第二侧边缘部的与所述内电极的在所述厚度方向上设置在所述陶瓷主体的中央部分处的内电极的端部接触的区域的厚度的比在0.9与1.0之间。
14.根据权利要求8所述的方法，其中，所述第一侧边缘部和所述第二侧边缘部分别具有在2μm与10μm之间的平均厚度。
CN201910021895.XA 2018-08-10 2019-01-10 多层陶瓷电容器及制造多层陶瓷电容器的方法 Active CN110828166B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0093708 2018-08-10
KR1020180093708A KR102495669B1 (ko) 2018-08-10 2018-08-10 적층 세라믹 커패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN110828166A true CN110828166A (zh) 2020-02-21
CN110828166B CN110828166B (zh) 2022-12-09

Family

ID=68420687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910021895.XA Active CN110828166B (zh) 2018-08-10 2019-01-10 多层陶瓷电容器及制造多层陶瓷电容器的方法

Country Status (4)

Country Link
US (2) US10679790B2 (zh)
JP (1) JP7283675B2 (zh)
KR (1) KR102495669B1 (zh)
CN (1) CN110828166B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11551866B2 (en) 2018-08-09 2023-01-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543977B1 (ko) * 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US10923279B2 (en) * 2018-10-22 2021-02-16 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
KR20190116113A (ko) 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20230068724A (ko) * 2021-11-11 2023-05-18 삼성전기주식회사 커패시터 부품

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120229951A1 (en) * 2011-03-09 2012-09-13 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
JP2017011172A (ja) * 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US20170076869A1 (en) * 2015-09-15 2017-03-16 Tdk Corporation Multilayer electronic component
CN107578919A (zh) * 2013-04-08 2018-01-12 三星电机株式会社 多层陶瓷电容器及其制造方法
CN107799306A (zh) * 2016-08-30 2018-03-13 太阳诱电株式会社 层叠陶瓷电容器及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
JP2011023707A (ja) 2009-06-19 2011-02-03 Murata Mfg Co Ltd セラミック電子部品
KR101862396B1 (ko) * 2011-09-08 2018-05-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP2013258230A (ja) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd セラミック電子部品
KR101412950B1 (ko) * 2012-11-07 2014-06-26 삼성전기주식회사 적층 세라믹 커패시터
JP5900449B2 (ja) 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6487364B2 (ja) 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP6745700B2 (ja) * 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6996854B2 (ja) 2017-03-08 2022-01-17 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6954519B2 (ja) * 2017-04-11 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP2019201106A (ja) * 2018-05-16 2019-11-21 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120229951A1 (en) * 2011-03-09 2012-09-13 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
CN107578919A (zh) * 2013-04-08 2018-01-12 三星电机株式会社 多层陶瓷电容器及其制造方法
JP2017011172A (ja) * 2015-06-24 2017-01-12 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US20170076869A1 (en) * 2015-09-15 2017-03-16 Tdk Corporation Multilayer electronic component
CN107799306A (zh) * 2016-08-30 2018-03-13 太阳诱电株式会社 层叠陶瓷电容器及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11551866B2 (en) 2018-08-09 2023-01-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same

Also Published As

Publication number Publication date
US11387042B2 (en) 2022-07-12
CN110828166B (zh) 2022-12-09
JP2020027931A (ja) 2020-02-20
JP7283675B2 (ja) 2023-05-30
KR20190121144A (ko) 2019-10-25
US10679790B2 (en) 2020-06-09
US20200258683A1 (en) 2020-08-13
KR102495669B1 (ko) 2023-02-03
US20200051741A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
CN112117126B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110828166B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112185698B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
US11551866B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
CN110828171B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110828165B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110875136B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN110931254B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR20190121141A (ko) 적층 세라믹 커패시터 및 그 제조 방법
CN113035569A (zh) 多层陶瓷电容器及其制造方法
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
CN110853921B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant