JP7283675B2 - 積層セラミックキャパシタ及びその製造方法 - Google Patents

積層セラミックキャパシタ及びその製造方法 Download PDF

Info

Publication number
JP7283675B2
JP7283675B2 JP2018210309A JP2018210309A JP7283675B2 JP 7283675 B2 JP7283675 B2 JP 7283675B2 JP 2018210309 A JP2018210309 A JP 2018210309A JP 2018210309 A JP2018210309 A JP 2018210309A JP 7283675 B2 JP7283675 B2 JP 7283675B2
Authority
JP
Japan
Prior art keywords
side margin
thickness
internal electrodes
less
internal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018210309A
Other languages
English (en)
Other versions
JP2020027931A (ja
Inventor
パク、ヨン
ヨル リー、ジャン
ホン ジョ、ジ
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2020027931A publication Critical patent/JP2020027931A/ja
Application granted granted Critical
Publication of JP7283675B2 publication Critical patent/JP7283675B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/015Special provisions for self-healing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps

Description

本発明は、内部電極の端部に配置される酸化領域を調節することにより、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法に関する。
一般にキャパシタ、インダクタ、圧電素子、バリスタ又はサーミスタなどのセラミック材料を用いる電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極、及び上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極を備える。
最近では、電子製品が小型化及び多機能化するにつれてチップ部品も小型化及び高機能化する傾向にあるため、積層セラミックキャパシタにおいてもサイズが小さく、且つ容量が大きい高容量の製品が求められている。
積層セラミックキャパシタの小型化及び高容量化のためには電極有効面積の最大化(容量の実現に必要な有効体積分率を増加)が求められる。
上記のように小型及び高容量の積層セラミックキャパシタを実現するために、積層セラミックキャパシタを製造するにあたり、内部電極が本体の幅方向に露出するようにすることにより、マージンのない設計を通じて内部電極の幅方向の面積を最大化し、且つこのようなチップ製作後、焼成前段階でチップの幅方向の電極露出面にサイドマージン部を別途付着して完成する方法が適用されている。
しかし、上記方法においてサイドマージン部を形成する過程で、セラミック本体とサイドマージン部が接触する界面にボイド(void)が多く生成されて信頼性が低下する可能性がある。
また、セラミック本体とサイドマージン部が接触する界面に生成されたボイド(void)によって電界の集中が発生し、これにより、絶縁破壊電圧(Breakdown Voltage、BDV)が低くなるという問題が発生する。
また、上記ボイド(void)によって外側の焼結緻密度の低下による耐湿信頼性の低下が引き起こされる可能性がある。
一般に、上記セラミック本体とサイドマージン部が接触する界面に生成されたボイド(void)を酸化膜で形成して絶縁破壊電圧(Breakdown Voltage、BDV)及び耐湿信頼性を向上させているが、その効果が十分でないという問題がある。
したがって、超小型及び高容量の製品において絶縁破壊電圧(Breakdown Voltage、BDV)及び耐湿信頼性の低下を防ぐことができる研究が必要とされている。
韓国公開特許第2010-0136917号公報
本発明は、内部電極の端部に配置される酸化領域を調節することにより、信頼性を向上させることができる積層セラミックキャパシタ及びその製造方法を提供することを目的とする。
本発明の一実施形態によれば、誘電体層を含み、互いに対向する第1の面及び第2の面、上記第1の面と第2の面を連結する第3の面及び第4の面、及び上記第1の面から第4の面と連結され、且つ互いに対向する第5の面及び第6の面を含むセラミック本体と、上記セラミック本体の内部に配置され、上記第1及び第2の面に露出し、且つ上記第3の面又は第4の面に一端が露出する複数の内部電極と、上記第1の面及び第2の面に露出した上記内部電極の端部上に配置された第1のサイドマージン部及び第2のサイドマージン部と、を含み、上記第1の面及び第2の面に露出した上記内部電極全体に対して10%未満の内部電極の端部に酸化領域が配置された積層セラミックキャパシタが提供される。
本発明の他の実施形態によれば、複数の第1の内部電極パターンが所定の間隔をおいて形成された第1のセラミックグリーンシート、及び複数の第2の内部電極パターンが所定の間隔をおいて形成された第2のセラミックグリーンシートを設ける段階と、上記第1の内部電極パターンと上記第2の内部電極パターンが交差するように上記第1のセラミックグリーンシートと上記第2のセラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、上記第1の内部電極パターンと第2の内部電極パターンの末端が幅方向に露出した側面を有するように、上記セラミックグリーンシート積層本体を切断する段階と、上記第1の内部電極パターンと第2の内部電極パターンの末端が露出した側面に第1のサイドマージン部及び第2のサイドマージン部を形成する段階と、上記切断された積層本体を焼成して誘電体層と内部電極を含むセラミック本体を形成する段階と、を含み、上記セラミック本体の側面に露出した上記内部電極全体において10%未満の内部電極の端部に酸化領域が配置された積層セラミックキャパシタの製造方法が提供される。
本発明の一実施形態によれば、第1及び第2のサイドマージン部が配置されたセラミック本体の面に露出した内部電極全体において10%未満の内部電極の端部に酸化領域が配置されるように調節することにより、ボイド(Void)及び酸化領域の比率を減らして絶縁破壊電圧(Breakdown Voltage、BDV)を増加させ、信頼性を向上させることができる。
本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。 図1のセラミック本体の外観を示す斜視図である。 図2のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図である。 図2のA方向から見た側面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す斜視図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図である。 本発明の実施例と比較例による絶縁破壊電圧(Breakdown Voltage、BDV)を比較したグラフである。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(または強調表示や簡略化表示)がされることがある。
図1は本発明の一実施形態による積層セラミックキャパシタを示す概略的な斜視図である。
図2は図1のセラミック本体の外観を示す斜視図である。
図3は図2のセラミック本体の焼成前のセラミックグリーンシート積層本体を示す斜視図である。
図4は図2のA方向から見た側面図である。
図1から図4を参照すると、本実施形態による積層セラミックキャパシタ100は、セラミック本体110と、上記セラミック本体110の内部に形成される複数の内部電極121、122と、及び上記セラミック本体110の外表面に形成される外部電極131、132と、を含む。
上記セラミック本体110は、互いに対向する第1の面1及び第2の面2と、上記第1の面と第2の面を連結する第3の面3及び第4の面4と、上面と下面である第5の面5及び第6の面6を有することができる。
上記第1の面1及び第2の面2はセラミック本体110の幅方向において対面する面、上記第3の面3及び第4の面4は長さ方向において対面する面、上記第5の面5及び第6の面6は厚さ方向において対面する面と定義することができる。
上記セラミック本体110の形状は特に制限されないが、図示のように直方体状であればよい。
上記セラミック本体110の内部に形成された複数の内部電極121、122はセラミック本体の第3の面3又は第4の面4に一端が露出する。
上記内部電極121、122は互いに異なる極性を有する第1の内部電極121及び第2の内部電極122を一対とすることができる。
第1の内部電極121の一端は第3の面3に露出し、第2の内部電極122の一端は第4の面4に露出することができる。
上記第1の内部電極121及び第2の内部電極122の他端は第3の面3又は第4の面4から一定の間隔をおいて形成される。
上記セラミック本体の第3の面3及び第4の面4には第1及び第2の外部電極131、132が形成されて上記内部電極とそれぞれ電気的に接続されることができる。
本発明の一実施形態による積層セラミックキャパシタ100は、上記セラミック本体110の内部に配置され、上記第1及び第2の面1、2に露出し、且つ上記第3の面3又は第4の面4に一端が露出する複数の内部電極121、122と、上記第1の面1及び第2の面2に露出した上記内部電極121、122の端部上に配置された第1のサイドマージン部112及び第2のサイドマージン部113と、を含む。
上記セラミック本体110の内部には複数の内部電極121、122が形成される。上記複数の内部電極121、122の各末端は、上記セラミック本体110の幅方向の面である第1の面1及び第2の面2に露出し、露出した端部上に第1のサイドマージン部112及び第2のサイドマージン部113が配置される。
第1のサイドマージン部112及び第2のサイドマージン部113の平均厚さは、2μm以上10μm以下であればよい。
本発明の一実施形態によれば、上記セラミック本体110は、複数の誘電体層111が積層された積層体と、上記積層体の両側面に配置される第1のサイドマージン部112及び第2のサイドマージン部113とで構成されることができる。
上記複数の誘電体層111は焼結された状態であり、隣接する誘電体層同士の境界は確認できないほど一体化されていることができる。
上記セラミック本体110の長さは、セラミック本体の第3の面3から第4の面4までの距離に該当する。
上記誘電体層111の長さはセラミック本体の第3の面3と第4の面4の間の距離を形成する。
これに制限されるものではないが、本発明の一実施形態によれば、セラミック本体の長さは400~1400μmであればよい。より具体的には、セラミック本体の長さは400~800μm、または、600~1400μmでもよい。
上記誘電体層111上に内部電極121、122が形成されることができ、内部電極121、122は焼結によって一つの誘電体層を間に挟んで上記セラミック本体の内部に形成されることができる。
図3を参照すると、誘電体層111に第1の内部電極121が形成される。上記第1の内部電極121は誘電体層の長さ方向に対しては全体的に形成されない。即ち、第1の内部電極121の一端は、セラミック本体の第4の面4から所定の間隔をおいて形成されることができ、第1の内部電極121の他端は、第3の面3まで形成されて第3の面3に露出することができる。
セラミック本体の第3の面3に露出した第1の内部電極の端部は第1の外部電極131と接続される。
第1の内部電極とは反対に、第2の内部電極122の一端は、第3の面3から所定の間隔をおいて形成され、第2の内部電極122の他端は、第4の面4に露出して第2の外部電極132と接続される。
上記内部電極は、高容量積層セラミックキャパシタの実現のために400層以上積層されることができるが、必ずしもこれに制限されるものではない。
上記誘電体層111は第1の内部電極121の幅と同一の幅を有することができる。即ち、上記第1の内部電極121は誘電体層111の幅方向に対しては全体的に形成されることができる。
これに制限されるものではないが、本発明の一実施形態によれば、誘電体層の幅及び内部電極の幅は100~900μmであればよい。より具体的には、誘電体層の幅及び内部電極の幅は100~500μm、または、100~900μmでもよい。
セラミック本体が小型化するにつれ、サイドマージン部の厚さが積層セラミックキャパシタの電気的特性に影響を及ぼす可能性がある。本発明の一実施形態によれば、サイドマージン部の厚さが10μm以下で形成され、小型化した積層セラミックキャパシタの特性を向上させることができる。
即ち、サイドマージン部の厚さが10μm以下で形成され、容量を形成する内部電極の重なり面積を最大限に確保することにより、高容量及び小型積層セラミックキャパシタを実現することができる。
このようなセラミック本体110は、キャパシタの容量形成に寄与する部分としての活性部と、活性部の上下部にそれぞれ形成された上下マージン部としての上部及び下部カバー部と、で構成されることができる。
上記活性部は誘電体層111を挟んで複数の第1及び第2の内部電極121、122を繰り返し積層して形成されることができる。
上記上部及び下部カバー部は、内部電極を含まないことを除いては、誘電体層111と同一の材料及び構成を有することができる。
即ち、上記上部及び下部カバー部はセラミック材料を含むことができ、例えば、チタン酸バリウム(BaTiO)系セラミック材料を含むことができる。
上記上部及び下部カバー部はそれぞれ20μm以下の厚さを有することができるが、必ずしもこれに制限されるものではない。
本発明の一実施形態において内部電極と誘電体層は同時に切断されて形成されるものであり、内部電極の幅と誘電体層の幅は同一に形成されることができる。これに関するより具体的な事項は後述する。
本実施形態において、誘電体層の幅は内部電極の幅と同一に形成される。これにより、セラミック本体110の幅方向の第1及び第2の面に内部電極121、122の末端が露出することができる。
上記内部電極121、122の末端が露出したセラミック本体110の幅方向の両側面には第1のサイドマージン部112及び第2のサイドマージン部113が形成されることができる。
上記第1のサイドマージン部112及び第2のサイドマージン部113の厚さは10μm以下であればよい。上記第1のサイドマージン部112及び第2のサイドマージン部113の厚さが小さいほど、セラミック本体内に形成される内部電極の重なり面積が相対的に広くなることができる。
上記第1のサイドマージン部112及び第2のサイドマージン部113の厚さはセラミック本体110の側面に露出する内部電極のショートを防止することができる厚さであれば特に制限されないが、2μm以上であればよい。
上記第1及び第2のサイドマージン部の厚さが2μm未満であると、外部衝撃に対する機械的強度が低下する恐れがあり、上記第1及び第2のサイドマージン部の厚さが10μmを超えると、内部電極の重なり面積が相対的に減少して積層セラミックキャパシタの高容量を確保しにくくなる可能性がある。
積層セラミックキャパシタの容量を最大化するために、誘電体層を薄膜化する方法、薄膜化した誘電体層を高積層化する方法、内部電極のカバレッジを向上させる方法などが考えられている。
また、容量を形成する内部電極の重なり面積を向上させる方法が考えられている。
内部電極の重なり面積を増やすためには内部電極が形成されていないマージン部領域を最小化させる必要がある。
特に、積層セラミックキャパシタが小型化するほど、内部電極の重なり領域を増やすためにはマージン部領域を最小化させる必要がある。
本実施形態によれば、誘電体層の幅方向全体に内部電極が形成され、サイドマージン部の厚さが10μm以下に設定されているため、内部電極の重なり面積が広いという特徴を有する。
一般に、誘電体層が高積層化するほど、誘電体層及び内部電極の厚さは薄くなる。したがって、内部電極がショートする現象が頻繁に発生する可能性がある。また、誘電体層の一部にのみ内部電極が形成される場合は、内部電極による段差が発生して絶縁抵抗の加速寿命や信頼性が低下する可能性がある。
しかし、本実施形態によれば、薄膜の内部電極及び誘電体層を形成しても、内部電極が誘電体層の幅方向に対して全体的に形成されるため、内部電極の重なり面積が大きくなり、積層セラミックキャパシタの容量を大きくすることができる。
また、内部電極による段差を減少させることで絶縁抵抗の加速寿命が向上し、容量特性に優れ、且つ信頼性に優れた積層セラミックキャパシタを提供することができる。
本発明の一実施形態によれば、上記第1の面1及び第2の面2に露出した上記内部電極121、122全体において10%未満の内部電極の端部に酸化領域140が配置される。
一般に、セラミック本体とサイドマージン部が接触する界面にボイド(void)が多く生成されて信頼性が低下する可能性がある。
また、セラミック本体とサイドマージン部が接触する界面に生成されたボイド(void)によって電界の集中が発生し、これにより、絶縁破壊電圧(Breakdown Voltage、BDV)が低くなるという問題が発生する。
また、上記ボイド(void)によって外側の焼結緻密度の低下による耐湿信頼性の低下が引き起こされる可能性がある。
上記の問題を解決すべく、上記セラミック本体とサイドマージン部が接触する界面に生成されたボイド(void)を酸化膜で形成する方法があるが、その効果が十分でないという問題がある。
即ち、上記ボイド(void)による絶縁破壊電圧(Breakdown Voltage、BDV)及び耐湿信頼性の低下という問題を解決するためには内部電極の端部が導電性金属で満たされていることが最も好ましい。
本発明の一実施形態によれば、上記第1の面1及び第2の面2に露出した上記内部電極121、122全体において10%未満の内部電極の端部に酸化領域140が配置されることにより、絶縁破壊電圧(Breakdown Voltage、BDV)を増加させ、信頼性を向上させることができる。
即ち、上記第1の面1及び第2の面2に露出した上記内部電極121、122全体においてその端部に酸化領域140が配置された内部電極の比率を10%未満に調節することにより、内部電極の端部に配置された酸化領域を最小化し、且つその端部が導電性金属で満たされるようにする。
上記のように、セラミック本体110の第1の面1及び第2の面2に露出した上記内部電極121、122の端部が導電性金属で満たされる比率が90%を超えるように調節することにより、セラミック本体とサイドマージン部が接触する界面にボイド(void)が多数生成されるか、内部電極の端部に配置された酸化領域が内部電極全体に対して10%以上を占める従来の場合に比べて、絶縁破壊電圧(Breakdown Voltage、BDV)の増加及び耐湿信頼性の向上により優れた効果を有する。
上記第1の面1及び第2の面2に露出した上記内部電極全体において10%以上の内部電極の端部に酸化領域が配置される場合には、セラミック本体とサイドマージン部が接触する界面にボイド(void)が多数生成される従来と比較したとき、絶縁破壊電圧(Breakdown Voltage、BDV)の増加及び耐湿信頼性の向上に効果があるが、本発明の一実施形態のように10%未満の内部電極の端部に酸化領域140が配置された場合と比べると、その効果は少ない。
一方、セラミック本体とサイドマージン部が接触する界面に生成されるボイド(void)及び内部電極の端部に形成される酸化領域の発生を抑制するためには、内部電極全体の端部を導電性金属で満たすことが最も良いが、このように内部電極全体の端部に酸化領域が全くないように製作することは非常に困難である。
したがって、上記セラミック本体110の第1の面1及び第2の面2に露出した上記内部電極全体においてその端部に酸化領域が配置される内部電極の比率の下限値は0%であることが最もよいが、本発明の一実施形態では工程上の限界により0%は除くようにする。
上記導電性金属は内部電極に含まれる導電性金属と同一であり、例えば、ニッケル(Ni)であることができるが、必ずしもこれに制限されるものではない。
本発明の一実施形態によれば、上記セラミック本体110の第1の面1及び第2の面2に露出した上記内部電極121、122全体において10%未満の内部電極の端部に酸化領域140が配置されるように調節する方法は、第1及び第2のサイドマージン部112、113を形成する過程で接着剤が塗布された側面用セラミックシートをセラミック本体の側面に転写し、焼成過程で密着力を上昇させ、セラミック本体とサイドマージン部が接触する界面及び露出した内部電極の端部にボイド(Void)又は酸化領域の発生を抑制することにより制御されることができる。
これに関する詳細な事項は後述する。
図4を参照すると、上記第1及び第2のサイドマージン部112、113は、サイドマージン部112、113の外側面に隣接した第1の領域112a、113aと、上記セラミック本体110の第1の面1及び第2の面2に露出した内部電極121、122に隣接した第2の領域112b、113bに分けられ、上記第2の領域112b、113bに含まれるマグネシウム(Mg)の含量は第1の領域112a、113aに含まれるマグネシウム(Mg)の含量より多ければよい。
上記セラミック本体110の側面に配置された第1及び第2のサイドマージン部112、113が組成の互いに異なる2個の領域に分けられ、且つ上記第2の領域112b、113bに含まれるマグネシウム(Mg)の含量は第1の領域112a、113aに含まれるマグネシウム(Mg)の含量よりも多くなるように調節することにより、絶縁破壊電圧(Breakdown Voltage、BDV)を増加させ、信頼性を向上させることができる。
具体的には、セラミック本体に隣接したサイドマージン部の第2の領域112b、113bに含まれるマグネシウム(Mg)の含量を調節することにより、セラミック本体の幅方向の側面に露出した内部電極の末端の酸化層の長さを制御することができる。これにより、絶縁破壊電圧(Breakdown Voltage、BDV)を増加させ、耐湿信頼性が向上することができる。
本発明の一実施形態によれば、セラミック本体に隣接したサイドマージン部の第2の領域112b、113bに含まれるマグネシウム(Mg)の含量を調節することにより、セラミック本体とサイドマージン部が接触する界面にボイド(void)が生成されることを抑制することができる。
上記のようにセラミック本体とサイドマージン部が接触する界面にボイド(void)が生成されることを抑制する場合、最も大きな電界の集中が発生するボイド(void)数の減少によって電界の集中を緩和することができる。これにより、絶縁破壊電圧(Breakdown Voltage、BDV)が増加し、ショート不良が減少することができる。
また、上記セラミック本体110の側面に配置された第1及び第2のサイドマージン部112、113が組成の互いに異なる2個の領域に分けられ、且つ各領域に含まれるマグネシウム(Mg)の含量を異ならせることにより、第1及び第2のサイドマージン部112、113の緻密度を向上させて耐湿特性を改善することができる。
具体的には、上記第1及び第2のサイドマージン部112、113の第2の領域112b、113bに含まれるマグネシウム(Mg)含量が外側の第1の領域112a、113aに含まれるマグネシウム(Mg)含量より多くなるように調節することにより、上記第1及び第2のサイドマージン部112、113の第1の領域112a、113aの緻密度を向上させて耐湿特性を改善することができる。
特に、上記サイドマージン部112、113の外側面に隣接した上記第1及び第2のサイドマージン部112、113の第1の領域112a、113aに含まれるマグネシウム(Mg)含量を小さくすることにより、第1の外部電極131及び第2の外部電極132との密着力が向上することができる。
上記第2の領域112b、113bに含まれるマグネシウム(Mg)の含量が第1の領域112a、113aに含まれるマグネシウム(Mg)の含量よりも多くなるように調節する方法としては、積層セラミックキャパシタ製作過程でセラミック本体形成用誘電体の組成と第1及び第2のサイドマージン部形成用誘電体の組成を互いに異ならせることにより調節が可能である。
即ち、セラミック本体形成用誘電体の組成とは異なり、第1及び第2のサイドマージン部形成用誘電体の組成においてマグネシウム(Mg)の含量を増加させ、焼結及び焼成過程で拡散によってマグネシウム(Mg)の含量を調節する場合、上記第2の領域112b、113bに含まれるマグネシウム(Mg)の含量が第1の領域112a、113aに含まれるマグネシウム(Mg)の含量よりも多くなるように調節することができる。
これにより、内部電極の端部に集中する電界を緩和することができ、積層セラミックキャパシタの主な不良の一つである絶縁破壊を防ぎ、積層セラミックキャパシタの信頼性を向上させることができる。
本発明の一実施形態によれば、上記第2の領域112b、113bのマグネシウム(Mg)の含量は、上記第1及び第2のサイドマージン部に含まれるチタン(Ti)に対して10モル以上30モル以下であればよい。
上記第2の領域112b、113bのマグネシウム(Mg)の含量が上記第1及び第2のサイドマージン部に含まれるチタン(Ti)に対して10モル以上30モル以下になるように調節することにより、絶縁破壊電圧(Breakdown Voltage、BDV)を増加させ、耐湿信頼性を向上させることができる。
上記第2の領域112b、113bのマグネシウム(Mg)の含量が上記第1及び第2のサイドマージン部に含まれるチタン(Ti)に対して10モル未満の場合、セラミック本体とサイドマージン部が接触する界面でのボイド(void)の生成抑制が十分でなく、絶縁破壊電圧(Breakdown Voltage、BDV)が低くなり、ショート不良が増加する可能性がある。
一方、上記第2の領域112b、113bのマグネシウム(Mg)の含量が上記第1及び第2のサイドマージン部に含まれるチタン(Ti)に対して30モルを超える場合には、焼結性の低下によって信頼性低下及び絶縁破壊電圧(Breakdown Voltage、BDV)のばらつきの問題が発生する可能性がある。
本発明の一実施形態によれば、上記誘電体層111の厚さは0.4μm以下、上記内部電極121、122の厚さは0.4μm以下の超小型積層セラミックキャパシタを特徴とする。
本発明の一実施形態のように、上記誘電体層111の厚さは0.4μm以下、上記内部電極121、122の厚さは0.4μm以下の薄膜の誘電体層と内部電極が適用された場合、セラミック本体とサイドマージン部との界面に発生するボイド(void)及び内部電極の端部に形成される酸化領域による信頼性問題は非常に重要な争点である。
即ち、従来の積層セラミックキャパシタの場合には、セラミック本体の幅方向の面に露出した内部電極の端部に形成される酸化領域の密度又は全ての内部電極に対して酸化領域が形成された内部電極の比率を調節しなくても信頼性に大きな問題はなかった。
しかし、本発明の一実施形態のように薄膜の誘電体層及び内部電極が適用される製品においては、セラミック本体とサイドマージン部が接触する界面に生成されたボイド(void)及びセラミック本体の幅方向の面に露出した内部電極の端部に形成される酸化領域の密度によるBDV及び信頼性の低下を防ぐために、セラミック本体の幅方向の面に露出した内部電極の端部に酸化領域が形成されないように調節しなければならない。
即ち、本発明の一実施形態では、上記第1の面1及び第2の面2に露出した上記内部電極121、122全体においてその端部に酸化領域140が配置された内部電極の比率を10%未満に調節することにより、誘電体層111と第1及び第2の内部電極121、122の厚さが0.4μm以下の薄膜の場合にも絶縁破壊電圧(Breakdown Voltage、BDV)を増加させ、耐湿信頼性を向上させることができる。
但し、上記薄膜が、誘電体層111と第1及び第2の内部電極121、122の厚さが0.4μm以下であることを意味するわけではなく、従来の製品より薄い厚さの誘電体層と内部電極を含むという概念で理解されることができる。
一方、上記第1の領域112a、113aの幅は12μm以下であり、第2の領域112b、113bの幅は3μm以下であることができるが、必ずしもこれに制限されるものではない。
図4を参照すると、上記複数の内部電極121、122のうち、中央部に配置される内部電極の末端と接する上記第1又は第2のサイドマージン部領域の厚さtc1に対して、最外側に配置される内部電極の末端と接する上記第1又は第2のサイドマージン部領域の厚さtc2の比率は1.0以下であればよい。
中央部に配置される内部電極の末端と接する上記第1又は第2のサイドマージン部領域の厚さtc1に対して、最外側に配置される内部電極の末端と接する上記第1又は第2のサイドマージン部領域の厚さtc2の比率の下限値は特に制限されないが、0.9以上であることが好ましい。
本発明の一実施形態によれば、従来とは異なり、セラミックグリーンシートをセラミック本体の側面に付着して上記第1又は第2のサイドマージン部を形成するため、第1又は第2のサイドマージン部の位置毎の厚さが一定である。
即ち、従来は、セラミックスラリーを塗布又は印刷する方式でサイドマージン部を形成したため、サイドマージン部の位置毎の厚さの偏差が大きかった。
具体的には、従来は、セラミック本体の中央部に配置される内部電極の末端と接する第1又は第2のサイドマージン部領域の厚さが、他の領域の厚さに比べて厚かった。
例えば、従来は、中央部に配置される内部電極の末端と接する第1又は第2のサイドマージン部領域の厚さに対して、最外側に配置される内部電極の末端と接する第1又は第2のサイドマージン部領域の厚さの比率は0.9未満程度とその偏差が大きい。
このようにサイドマージン部の位置毎の厚さの偏差が大きい従来の場合、同一サイズの積層セラミックキャパシタにおいてサイドマージン部が占める部分が大きいため、容量形成部のサイズを大きく確保することができず、高容量確保に困難があった。
これに対し、本発明の一実施形態によれば、第1及び第2のサイドマージン部112、113の平均厚さが2μm以上10μm以下であり、上記複数の内部電極121、122のうち、中央部に配置される内部電極の末端と接する上記第1又は第2のサイドマージン部領域の厚さtc1に対して、最外側に配置される内部電極の末端と接する上記第1又は第2のサイドマージン部領域の厚さtc2の比率は0.9以上1.0以下であるため、サイドマージン部の厚さが薄くて厚さの偏差が小さく、容量形成部のサイズを大きく確保することができる。
本発明の一実施形態では、従来とは異なり、セラミックグリーンシートをセラミック本体の側面に付着して形成するため、第1又は第2のサイドマージン部の位置による厚さが一定である。
これにより、高容量積層セラミックキャパシタの実現が可能である。
一方、図4を参照すると、上記複数の内部電極121、122のうち、中央部に配置される内部電極の末端と接する上記第1又は第2のサイドマージン部領域の厚さtc1に対して、上記セラミック本体110の角と接する上記第1又は第2のサイドマージン部領域の厚さtc3の比率は1.0以下であればよい。
中央部に配置される内部電極の末端と接する上記第1又は第2のサイドマージン部領域の厚さtc1に対して、上記セラミック本体110の角と接する上記第1又は第2のサイドマージン部領域の厚さtc3の比率の下限値は0.9以上であることが好ましい。
上記特徴により、サイドマージン部の領域毎の厚さの偏差が小さくて容量形成部のサイズを大きく確保することができる。これにより、高容量積層セラミックキャパシタの実現が可能である。
図5aから図5fは本発明の他の実施形態による積層セラミックキャパシタの製造方法を概略的に示す断面図及び斜視図である。
本発明の他の実施形態によれば、複数の第1の内部電極パターンが所定の間隔をおいて形成された第1のセラミックグリーンシート及び複数の第2の内部電極パターンが所定の間隔をおいて形成された第2のセラミックグリーンシートを設ける段階と、上記第1の内部電極パターンと上記第2の内部電極パターンが交差するように上記第1のセラミックグリーンシートと上記第2のセラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、上記第1の内部電極パターンと第2の内部電極パターンの末端が幅方向に露出した側面を有するように上記セラミックグリーンシート積層本体を切断する段階と、上記第1の内部電極パターンと第2の内部電極パターンの末端が露出した側面に第1のサイドマージン部及び第2のサイドマージン部を形成する段階と、上記切断された積層本体を焼成して誘電体層と第1及び第2の内部電極を含むセラミック本体を形成する段階と、を含み、上記第1及び第2のサイドマージン部は当該サイドマージン部の外側面に隣接した第1の領域と上記第1及び第2の内部電極に隣接した第2の領域に分けられ、上記第2の領域に含まれるマグネシウム(Mg)の含量が第1の領域に含まれるマグネシウム(Mg)の含量よりも多い、積層セラミックキャパシタの製造方法が提供される。
以下、本発明の他の実施形態による積層セラミックキャパシタの製造方法を説明する。
図5aに示すように、セラミックグリーンシート211上に所定の間隔をおいて複数のストライプ状の第1の内部電極パターン221を形成する。上記複数のストライプ状の第1の内部電極パターン221は互いに平行に形成されることができる。
上記セラミックグリーンシート211はセラミック粉末、有機溶剤及び有機バインダを含むセラミックペーストで形成されることができる。
上記セラミック粉末は高い誘電率を有する物質であり、これに制限されるものではないが、チタン酸バリウム(BaTiO)系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム(SrTiO)系材料などを用いることができ、好ましくはチタン酸バリウム(BaTiO)パウダーが用いられることができる。上記セラミックグリーンシート211が焼成されると、セラミック本体110を構成する誘電体層111になる。
ストライプ状の第1の内部電極パターン221は、導電性金属を含む内部電極ペーストによって形成されることができる。上記導電性金属は、これに制限されるものではないが、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、又はこれらの合金であればよい。
上記セラミックグリーンシート211上にストライプ状の第1の内部電極パターン221を形成する方法は特に制限されないが、例えば、スクリーン印刷法又はグラビア印刷法のような印刷法により形成されることができる。
また、図示されてはいないが、他のセラミックグリーンシート211上に、所定の間隔をおいて複数のストライプ状の第2の内部電極パターン222を形成することができる。
以下、第1の内部電極パターン221が形成されたセラミックグリーンシートを第1のセラミックグリーンシート、第2の内部電極パターン222が形成されたセラミックグリーンシートを第2のセラミックグリーンシートと称することができる。
次に、図5bに示すように、ストライプ状の第1の内部電極パターン221とストライプ状の第2の内部電極パターン222が交差積層されるように第1及び第2のセラミックグリーンシートを交互に積層することができる。
その後、上記ストライプ状の第1の内部電極パターン221により第1の内部電極121を形成することができ、ストライプ状の第2の内部電極パターン222により第2の内部電極122を形成することができる。
本発明の他の実施形態によれば、上記第1及び第2のセラミックグリーンシートの厚さtdは0.6μm以下であり、第1及び第2の内部電極パターンの厚さteは0.5μm以下である。
本発明は、誘電体層の厚さが0.4μm以下、内部電極の厚さは0.4μm以下の薄膜を有する超小型高容量積層セラミックキャパシタであることを特徴とする。したがって、上記第1及び第2のセラミックグリーンシートの厚さtdは0.6μm以下であり、第1及び第2の内部電極パターンの厚さteは0.5μm以下であることを特徴とする。
図5cは本発明の一実施例により第1及び第2のセラミックグリーンシートが積層されたセラミックグリーンシート積層本体220を示す断面図であり、図5dは第1及び第2のセラミックグリーンシートが積層されたセラミックグリーンシート積層本体220を示す斜視図である。
図5c及び図5dを参照すると、複数の平行なストライプ状の第1の内部電極パターン221が印刷された第1のセラミックグリーンシートと複数の平行なストライプ状の第2の内部電極パターン222が印刷された第2のセラミックグリーンシートが交互に積層されている。
より具体的には、第1のセラミックグリーンシートに印刷されたストライプ状の第1の内部電極パターン221の中央部と第2のセラミックグリーンシートに印刷されたストライプ状の第2の内部電極パターン222の間の間隔が重なるように積層されることができる。
次に、図5dに示すように、上記セラミックグリーンシート積層本体220は、複数のストライプ状の第1の内部電極パターン221及びストライプ状の第2の内部電極パターン222を横切るように切断されることができる。即ち、上記セラミックグリーンシート積層本体220は、互いに直交するC1-C1及びC2-C2の切断線に沿って切断された積層本体210になることができる。
より具体的には、ストライプ状の第1の内部電極パターン221及びストライプ状の第2の内部電極パターン222を長さ方向に切断することにより、一定の幅を有する複数の内部電極に分割することができる。このとき、積層されたセラミックグリーンシートも内部電極パターンと共に切断する。これにより、誘電体層は内部電極の幅と同一の幅を有するように形成されることができる。
また、C2-C2の切断線に沿って個別のセラミック本体のサイズに合わせて切断することができる。即ち、第1のサイドマージン部及び第2のサイドマージン部を形成する前に棒状積層体をC2-C2の切断線に沿って個別のセラミック本体のサイズに切断することにより、複数の積層本体210を形成することができる。
即ち、棒状積層体を、重なっている第1の内部電極の中心部と第2の内部電極の間に形成され、所定の間隔が同一の切断線に沿って切断されるように切断することができる。これにより、第1の内部電極及び第2の内部電極の一端は切断面に交互に露出することができる。
その後、上記積層本体210の第1及び第2の側面に第1のサイドマージン部及び第2のサイドマージン部を形成することができる。
次に、図5eに示すように、上記積層本体210の第1及び第2の側面それぞれに、第1のサイドマージン部212及び第2のサイドマージン部(図示せず)を形成することができる。
具体的には、第1のサイドマージン部212の形成方法として、接着剤(図示せず)が塗布された側面用セラミックグリーンシート212をゴム材質のパンチング弾性材300の上部に配置する。
次に、上記積層本体210の第1の側面が上記接着剤(図示せず)の塗布された側面用セラミックグリーンシート212と向かい合うように上記積層本体210を90度回転した後、上記積層本体210を上記接着剤(図示せず)が塗布された側面用セラミックグリーンシート212に加圧密着させる。
上記積層本体210を上記接着剤(図示せず)の塗布された側面用セラミックグリーンシート212に加圧密着させて側面用セラミックグリーンシート212を上記積層本体210に転写する場合、上記ゴム材質のパンチング弾性材300によって上記側面用セラミックグリーンシート212は上記積層本体210の側面の角部まで形成され、残りの部分は切断されることができる。
図5fは、側面用セラミックグリーンシート212が上記積層本体210の側面の角部まで形成されたことを示している。
その後、上記積層本体210を回転することにより、積層本体210の第2の側面に第2のサイドマージン部を形成することができる。
次に、上記積層本体210の両側面に第1及び第2のサイドマージン部が形成された積層本体をか焼及び焼成して、誘電体層と第1及び第2の内部電極を含むセラミック本体を形成することができる。
本発明の一実施形態によれば、側面用セラミックグリーンシート212の上部に接着剤が塗布されているため、従来とは異なり、低い温度と低い圧力条件で側面用セラミックグリーンシート212を積層本体210の側面に転写することができる。
これにより、積層本体210に加わるダメージを最小化することができ、焼成後の積層セラミックキャパシタの電気的特性低下を防ぐことができ、信頼性を向上させることができる。
また、接着剤が塗布された側面用セラミックグリーンシート212を積層本体210の側面に転写し焼成過程で加圧することにより、積層本体と側面用セラミックグリーンシートの間の密着力を上昇させることができる。
これにより、焼成後、セラミック本体とサイドマージン部の間の界面ではボイド(Void)の生成が抑制され、本発明の一実施形態のようにセラミック本体の第1の面及び第2の面に露出した上記内部電極121、122全体においてその端部に酸化領域140が配置された内部電極の比率を10%未満にして酸化領域の発生を抑制することができる。
その後、上記第1の内部電極が露出したセラミック本体の第3の側面と上記第2の内部電極が露出したセラミック本体の第4の側面にそれぞれ外部電極を形成することができる。
本発明の他の実施形態によれば、側面用セラミックグリーンシートは薄くて厚さの偏差が小さいため、容量形成部のサイズを大きく確保することができる。
具体的には、焼成後の第1及び第2のサイドマージン部112、113の平均厚さが2μm以上10μm以下であり、位置毎の厚さの偏差が小さいため、容量形成部のサイズを大きく確保することができる。
これにより、高容量積層セラミックキャパシタの実現が可能である。
その他、上述した本発明の一実施形態における特徴と同一の部分に関する説明は重複を避けるためにここでは省略する。
以下、実験例を挙げて本発明をより詳細に説明するが、これは発明の具体的な理解のためのものに過ぎず、本発明の範囲を限定するものではない。
実験例
本発明の一実施形態により、従来のサイドマージン部を形成する比較例と、本発明のように内部電極の端部に形成される酸化領域が抑制されるようにサイドマージン部を形成した実施例をそれぞれ準備した。
そして、幅方向に内部電極が露出してマージンがないグリーンチップの電極露出部に、上記比較例と実施例のように側面用セラミックグリーンシートを付着してサイドマージン部を形成することができるようにセラミックグリーンシート積層本体を形成した。
チップの変形を最小化した条件で一定の温度と圧力を加えてセラミックグリーンシート積層本体の両面に側面形成用セラミックグリーンシートを付着し、0603サイズ(横×縦×高さ:0.6mm×0.3mm×0.3mm)の積層セラミックキャパシタグリーンチップを製作した。
このように製作が完了した積層セラミックキャパシタ試験片を400℃以下、窒素雰囲気でか焼工程を経て焼成温度1200℃以下、水素濃度0.5%H以下の条件で焼成した後、外観不良、絶縁抵抗及び耐湿特性などの電気的特性を総合的に確認した。
図6は本発明の実施例と比較例による絶縁破壊電圧(Breakdown Voltage、BDV)を比較したグラフである。
図6において、実施例はセラミック本体の第1の面及び第2の面に露出した内部電極全体に対してその端部に酸化領域が配置された内部電極の比率を10%未満として製作した場合であり、比較例1は従来の積層セラミックキャパシタ構造であり、セラミック本体の第1の面及び第2の面に露出した内部電極全体に対してその端部に酸化領域が配置された内部電極の比率を80%以上とした場合であり、比較例2はセラミック本体の第1の面及び第2の面に露出した内部電極全体に対してその端部に形成されたボイド(Void)の比率が80%以上の場合である。
実施例の場合、従来の積層セラミックキャパシタである比較例1及び2に比べて絶縁破壊電圧(Breakdown Voltage、BDV)が増加したことが分かる。
比較例1の場合、比較例2よりは絶縁破壊電圧(Breakdown Voltage、BDV)が増加するが、本発明の実施例よりは低いため、本発明の一実施形態のようにセラミック本体の第1の面及び第2の面に露出した内部電極全体においてその端部に酸化領域が配置された内部電極の比率を10%未満に調節することが好ましい。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
110 セラミック本体
111 誘電体層
112、113 第1及び第2のサイドマージン部
121、122 第1及び第2の内部電極
131、132 第1及び第2の外部電極
140 酸化領域

Claims (16)

  1. 誘電体層を含み、互いに対向する第1の面及び第2の面、前記第1の面と第2の面を連結する第3の面及び第4の面、及び前記第1の面から第4の面と連結され、且つ互いに対向する第5の面及び第6の面を含むセラミック本体と、
    前記セラミック本体の内部に配置され、前記第1及び第2の面に露出し、且つ前記第3の面又は第4の面に一端が露出する複数の内部電極と、
    前記第1の面及び第2の面に露出した前記内部電極の端部上に配置された第1のサイドマージン部及び第2のサイドマージン部と、
    を含み、
    前記第1の面及び第2の面に露出した前記内部電極全体の個数において10%未満の個数の内部電極の端部に酸化領域が配置された、積層セラミックキャパシタ。
  2. 前記第1及び第2のサイドマージン部はサイドマージン部の外側面に隣接した第1の領域と、前記第1の面及び第2の面に露出した内部電極に隣接した第2の領域に分けられ、前記第2の領域に含まれるマグネシウム(Mg)の含量が第1の領域に含まれるマグネシウム(Mg)の含量よりも多い、請求項1に記載の積層セラミックキャパシタ。
  3. 前記第2の領域のマグネシウム(Mg)の含量は、前記第1及び第2のサイドマージン部に含まれるチタン(Ti)に対して10モル以上30モル以下である、請求項2に記載の積層セラミックキャパシタ。
  4. 前記複数の内部電極のうち、中央部に配置される内部電極の末端と接する前記第1又は第2のサイドマージン部領域の厚さに対して、最外側に配置される内部電極の末端と接する前記第1又は第2のサイドマージン部領域の厚さの比率が0.9以上1.0以下である、請求項1から3のいずれか一項に記載の積層セラミックキャパシタ。
  5. 前記複数の内部電極のうち、中央部に配置される内部電極の末端と接する前記第1又は第2のサイドマージン部領域の厚さに対して、前記セラミック本体の角と接する前記第1又は第2のサイドマージン部領域の厚さの比率が0.9以上1.0以下である、請求項1から4のいずれか一項に記載の積層セラミックキャパシタ。
  6. 前記誘電体層の厚さが0.4μm以下であり、前記内部電極の厚さが0.4μm以下である、請求項1から5のいずれか一項に記載の積層セラミックキャパシタ。
  7. 前記第1のサイドマージン部及び第2のサイドマージン部は平均厚さが2μm以上10μm以下である、請求項1から6のいずれか一項に記載の積層セラミックキャパシタ。
  8. 前記誘電体層の厚さは0.4μm以下である、請求項1に記載の積層セラミックキャパシタ。
  9. 前記内部電極の厚さは0.4μm以下である、請求項1に記載の積層セラミックキャパシタ。
  10. 複数の第1の内部電極パターンが所定の間隔をおいて形成された第1のセラミックグリーンシート及び複数の第2の内部電極パターンが所定の間隔をおいて形成された第2のセラミックグリーンシートを設ける段階と、
    前記第1の内部電極パターンと前記第2の内部電極パターンが交差するように前記第1のセラミックグリーンシートと前記第2のセラミックグリーンシートを積層してセラミックグリーンシート積層本体を形成する段階と、
    前記第1の内部電極パターンと第2の内部電極パターンの末端が幅方向に露出した側面を有するように前記セラミックグリーンシート積層本体を切断する段階と、
    前記第1の内部電極パターンと第2の内部電極パターンの末端が露出した側面に第1のサイドマージン部及び第2のサイドマージン部を形成する段階と、
    前記切断された積層本体を焼成して誘電体層と内部電極を含むセラミック本体を形成する段階と、
    を含み、
    前記セラミック本体の側面に露出した前記内部電極全体の個数に対して10%未満の個数の内部電極の端部に酸化領域が配置された、積層セラミックキャパシタの製造方法。
  11. 前記第1及び第2のサイドマージン部は、サイドマージン部の外側面に隣接した第1の領域と第1及び第2の内部電極に隣接した第2の領域に分けられ、前記第2の領域に含まれるマグネシウム(Mg)の含量は第1の領域に含まれるマグネシウム(Mg)の含量よりも多い、請求項10に記載の積層セラミックキャパシタの製造方法。
  12. 前記第2の領域のマグネシウム(Mg)の含量は、前記第1及び第2のサイドマージン部に含まれるチタン(Ti)に対して10モル以上30モル以下である、請求項11に記載の積層セラミックキャパシタの製造方法。
  13. 前記第1及び第2のセラミックグリーンシートの厚さは0.6μm以下であり、第1及び第2の内部電極パターンの厚さは0.5μm以下である、請求項10から12のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  14. 前記内部電極のうち、中央部に配置される内部電極の末端と接する前記第1又は第2のサイドマージン部領域の厚さに対して、最外側に配置される内部電極の末端と接する前記第1又は第2のサイドマージン部領域の厚さの比率が0.9以上1.0以下である、請求項10から13のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  15. 前記内部電極のうち、中央部に配置される内部電極の末端と接する前記第1又は第2のサイドマージン部領域の厚さに対して、前記セラミックグリーンシート積層本体の角と接する前記第1又は第2のサイドマージン部領域の厚さの比率が0.9以上1.0以下である、請求項10から14のいずれか一項に記載の積層セラミックキャパシタの製造方法。
  16. 前記第1のサイドマージン部及び第2のサイドマージン部は、平均厚さが2μm以上10μm以下である、請求項10から15のいずれか一項に記載の積層セラミックキャパシタの製造方法。
JP2018210309A 2018-08-10 2018-11-08 積層セラミックキャパシタ及びその製造方法 Active JP7283675B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180093708A KR102495669B1 (ko) 2018-08-10 2018-08-10 적층 세라믹 커패시터 및 그 제조 방법
KR10-2018-0093708 2018-08-10

Publications (2)

Publication Number Publication Date
JP2020027931A JP2020027931A (ja) 2020-02-20
JP7283675B2 true JP7283675B2 (ja) 2023-05-30

Family

ID=68420687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018210309A Active JP7283675B2 (ja) 2018-08-10 2018-11-08 積層セラミックキャパシタ及びその製造方法

Country Status (4)

Country Link
US (2) US10679790B2 (ja)
JP (1) JP7283675B2 (ja)
KR (1) KR102495669B1 (ja)
CN (1) CN110828166B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102497972B1 (ko) 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102543977B1 (ko) * 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US10923279B2 (en) * 2018-10-22 2021-02-16 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
KR20190116113A (ko) * 2019-06-21 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20230068724A (ko) * 2021-11-11 2023-05-18 삼성전기주식회사 커패시터 부품

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096551A (ja) 2012-11-07 2014-05-22 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2018148118A (ja) 2017-03-08 2018-09-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2915796B1 (fr) 2007-05-03 2009-06-12 Siemens Vdo Automotive Sas Dispositif de suppression du phenomene d'interferences entre zones de detection capacitives d'un capteur
KR101120004B1 (ko) 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
JP2011023707A (ja) 2009-06-19 2011-02-03 Murata Mfg Co Ltd セラミック電子部品
KR101187939B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101862396B1 (ko) * 2011-09-08 2018-05-30 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
JP2013258230A (ja) * 2012-06-12 2013-12-26 Murata Mfg Co Ltd セラミック電子部品
JP5900449B2 (ja) 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
KR101548797B1 (ko) * 2013-04-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6370744B2 (ja) * 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US9997297B2 (en) * 2015-09-15 2018-06-12 Tdk Corporation Multilayer electronic component
JP6487364B2 (ja) 2016-03-30 2019-03-20 太陽誘電株式会社 積層セラミック電子部品の製造方法
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6745700B2 (ja) * 2016-10-17 2020-08-26 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6954519B2 (ja) * 2017-04-11 2021-10-27 太陽誘電株式会社 積層セラミックコンデンサ
JP2019201106A (ja) * 2018-05-16 2019-11-21 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096551A (ja) 2012-11-07 2014-05-22 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品
JP2018148118A (ja) 2017-03-08 2018-09-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
CN110828166A (zh) 2020-02-21
JP2020027931A (ja) 2020-02-20
KR20190121144A (ko) 2019-10-25
US11387042B2 (en) 2022-07-12
CN110828166B (zh) 2022-12-09
US10679790B2 (en) 2020-06-09
KR102495669B1 (ko) 2023-02-03
US20200258683A1 (en) 2020-08-13
US20200051741A1 (en) 2020-02-13

Similar Documents

Publication Publication Date Title
JP7176167B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP7283675B2 (ja) 積層セラミックキャパシタ及びその製造方法
US11551866B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102543977B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20190116119A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7396572B2 (ja) 積層セラミックキャパシタ及びその製造方法
US11610734B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
KR20230040972A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20190121141A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102597153B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102609156B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230508

R150 Certificate of patent or registration of utility model

Ref document number: 7283675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150