KR20230040972A - 적층 세라믹 커패시터 및 그 제조 방법 - Google Patents
적층 세라믹 커패시터 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20230040972A KR20230040972A KR1020230033480A KR20230033480A KR20230040972A KR 20230040972 A KR20230040972 A KR 20230040972A KR 1020230033480 A KR1020230033480 A KR 1020230033480A KR 20230033480 A KR20230033480 A KR 20230033480A KR 20230040972 A KR20230040972 A KR 20230040972A
- Authority
- KR
- South Korea
- Prior art keywords
- side margin
- magnesium
- content
- upper cover
- multilayer ceramic
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 138
- 239000011777 magnesium Substances 0.000 claims abstract description 116
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims abstract description 58
- 229910052749 magnesium Inorganic materials 0.000 claims abstract description 58
- 239000000203 mixture Substances 0.000 claims description 35
- 239000010936 titanium Substances 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 238000000034 method Methods 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 9
- 229910010293 ceramic material Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 238000010304 firing Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- LLZRNZOLAXHGLL-UHFFFAOYSA-J titanic acid Chemical compound O[Ti](O)(O)O LLZRNZOLAXHGLL-UHFFFAOYSA-J 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
본 발명의 일 실시형태는 복수의 유전체층을 포함하며, 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면과 상기 제1 면 내지 제4 면과 연결되되, 서로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디; 상기 세라믹 바디의 내부에 배치되며, 상기 제1 및 제2 면으로 노출되되, 상기 제3 면 또는 제4 면으로 일단이 노출되는 복수의 내부전극; 및 상기 제1 면 및 제2 면에 노출된 상기 내부전극의 단부 상에 배치된 제1 사이드 마진부 및 제2 사이드 마진부; 를 포함하며, 상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부에 배치된 상부 커버부 및 하부에 배치된 하부 커버부를 포함하고, 상기 제1 및 제2 사이드 마진부가 포함하는 마그네슘(Mg)의 함량은 상기 하부 커버부가 포함하는 마그네슘(Mg)의 함량보다 많으며, 상기 복수의 내부전극 중 적어도 하나 이상은 평균 두께가 0.4 μm 이하인 적층 세라믹 커패시터를 제공한다.
Description
본 발명은 신뢰성을 향상시킬 수 있는 적층 세라믹 커패시터 및 그 제조방법에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 커패시터도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.
적층 세라믹 커패시터의 소형 및 고용량화를 위해서는 전극 유효면적의 극대화 (용량구현에 필요한 유효 부피 분율을 증가)가 요구된다.
상기와 같이 소형 및 고용량 적층 세라믹 커패시터를 구현하기 위하여, 적층 세라믹 커패시터를 제조함에 있어서, 내부전극이 바디의 폭 방향으로 노출되도록 함으로써, 마진 없는 설계를 통해 내부전극 폭 방향 면적을 극대화하되, 이러한 칩 제작 후 소성 전 단계에서 칩의 폭 방향 전극 노출면에 사이드 마진부를 별도로 부착하여 완성하는 방법이 적용되고 있다.
그러나, 상기 방법에서 사이드 마진부 형성 과정에서, 세라믹 바디와 사이드 마진부가 접촉하는 계면에 보이드(void)가 많이 생성되어 신뢰성이 저하될 수 있다.
또한, 세라믹 바디와 사이드 마진부가 접촉하는 계면에 생성된 보이드(void)로 인하여 전계 집중이 발생하게 되고, 이로 인하여 절연파괴전압(Breakdown Voltage, BDV)이 낮아지는 문제가 발생한다.
또한, 상기 보이드(void)로 인하여 외측 소결 치밀도 저하에 따른 내습 신뢰성 저하가 야기될 수 있다.
또한, 사이드 마진부와 바디의 경계에 계면 접합부가 발생함에 따라 접합력 저하 및 이에 따른 내습 신뢰성 저하가 야기될 수 있다.
따라서, 초소형 및 고용량 제품에서 절연파괴전압(Breakdown Voltage, BDV) 저하 및 내습 신뢰성 저하를 막을 수 있는 연구가 필요한 실정이다.
본 발명은 신뢰성을 향상시킬 수 있는 적층 세라믹 커패시터 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태는 복수의 유전체층을 포함하며, 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면과 상기 제1 면 내지 제4 면과 연결되되, 서로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디; 상기 세라믹 바디의 내부에 배치되며, 상기 제1 및 제2 면으로 노출되되, 상기 제3 면 또는 제4 면으로 일단이 노출되는 복수의 내부전극; 및 상기 제1 면 및 제2 면에 노출된 상기 내부전극의 단부 상에 배치된 제1 사이드 마진부 및 제2 사이드 마진부; 를 포함하며, 상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부에 배치된 상부 커버부 및 하부에 배치된 하부 커버부를 포함하고, 상기 제1 및 제2 사이드 마진부가 포함하는 마그네슘(Mg)의 함량은 상기 하부 커버부가 포함하는 마그네슘(Mg)의 함량보다 많으며, 상기 복수의 내부전극 중 적어도 하나 이상은 평균 두께가 0.4 μm 이하인 적층 세라믹 커패시터를 제공한다.
본 발명의 다른 실시형태는 복수의 유전체층을 포함하며, 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면과 상기 제1 면 내지 제4 면과 연결되되, 서로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디; 상기 세라믹 바디의 내부에 배치되며, 상기 제1 및 제2 면으로 노출되되, 상기 제3 면 또는 제4 면으로 일단이 노출되는 복수의 내부전극; 및 상기 제1 면 및 제2 면에 노출된 상기 내부전극의 단부 상에 배치된 제1 사이드 마진부 및 제2 사이드 마진부; 를 포함하며, 상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부에 배치된 상부 커버부 및 하부에 배치된 하부 커버부를 포함하고, 상기 제1 및 제2 사이드 마진부가 포함하는 마그네슘(Mg)의 함량은 상기 액티브부의 유전체층에 포함된 마그네슘(Mg)의 함량보다 많고, 상기 복수의 내부전극 중 적어도 하나 이상은 평균 두께가 0.4 μm 이하인 적층 세라믹 커패시터를 제공한다.
본 발명의 일 실시형태에 의하면, 제1 사이드 마진부와 제2 사이드 마진부 및 상부 커버부를 일체로 형성함으로써, 사이드 마진부와 바디의 계면 접합부를 감소시켜, 신뢰성을 향상시킬 수 있다.
또한, 제1 사이드 마진부와 제2 사이드 마진부 및 상부 커버부의 유전체 조성과 하부 커버부 및 액티브부의 유전체층의 유전체 조성을 서로 상이하게 조절함으로써, 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 세라믹 바디의 외관을 나타내는 사시도이다.
도 3은 도 2의 세라믹 바디의 소성 전 세라믹 그린시트 적층 바디를 나타내는 사시도이다.
도 4는 도 2의 B 방향에서 바라본 측면도이다.
도 5a 내지 도 5d는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
도 6a 내지 도 6b는 본 발명의 제1 실시예에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 사시도이다.
도 7a 내지 도 7b는 본 발명의 제2 실시예에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 사시도이다.
도 2는 도 1의 세라믹 바디의 외관을 나타내는 사시도이다.
도 3은 도 2의 세라믹 바디의 소성 전 세라믹 그린시트 적층 바디를 나타내는 사시도이다.
도 4는 도 2의 B 방향에서 바라본 측면도이다.
도 5a 내지 도 5d는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
도 6a 내지 도 6b는 본 발명의 제1 실시예에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 사시도이다.
도 7a 내지 도 7b는 본 발명의 제2 실시예에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 사시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. 다만, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1의 세라믹 바디의 외관을 나타내는 사시도이다.
도 3은 도 2의 세라믹 바디의 소성 전 세라믹 그린시트 적층 바디를 나타내는 사시도이다.
도 4는 도 2의 B 방향에서 바라본 측면도이다.
도 1 내지 도 4를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)는 세라믹 바디(110), 상기 세라믹 바디(110)의 내부에 형성되는 복수의 내부전극(121, 122) 및 상기 세라믹 바디(110)의 외표면에 형성되는 외부전극(131, 132)을 포함한다.
상기 세라믹 바디(110)는 서로 대향하는 제1 면(1) 및 제2 면(2)과 상기 제1 면 및 제2 면을 연결하는 제3 면(3) 및 제4 면(4)과 상면과 하면인 제5 면(5) 및 제6 면(6)을 가질 수 있다.
상기 제1 면(1) 및 제2 면(2)은 세라믹 바디(110)의 폭 방향으로 마주보는 면으로, 상기 제3 면(3) 및 제4 면(4)은 길이 방향으로 마주보는 면으로 정의될 수 있으며, 상기 제5 면(5) 및 제6 면(6)은 두께 방향으로 마주보는 면으로 정의될 수 있다.
상기 세라믹 바디(110)의 형상에 특별히 제한은 없지만, 도시된 바와 같이 직방체 형상일 수 있다.
상기 세라믹 바디(110) 내부에 형성된 복수 개의 내부전극(121, 122)은 세라믹 바디의 제3 면(3) 또는 제4 면(4)으로 일단이 노출된다.
상기 내부전극(121, 122)은 서로 다른 극성을 갖는 제1 내부전극(121) 및 제2 내부전극(122)을 한 쌍으로 할 수 있다.
제1 내부전극(121)의 일단은 제3 면(3)으로 노출되고, 제2 내부전극(122)의 일단은 제4 면(4)으로 노출될 수 있다.
상기 제1 내부전극(121) 및 제2 내부전극(122)의 타단은 제3 면(3) 또는 제4 면(4)으로부터 일정 간격을 두고 형성된다.
상기 세라믹 바디의 제3 면(3) 및 제4 면(4)에는 제1 및 제2 외부전극(131, 132)이 형성되어 상기 내부전극과 전기적으로 연결될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는, 상기 세라믹 바디(110)의 내부에 배치되며, 상기 제1 및 제2 면(1, 2)으로 노출되되, 상기 제3 면(3) 또는 제4 면(4)으로 일단이 노출되는 복수의 내부전극(121, 122) 및 상기 제1 면(1) 및 제2 면(2)에 노출된 상기 내부전극(121, 122)의 단부 상에 배치된 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)를 포함한다.
상기 세라믹 바디(110)의 내부에는 복수의 내부전극(121, 122)이 형성되어 있으며, 상기 복수의 내부전극(121, 122)의 각 말단은 상기 세라믹 바디(110)의 폭 방향 면인 제1 면(1) 및 제2 면(2)에 노출되며, 노출된 단부 상에 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)가 배치된다.
제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 평균 두께가 2㎛ 이상 10㎛ 이하일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)는 복수의 유전체층(111)이 적층된 적층 바디와 상기 적층 바디의 양 측면에 배치되는 제1 사이드 마진부(112)와 제2 사이드 마진부(113), 상부 커버부(114) 및 하부 커버부(115)로 구성될 수 있다.
상기 복수의 유전체층(111)은 소결된 상태로서, 인접하는 유전체층끼리의 경계는 확인할 수 없을 정도로 일체화되어 있을 수 있다.
상기 세라믹 바디(110)의 길이는 세라믹 바디의 제3 면(3)에서 제4 면(4)까지의 거리에 해당한다.
상기 유전체층(111)의 길이는 세라믹 바디의 제3 면(3)과 제4 면(4) 사이의 거리를 형성한다.
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 세라믹 바디의 길이는 400 내지 1400㎛일 수 있다. 보다 구체적으로, 세라믹 바디의 길이는 400 내지 800㎛이거나, 600 내지 1400㎛일 수 있다.
상기 유전체층(111) 상에 내부전극(121, 122)이 형성될 수 있으며, 내부전극(121, 122)은 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 바디 내부에 형성될 수 있다.
도 3을 참조하면, 유전체층(111)에 제1 내부전극(121)이 형성되어 있다. 상기 제1 내부전극(121)은 유전체층의 길이 방향에 대해서는 전체적으로 형성되지 않는다. 즉, 제1 내부전극(121)의 일단은 세라믹 바디의 제4 면(4)으로부터 소정의 간격을 두고 형성될 수 있고, 제1 내부전극(121)의 타단은 제3 면(3)까지 형성되어 제3 면(3)으로 노출될 수 있다.
세라믹 바디의 제3 면(3)으로 노출된 제1 내부전극(121)의 단부는 제1 외부전극(131)과 연결된다.
제1 내부전극과 반대로 제2 내부전극(122)의 일단은 제3 면(3)으로부터 소정의 간격을 두고 형성되고, 제2 내부전극(122)의 타단은 제4 면(4)으로 노출되어 제2 외부전극(132)과 연결된다.
상기 내부전극은 고용량 적층 세라믹 커패시터 구현을 위해 400층 이상 적층될 수 있으나 반드시 이에 제한되는 것은 아니다.
상기 유전체층(111)은 제1 내부전극(121)의 폭과 동일한 폭을 가질 수 있다. 즉, 상기 제1 내부전극(121)은 유전체층(111)의 폭 방향에 대해서는 전체적으로 형성될 수 있다.
이에 제한되는 것은 아니나, 본 발명의 일 실시형태에 따르면 유전체층의 폭 및 내부전극의 폭은 100 내지 900㎛일 수 있다. 보다 구체적으로, 유전체층의 폭 및 내부전극의 폭은 100 내지 500㎛이거나, 100 내지 900㎛일 수 있다.
세라믹 바디가 소형화될수록 사이드 마진부의 두께가 적층 세라믹 커패시터의 전기적 특성에 영향을 미칠 수 있다. 본 발명의 일 실시형태에 따르면 사이드 마진부의 두께가 10㎛ 이하로 형성되어 소형화된 적층 세라믹 커패시터의 특성을 향상시킬 수 있다.
즉, 사이드 마진부의 두께가 10㎛ 이하로 형성됨으로써, 용량을 형성하는 내부전극의 중첩 면적을 최대로 확보함으로써, 고용량 및 소형 적층 세라믹 커패시터를 구현할 수 있다.
이러한 세라믹 바디(110)는 커패시터의 용량 형성에 기여하는 부분으로서의 액티브부(A)와, 상하 마진부로서 액티브부(A)의 상하부에 각각 형성된 상부 커버부(114) 및 하부 커버부(115)로 구성될 수 있다.
상기 액티브부(A)는 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
상기 하부 커버부(115)는 내부 전극을 포함하지 않는 것을 제외하고는 유전체층(111)과 동일한 재질 및 구성을 가질 수 있다.
즉, 상기 하부 커버부(115)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
상기 하부 커버부(115)는 20 μm 이하의 두께를 가질 수 있으나, 반드시 이에 제한되는 것은 아니다.
상기 하부 커버부(115)는 단일 유전체층 또는 2 개 이상의 유전체층을 액티브부(A)의 하면에 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 상부 커버부(114)는 액티브부(A)의 상면에 배치되며, 상기 하부 커버부(115)와 동일하게 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
본 발명의 일 실시형태에 따르면, 후술하는 바와 같이, 상기 제1 사이드 마진부(112)와 제2 사이드 마진부(113) 및 상부 커버부(114)를 일체로 형성함으로써, 사이드 마진부와 세라믹 바디의 계면 접합부를 감소시켜, 신뢰성을 향상시킬 수 있다.
즉, 상기 상부 커버부(114)를 상기 액티브부(A)의 상면에 배치함에 있어서, 상기 단일 유전체층 또는 2 개 이상의 유전체층을 액티브부(A)의 하면에 두께 방향으로 적층하여 형성하는 하부 커버부(115)와 달리, 상기 제1 사이드 마진부(112)와 제2 사이드 마진부(113) 형성시 일체로 형성한다.
이로 인하여, 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)와 세라믹 바디(110)의 계면 접합부를 감소시켜, 신뢰성을 향상시킬 수 있다.
종래에는, 상기 상부 커버부(114)를 상기 액티브부(A)의 상면에 배치함에 있어서, 하부 커버부와 동일하게 단일 유전체층 또는 2 개 이상의 유전체층을 액티브부(A)의 상면에 두께 방향으로 적층하여 형성하고, 사이드 마진부를 별도로 형성하였기 때문에, 사이드 마진부와 상부 커버부 사이에 계면 접합부가 형성되었다.
상기와 같이 종래 적층 세라믹 커패시터의 경우, 상기 사이드 마진부와 상부 커버부 사이에 계면 접합부가 형성되었기 때문에, 접합력 약화로 인하여 내습 신뢰성 불량이 발생하였다.
그러나, 본 발명의 일 실시형태에 따르면, 상기 제1 사이드 마진부(112)와 제2 사이드 마진부(113) 및 상부 커버부(114)를 일체로 형성함으로써, 사이드 마진부와 세라믹 바디의 계면 접합부를 감소시켜, 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시형태에서 내부전극과 유전체층은 동시에 절단되어 형성되는 것으로, 내부전극의 폭과 유전체층의 폭은 동일하게 형성될 수 있다. 이에 대한 보다 구체적인 사항은 후술하도록 한다.
본 실시형태에서, 유전체층의 폭은 내부전극의 폭과 동일하게 형성되며, 이로 인하여 세라믹 바디(110)의 폭 방향 제1 및 제2 면으로 내부전극(121, 122)의 말단이 노출될 수 있다.
상기 내부전극(121, 122)의 말단이 노출된 세라믹 바디(110)의 폭 방향 양 측면에는 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)가 형성될 수 있다. 또한, 동시에 상기 세라믹 바디(110)의 두께 방향 제5 면에 상부 커버부(114)가 형성될 수 있다.
상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 두께는 10㎛ 이하일 수 있다. 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 두께가 작을수록 상대적으로 세라믹 바디 내에 형성되는 내부전극의 중첩 면적이 넓어질 수 있다.
상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 두께는 세라믹 바디(110)의 측면으로 노출되는 내부전극의 쇼트를 방지할 수 있는 두께를 가지면 특별히 제한되지 않으나, 예를 들면 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 두께는 2㎛ 이상일 수 있다.
상기 제1 및 제2 사이드 마진부의 두께가 2㎛ 미만이면 외부 충격에 대한 기계적 강도가 저하될 우려가 있고, 상기 제1 및 제2 사이드 마진부의 두께가 10㎛ 를 초과하면 상대적으로 내부전극의 중첩 면적이 감소하여 적층 세라믹 커패시터의 고용량을 확보하기 어려울 수 있다.
적층 세라믹 커패시터의 용량을 극대화하기 위해서 유전체층을 박막화하는 방법, 박막화된 유전체층을 고적층화하는 방법, 내부전극의 커버리지를 향상시키는 방법 등이 고려되고 있다.
또한, 용량을 형성하는 내부전극의 중첩 면적을 향상시키는 방법이 고려되고 있다.
내부전극의 중첩 면적을 늘리기 위해서는 내부전극이 형성되지 않은 마진부 영역이 최소화되어야 한다.
특히, 적층 세라믹 커패시터가 소형화될수록 내부전극의 중첩 영역을 늘리기 위해서는 마진부 영역이 최소화되어야 한다.
본 실시형태에 따르면, 유전체층의 폭 방향 전체에 내부전극이 형성되고, 사이드 마진부의 두께가 10㎛ 이하로 설정되어 내부전극의 중첩 면적이 넓은 특징을 갖는다.
일반적으로, 유전체층이 고적층화 될수록 유전체층 및 내부 전극의 두께는 얇아지게 된다. 따라서 내부 전극이 쇼트되는 현상이 빈번하게 발생할 수 있다. 또한, 유전체층 일부에만 내부전극이 형성되는 경우 내부전극에 의한 단차가 발생하여 절연 저항의 가속 수명이나 신뢰성이 저하될 수 있다.
그러나, 본 실시형태에 따르면 박막의 내부전극 및 유전체층을 형성하더라도, 내부전극이 유전체층의 폭방향에 대하여 전체적으로 형성되기 때문에 내부전극의 중첩 면적이 커져 적층 세라믹 커패시터의 용량을 크게 할 수 있다.
또한, 내부 전극에 의한 단차를 감소시켜 절연 저항의 가속 수명이 향상되어 용량 특성이 우수하면서도 신뢰성이 우수한 적층 세라믹 커패시터를 제공할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)는 상기 상부 커버부(114) 및 하부 커버부(115) 중 어느 하나의 커버부와 유전체 조성이 서로 상이한 것을 특징으로 한다.
특히, 본 발명의 일 실시형태에 따르면, 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)는 상기 하부 커버부(115)와 유전체 조성이 서로 상이한 것을 특징으로 한다.
상술한 바와 같이, 상기 상부 커버부(114)를 상기 액티브부(A)의 상면에 배치함에 있어서, 상기 단일 유전체층 또는 2 개 이상의 유전체층을 액티브부(A)의 하면에 두께 방향으로 적층하여 형성하는 하부 커버부(115)와 달리, 상기 제1 사이드 마진부(112)와 제2 사이드 마진부(113) 형성시 일체로 형성한다.
따라서, 상기 하부 커버부(114)는 상기 액티브부(A)의 유전체층(111)의 유전체 조성과는 동일할 수 있으나, 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 유전체 조성과는 서로 상이할 수 있다.
한편, 상기 상부 커버부(114)는 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)와 일체로 형성하기 때문에, 상기 상부 커버부(114)의 유전체 조성은 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)의 유전체 조성과 동일할 수 있다.
본 발명의 일 실시형태에 의하면, 상기 제1 사이드 마진부(112)와 제2 사이드 마진부(113) 및 상부 커버부(114)를 일체로 형성함으로써, 사이드 마진부(112, 113)와 세라믹 바디(110)의 계면 접합부를 감소시켜, 신뢰성을 향상시킬 수 있다.
또한, 제1 사이드 마진부(112)와 제2 사이드 마진부(113) 및 상부 커버부(114)의 유전체 조성과, 상기 하부 커버부(115) 및 액티브부(A)의 유전체층(111)의 유전체 조성을 서로 상이하게 조절함으로써, 신뢰성을 향상시킬 수 있다.
본 발명의 일 실시형태에 따르면, 상기 상부 커버부(114)와 상기 하부 커버부(115)는 유전체 조성이 서로 상이할 수 있다.
상기 하부 커버부(114)는 상기 액티브부(A)의 유전체층(111)의 유전체 조성과는 동일할 수 있으나, 상기 상부 커버부(114)의 유전체 조성과는 서로 상이할 수 있다.
즉, 상기 상부 커버부(114)는 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)와 일체로 형성하기 때문에, 상기 상부 커버부(114)의 유전체 조성은 상기 하부 커버부(114)의 유전체 조성과 상이할 수 있다.
한편, 상기 액티브부(A)의 유전체층(111)과 상기 상부 커버부(114) 및 하부 커버부(115) 중 어느 하나의 커버부는 유전체 조성이 서로 상이할 수 있다.
특히, 본 발명의 일 실시형태에 따르면, 상기 액티브부(A)의 유전체층(111)과 상기 상부 커버부(114)는 유전체 조성이 서로 상이할 수 있다.
상술한 바와 같이, 상기 상부 커버부(114)는 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)와 일체로 형성하기 때문에, 상기 상부 커버부(114)의 유전체 조성은 상기 액티브부(A)의 유전체층(111)의 유전체 조성과 상이할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)의 측면 세라믹부에서, 상기 복수의 내부전극(121, 122) 중 최외측 내부전극(121, 122)에서 상기 세라믹 바디(110)의 제5 면(5) 및 제6 면(6) 중 어느 한면까지에 대응하는 측면 세라믹부 영역은 상부 커버부(114) 혹은 하부 커버부(115)이며, 상기 상부 커버부(114) 혹은 하부 커버부(115)인 상기 측면 세라믹부 영역은 나머지 영역인 상기 제1 및 제2 사이드 마진부(112, 113)와 유전체 조성이 서로 상이할 수 있다.
특히, 상기 세라믹 바디(110)의 측면 세라믹부에서, 상기 복수의 내부전극(121, 122) 중 최외측 내부전극(121, 122)에서 상기 세라믹 바디(110)의 제6 면(6)까지에 대응하는 측면 세라믹부 영역은 하부 커버부(115)이며, 상기 하부 커버부(115)인 상기 측면 세라믹부 영역은 나머지 영역인 상기 제1 및 제2 사이드 마진부(112, 113)와 유전체 조성이 서로 상이할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 사이드 마진부(112, 113)가 포함하는 마그네슘(Mg)의 함량은 상기 상부 커버부(114) 및 하부 커버부(115) 중 어느 하나의 커버부가 포함하는 마그네슘(Mg)의 함량보다 많을 수 있다.
특히, 상기 제1 및 제2 사이드 마진부(112, 113)가 포함하는 마그네슘(Mg)의 함량은 상기 하부 커버부(115)가 포함하는 마그네슘(Mg)의 함량보다 많을 수 있다.
상기 제1 및 제2 사이드 마진부(112, 113)가 포함하는 마그네슘(Mg)의 함량이 상기 하부 커버부(115)가 포함하는 마그네슘(Mg)의 함량보다 많도록 조절함으로써, 절연파괴전압(Breakdown Voltage, BDV)을 증가시키고, 신뢰성을 향상시킬 수 있다.
상기 세라믹 바디(110)의 제1 면(1) 및 제2 면(2)에 노출된 내부전극(121, 122)에 인접한 제1 사이드 마진부(112)와 제2 사이드 마진부(113)가 포함하는 마그네슘(Mg)의 함량을 조절함으로써, 상기 세라믹 바디(110)의 폭 방향 측면으로 노출된 내부전극(121, 122)의 끝단 산화층 길이를 제어할 수 있으며, 이로 인하여 절연파괴전압(Breakdown Voltage, BDV)을 증가시킬 수 있고, 내습 신뢰성이 향상될 수 있다.
일반적으로, 사이드 마진부 형성 과정에서, 세라믹 바디와 사이드 마진부가 접촉하는 계면에 보이드(void)가 많이 생성되어 신뢰성이 저하될 수 있다.
또한, 세라믹 바디와 사이드 마진부가 접촉하는 계면에 생성된 보이드(void)로 인하여 전계 집중이 발생하게 되고, 이로 인하여 절연파괴전압(Breakdown Voltage, BDV)이 낮아지는 문제가 발생한다.
또한, 상기 보이드(void)로 인하여 외측 소결 치밀도 저하에 따른 내습 신뢰성 저하가 야기될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 사이드 마진부(112, 113)가 포함하는 마그네슘(Mg)의 함량이 상기 하부 커버부(115)가 포함하는 마그네슘(Mg)의 함량보다 많도록 조절함으로써, 상기 세라믹 바디(110)와 사이드 마진부(112, 113)가 접촉하는 계면에 생성된 보이드(void)에 산화층을 형성할 수 있다.
상기와 같이 세라믹 바디(110)와 사이드 마진부(112, 113)가 접촉하는 계면에 생성된 보이드(void)에 산화층을 형성할 경우, 절연성 확보로 인하여 전계 집중을 완화할 수 있으며, 이에 따라 절연파괴전압(Breakdown Voltage, BDV)이 증가하고 쇼트 불량이 감소할 수 있다.
상기 제1 및 제2 사이드 마진부(112, 113)가 포함하는 마그네슘(Mg)의 함량이 상기 하부 커버부(115)가 포함하는 마그네슘(Mg)의 함량보다 많도록 조절하는 방법은 적층 세라믹 커패시터 제작 과정에서 세라믹 바디 형성용 유전체 조성과 제1 및 제2 사이드 마진부 형성용 유전체 조성을 서로 다르게 함으로써 가능하다.
즉, 세라믹 바디 형성용 유전체 조성과 달리 제1 및 제2 사이드 마진부 형성용 유전체 조성에서 마그네슘(Mg)의 함량을 증가시킴으로써, 세라믹 바디 형성용 유전체 조성과 동일한 조성으로 형성한 하부 커버부(115)가 포함하는 마그네슘(Mg)의 함량보다, 상기 제1 및 제2 사이드 마진부(112, 113)가 포함하는 마그네슘(Mg)의 함량이 더 많게 조절할 수 있다.
한편, 상기 상부 커버부(114)가 포함하는 마그네슘(Mg)의 함량은 상기 하부 커버부(115)가 포함하는 마그네슘(Mg)의 함량보다 많을 수 있다.
상술한 바와 같이, 상기 상부 커버부(114)는 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)와 일체로 형성하기 때문에, 상기 상부 커버부(114)가 포함하는 마그네슘(Mg)의 함량은 상기 하부 커버부(114)가 포함하는 마그네슘(Mg)의 함량보다 많을 수 있다.
본 발명의 일 실시형태에 따르면, 상기 상부 커버부(114) 및 하부 커버부(115) 중 어느 하나의 커버부가 포함하는 마그네슘(Mg)의 함량은 상기 액티브부(A)의 유전체층(111)이 포함하는 마그네슘(Mg)의 함량보다 많을 수 있다.
특히, 상기 상부 커버부(114)가 포함하는 마그네슘(Mg)의 함량은 상기 액티브부(A)의 유전체층(111)이 포함하는 마그네슘(Mg)의 함량보다 많을 수 있다.
상기 상부 커버부(114)는 상기 제1 사이드 마진부(112) 및 제2 사이드 마진부(113)와 일체로 형성하기 때문에, 상기 상부 커버부(114)가 포함하는 마그네슘 (Mg)의 함량은 상기 액티브부(A)의 유전체층(111)이 포함하는 마그네슘 (Mg)의 함량보다 많을 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 사이드 마진부(112, 113)와 상기 상부 커버부(114)의 마그네슘(Mg)의 함량은 상기 제1 및 제2 사이드 마진부와 상기 상부 커버부가 포함하는 티타늄(Ti) 대비 10 몰 이상 30 몰 이하일 수 있다.
상기 제1 및 제2 사이드 마진부(112, 113)와 상기 상부 커버부(114)의 마그네슘(Mg)의 함량이 상기 제1 및 제2 사이드 마진부와 상기 상부 커버부가 포함하는 티타늄(Ti) 대비 10 몰 이상 30 몰 이하가 되도록 조절함으로써, 절연파괴전압(Breakdown Voltage, BDV)을 증가시키고, 내습 신뢰성을 향상시킬 수 있다.
상기 제1 및 제2 사이드 마진부(112, 113)와 상기 상부 커버부(114)의 마그네슘(Mg)의 함량이 상기 제1 및 제2 사이드 마진부와 상기 상부 커버부가 포함하는 티타늄(Ti) 대비 10 몰 미만인 경우, 세라믹 바디와 사이드 마진부가 접촉하는 계면에 생성된 보이드(void)에 산화층 형성이 충분하지 않아, 절연파괴전압(Breakdown Voltage, BDV)이 낮아지고, 쇼트 불량이 증가할 수 있다.
한편, 상기 제1 및 제2 사이드 마진부(112, 113)와 상기 상부 커버부(114)의 마그네슘(Mg)의 함량이 상기 제1 및 제2 사이드 마진부와 상기 상부 커버부가 포함하는 티타늄(Ti) 대비 30 몰을 초과하는 경우에는 소결성 저하로 인해 신뢰성 및 절연파괴전압(Breakdown Voltage, BDV)의 산포가 불균일한 문제가 발생할 수 있다.
다만, 상기 함량으로 반드시 한정되는 것은 아니며, 제품 설계에 따라 상기 함량은 변동될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)의 두께는 0.4 ㎛ 이하이고, 상기 내부전극(121, 122)의 두께는 0.4 ㎛ 이하의 초소형 적층 세라믹 커패시터를 특징으로 한다.
본 발명의 일 실시형태와 같이, 상기 유전체층(111)의 두께는 0.4 ㎛ 이하이고, 상기 내부전극(121, 122)의 두께는 0.4 ㎛ 이하인 박막의 유전체층과 내부전극이 적용된 경우에 세라믹 바디와 사이드 마진부의 접합 계면에서 발생하는 접합력 저하 및 내습 신뢰성 문제가 매우 중요한 이슈이다.
본 발명의 일 실시형태에서는 상기 제1 사이드 마진부(112)와 제2 사이드 마진부(113) 및 상부 커버부(114)를 일체로 형성함으로써, 유전체층(111)과 제1 및 제2 내부전극(121, 122)의 두께가 0.4 ㎛ 이하인 박막의 경우에도 사이드 마진부와 세라믹 바디의 계면 접합부를 감소시켜, 신뢰성을 향상시킬 수 있다.
다만, 상기 박막의 의미가 유전체층(111)과 제1 및 제2 내부전극(121, 122)의 두께가 0.4 ㎛ 이하인 것을 의미하는 것은 아니며, 종래의 제품보다 얇은 두께의 유전체층과 내부전극을 포함하는 개념으로 이해될 수 있다.
도 5a 내지 도 5d는 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
본 발명의 다른 실시형태에 따르면, 복수 개의 제1 내부전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 제2 내부전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계, 상기 제1 내부전극 패턴과 상기 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하고, 상기 적층 바디의 하부에 복수의 세라믹 그린시트를 적층하여 하부 커버부가 형성된 세라믹 그린시트 적층 바디를 형성하는 단계, 상기 제1 내부전극 패턴과 제2 내부전극 패턴의 말단이 폭 방향으로 노출된 측면을 갖도록 상기 세라믹 그린시트 적층 바디를 절단하는 단계, 상기 제1 내부전극 패턴과 제2 내부전극 패턴의 말단이 노출된 측면과 상기 적층 바디의 상부에 제1 사이드 마진부와 제2 사이드 마진부 및 상부 커버부를 형성하는 단계 및 상기 절단된 적층 바디를 소성하여 유전체층과 제1 및 제2 내부전극을 포함하는 액티브부와 하부 커버부를 포함하는 세라믹 바디를 마련하는 단계를 포함하며, 상기 제1 사이드 마진부와 제2 사이드 마진부 및 상부 커버부를 형성하는 단계는 세라믹 재료를 부가하여 상기 제1 사이드 마진부와 제2 사이드 마진부 및 상부 커버부를 일체로 형성하는 단계로 수행되는 적층 세라믹 커패시터의 제조방법을 제공한다.
이하, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
도 5a에 도시된 바와 같이, 세라믹 그린시트(211) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제1 내부전극 패턴(221)을 형성한다. 상기 복수 개의 스트라이프형 제1 내부전극 패턴(221)은 서로 평행하게 형성될 수 있다.
상기 세라믹 그린시트(211)는 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 페이스트로 형성될 수 있다.
상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니나 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨(BaTiO3) 파우더가 사용될 수 있다. 상기 세라믹 그린시트(211)가 소성되면 세라믹 바디(110)를 구성하는 유전체층(111)이 된다.
스트라이프형 제1 내부전극 패턴(221)은 도전성 금속을 포함하는 내부전극 페이스트에 의하여 형성될 수 있다. 상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 또는 이들의 합금일 수 있다.
상기 세라믹 그린시트(211) 상에 스트라이프형 제1 내부전극 패턴(221)을 형성하는 방법은 특별히 제한되지 않으나, 예를 들면 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통해 형성될 수 있다.
또한, 도시되지 않았으나, 또 다른 세라믹 그린시트(211) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제2 내부전극 패턴(222)을 형성할 수 있다.
이하, 제1 내부전극 패턴(221)이 형성된 세라믹 그린시트는 제1 세라믹 그린시트로 지칭될 수 있고, 제2 내부전극 패턴(222)이 형성된 세라믹 그린시트는 제2 세라믹 그린시트로 지칭될 수 있다.
다음으로, 도 5b에 도시된 바와 같이, 스트라이프형 제1 내부전극 패턴(221)과 스트라이프형 제2 내부전극 패턴(222)이 교차 적층되도록 제1 및 제2 세라믹 그린시트를 번갈아가며 적층할 수 있다.
이후, 상기 스트라이프형 제1 내부전극 패턴(221)은 제1 내부전극(121)이 되고, 스트라이프형 제2 내부전극 패턴(222)은 제2 내부전극(122)이 될 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 제1 및 제2 세라믹 그린시트의 두께(td)는 0.6 μm 이하이고, 제1 및 제2 내부전극 패턴의 두께(te)는 0.5 μm 이하이다.
본 발명은 유전체층의 두께가 0.4 ㎛ 이하이고, 내부전극의 두께는 0.4 ㎛ 이하인 박막을 갖는 초소형 고용량 적층 세라믹 커패시터를 특징으로 하기 때문에, 상기 제1 및 제2 세라믹 그린시트의 두께(td)는 0.6 μm 이하이고, 제1 및 제2 내부전극 패턴의 두께(te)는 0.5 μm 이하인 것을 특징으로 한다.
도 5c는 본 발명의 일 실시예에 따라 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층 바디(220)를 도시하는 단면도이고, 도 5d는 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층 바디(220)를 도시하는 사시도이다.
도 5c 및 도 5d를 참조하면, 복수 개의 평행한 스트라이프형 제1 내부전극 패턴(221)이 인쇄된 제1 세라믹 그린시트와 복수 개의 평행한 스트라이프형 제2 내부전극 패턴(222)이 인쇄된 제2 세라믹 그린시트는 서로 번갈아가며 적층되어 있다.
보다 구체적으로, 제1 세라믹 그린시트에 인쇄된 스트라이프형 제1 내부 전극 패턴(221)의 중앙부와 제2 세라믹 그린시트에 인쇄된 스트라이프형 제2 내부전극 패턴(222) 사이의 간격이 중첩되도록 적층될 수 있다.
상기 제1 내부전극 패턴(221)과 상기 제2 내부 전극 패턴(222)이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하고, 상기 적층 바디의 하부에 복수의 세라믹 그린시트를 적층하여 하부 커버부가 형성된 세라믹 그린시트 적층 바디(220)를 형성할 수 있다.
다음으로, 도 5d에 도시된 바와 같이, 상기 세라믹 그린시트 적층 바디(220)는 복수 개의 스트라이프형 제1 내부전극 패턴(221) 및 스트라이프형 제2 내부전극 패턴(222)을 가로지르도록 절단될 수 있다. 즉, 상기 세라믹 그린시트 적층 바디(220)는 서로 직교하는 C1-C1 및 C2-C2 절단선을 따라 절단된 적층 바디(210)가 될 수 있다.
보다 구체적으로, 스트라이프형 제1 내부전극 패턴(221) 및 스트라이프형 제2 내부전극 패턴(222)은 길이 방향으로 절단되어 일정한 폭을 갖는 복수 개의 바 형태를 갖는 적층 바디로 분할될 수 있다. 이때, 적층된 세라믹 그린시트도 내부전극 패턴과 함께 절단된다. 이에 따라 유전체층은 내부전극의 폭과 동일한 폭을 갖도록 형성될 수 있다.
또한, C2-C2 절단선을 따라 개별적인 세라믹 바디 사이즈에 맞게 절단할 수 있다. 즉, 제1 사이드 마진부 및 제2 사이드 마진부를 형성하기 전에 바 형태 적층 바디 혹은 상기 바 형태 적층 바디를 C2-C2 절단선을 따라 개별적인 세라믹 바디 사이즈로 절단하여 복수 개의 적층 바디(210)를 형성할 수 있다.
즉, 바 형태 적층 바디를 중첩된 제1 내부전극의 중심부와 제2 내부전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단되도록 절단할 수 있다. 이에 따라, 제1 내부전극 및 제2 내부전극의 일단은 절단면에 교대로 노출될 수 있다.
이후, 상기 적층 바디(210)의 제1 및 제2 측면에 제1 사이드 마진부 및 제2 사이드 마진부를 형성할 수 있으며, 이와 동시에 상기 적층 바디(210)의 상면에 상부 커버부를 형성할 수 있다.
도 6a 내지 도 6b는 본 발명의 제1 실시예에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 사시도이다.
도 6a 내지 도 6b를 참조하면, 본 발명의 제1 실시예에 따른 적층 세라믹 커패시터의 제조방법은 하부 커버부(215)가 사이드 마진부의 간격만큼 연장된 폭을 갖도록 형성된 바 형태의 적층 바디(210)를 마련하고, 상기 제1 내부전극 패턴(221)과 제2 내부전극 패턴(222)의 말단이 노출된 측면과 상기 적층 바디(210)의 상부에 제1 사이드 마진부와 제2 사이드 마진부 및 상부 커버부를 형성하는 단계를 포함한다.
다음으로, 상기 적층 바디(210)를 절단 및 소성하여 유전체층(111)과 제1 및 제2 내부전극(121, 122)을 포함하는 액티브부(A)와 하부 커버부(115), 제1 사이드 마진부(112), 제2 사이드 마진부(113) 및 상부 커버부(114)를 포함하는 세라믹 바디(110)를 마련한다.
본 발명의 제1 실시예에 따르면, 상기 제1 사이드 마진부(212)와 제2 사이드 마진부(213) 및 상부 커버부(214)를 형성하는 단계는 세라믹 재료를 부가하여 상기 제1 사이드 마진부(212)와 제2 사이드 마진부(213) 및 상부 커버부(214)를 일체로 형성하는 단계로 수행된다.
또한, 본 발명의 제1 실시예에 따르면, 후술하는 제2 실시예와 달리 바 형태의 적층 바디(210)에 대하여, 세라믹 재료를 부가하여 상기 제1 사이드 마진부(212)와 제2 사이드 마진부(213) 및 상부 커버부(214)를 일체로 형성하는 단계로 수행된다.
상기 제1 사이드 마진부(212)와 제2 사이드 마진부(213) 및 상부 커버부(214)를 형성하는 단계는 세라믹 슬러리를 주입하거나 유전체 시트를 바 형태의 적층 바디(210)에 압착하는 방법으로 수행될 수 있다.
상기 유전체 시트를 바 형태의 적층 바디(210)에 압착하는 경우에 상기 유전체 시트는 유동성이 높은 유전체 시트가 사용될 수 있다.
상기 세라믹 그린시트 적층 바디(210)를 절단하는 단계에서, 상기 하부 커버부(215)는 상기 제1 사이드 마진부(212)와 제2 사이드 마진부(213)의 폭에 해당되는 영역까지 절단될 수 있다.
이로 인하여, 상기 하부 커버부(215)는 제1 사이드 마진부(212)와 제2 사이드 마진부(213)의 폭 간격만큼 연장된 폭을 갖도록 형성될 수 있다.
도 7a 내지 도 7b는 본 발명의 제2 실시예에 따른 적층 세라믹 커패시터의 제조방법을 개략적으로 나타내는 사시도이다.
도 7a 내지 도 7b에 따르면, 본 발명의 제2 실시예에 따르면, 상기 제1 사이드 마진부(212)와 제2 사이드 마진부(213) 및 상부 커버부(214)를 형성하는 단계는 상기 세라믹 그린시트 적층 바디(210)를 절단하여 형성된 복수의 적층 칩 상태에서 수행될 수 있다.
본 발명의 제2 실시예에 따른 적층 세라믹 커패시터의 제조방법은 복수의 적층 칩 상태에서 상기 제1 사이드 마진부(212)와 제2 사이드 마진부(213) 및 상부 커버부(214)를 일체로 형성하는 것 이외에는 상술한 제1 실시예에 따른 적층 세라믹 커패시터의 제조방법과 동일하므로, 여기서는 구체적인 설명을 생략하도록 한다.
이후, 상기 제1 내부전극이 노출된 세라믹 바디의 제3 측면과 상기 제2 내부전극이 노출된 세라믹 바디의 제4 측면에 각각 외부전극을 형성할 수 있다.
그 외 상술한 본 발명의 일 실시형태에서의 특징과 동일한 부분에 대한 설명은 중복을 피하기 위하여 여기서는 생략하도록 한다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층 세라믹 커패시터
110: 세라믹 바디
111: 유전체층
112, 113: 제1 및 제2 사이드 마진부
114: 상부 커버부
115: 하부 커버부
121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부전극
110: 세라믹 바디
111: 유전체층
112, 113: 제1 및 제2 사이드 마진부
114: 상부 커버부
115: 하부 커버부
121, 122: 제1 및 제2 내부전극
131, 132: 제1 및 제2 외부전극
Claims (25)
- 복수의 유전체층을 포함하며, 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면과 상기 제1 면 내지 제4 면과 연결되되, 서로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디;
상기 세라믹 바디의 내부에 배치되며, 상기 제1 및 제2 면으로 노출되되, 상기 제3 면 또는 제4 면으로 일단이 노출되는 복수의 내부전극; 및
상기 제1 면 및 제2 면에 노출된 상기 내부전극의 단부 상에 배치된 제1 사이드 마진부 및 제2 사이드 마진부; 를 포함하며,
상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부에 배치된 상부 커버부 및 하부에 배치된 하부 커버부를 포함하고,
상기 제1 및 제2 사이드 마진부가 포함하는 마그네슘(Mg)의 함량은 상기 하부 커버부가 포함하는 마그네슘(Mg)의 함량보다 많으며,
상기 복수의 내부전극 중 적어도 하나 이상은 평균 두께가 0.4 μm 이하인
적층 세라믹 커패시터.
- 제1항에 있어서,
상기 상부 커버부와 상기 하부 커버부는 유전체 조성이 서로 상이한
적층 세라믹 커패시터.
- 제1항에 있어서,
상기 액티브부의 유전체층과 상기 상부 커버부 및 하부 커버부 중 어느 하나의 커버부는 유전체 조성이 서로 상이한
적층 세라믹 커패시터.
- 제1항에 있어서,
상기 세라믹 바디의 측면 세라믹부에서,
상기 복수의 내부전극 중 최외측 내부전극에서 상기 세라믹 바디의 제5 면 및 제6 면 중 어느 한면까지에 대응하는 측면 세라믹부 영역은 상부 커버부 혹은 하부 커버부이며,
상기 상부 커버부 혹은 하부 커버부인 상기 측면 세라믹부 영역은 나머지 영역인 상기 제1 및 제2 사이드 마진부와 유전체 조성이 서로 상이한
적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 사이드 마진부가 포함하는 마그네슘(Mg)의 함량은 상기 상부 커버부가 포함하는 마그네슘(Mg)의 함량보다 많은
적층 세라믹 커패시터.
- 제1항에 있어서,
상기 상부 커버부가 포함하는 마그네슘(Mg)의 함량은 상기 하부 커버부가 포함하는 마그네슘(Mg)의 함량보다 많은
적층 세라믹 커패시터.
- 제1항에 있어서,
상기 상부 커버부 및 하부 커버부 중 어느 하나의 커버부가 포함하는 마그네슘(Mg)의 함량은 상기 액티브부의 유전체층이 포함하는 마그네슘(Mg)의 함량보다 많은
적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 사이드 마진부가 포함하는 마그네슘(Mg)의 함량은 상기 액티브부의 유전체층이 포함하는 마그네슘(Mg)의 함량보다 많은
적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 사이드 마진부가 포함하는 마그네슘(Mg)의 함량은 상기 제1 및 제2 사이드 마진부가 포함하는 티타늄(Ti) 대비 10 몰 이상 30 몰 이하인
적층 세라믹 커패시터.
- 제1항에 있어서,
상기 상부 커버부가 포함하는 마그네슘(Mg)의 함량은 상기 상부 커버부가 포함하는 티타늄(Ti) 대비 10 몰 이상 30 몰 이하인
적층 세라믹 커패시터.
- 제1항에 있어서,
상기 복수의 유전체층 중 적어도 하나 이상은 평균 두께가 0.4 μm 이하인
적층 세라믹 커패시터.
- 제1항에 있어서,
상기 제1 및 제2 사이드 마진부의 두께는 각각 10 μm 이하인
적층 세라믹 커패시터.
- 복수의 유전체층을 포함하며, 서로 대향하는 제1 면 및 제2 면, 상기 제1 면 및 제2 면을 연결하는 제3 면 및 제4 면과 상기 제1 면 내지 제4 면과 연결되되, 서로 대향하는 제5 면 및 제6 면을 포함하는 세라믹 바디;
상기 세라믹 바디의 내부에 배치되며, 상기 제1 및 제2 면으로 노출되되, 상기 제3 면 또는 제4 면으로 일단이 노출되는 복수의 내부전극; 및
상기 제1 면 및 제2 면에 노출된 상기 내부전극의 단부 상에 배치된 제1 사이드 마진부 및 제2 사이드 마진부; 를 포함하며,
상기 세라믹 바디는 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 복수의 내부전극을 포함하여 용량이 형성되는 액티브부와 상기 액티브부의 상부에 배치된 상부 커버부 및 하부에 배치된 하부 커버부를 포함하고,
상기 제1 및 제2 사이드 마진부가 포함하는 마그네슘(Mg)의 함량은 상기 액티브부의 유전체층에 포함된 마그네슘(Mg)의 함량보다 많고,
상기 복수의 내부전극 중 적어도 하나 이상은 평균 두께가 0.4 μm 이하인
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 상부 커버부와 상기 하부 커버부는 유전체 조성이 서로 상이한
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 액티브부의 유전체층과 상기 상부 커버부 및 하부 커버부 중 어느 하나의 커버부는 유전체 조성이 서로 상이한
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 세라믹 바디의 측면 세라믹부에서,
상기 복수의 내부전극 중 최외측 내부전극에서 상기 세라믹 바디의 제5 면 및 제6 면 중 어느 한면까지에 대응하는 측면 세라믹부 영역은 상부 커버부 혹은 하부 커버부이며,
상기 상부 커버부 혹은 하부 커버부인 상기 측면 세라믹부 영역은 나머지 영역인 상기 제1 및 제2 사이드 마진부와 유전체 조성이 서로 상이한
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 제1 및 제2 사이드 마진부가 포함하는 마그네슘(Mg)의 함량은 상기 상부 커버부가 포함하는 마그네슘(Mg)의 함량보다 많은
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 상부 커버부가 포함하는 마그네슘(Mg)의 함량은 상기 하부 커버부가 포함하는 마그네슘(Mg)의 함량보다 많은
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 상부 커버부 및 하부 커버부 중 어느 하나의 커버부가 포함하는 마그네슘(Mg)의 함량은 상기 액티브부의 유전체층이 포함하는 마그네슘(Mg)의 함량보다 많은
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 제1 및 제2 사이드 마진부가 포함하는 마그네슘(Mg)의 함량은 상기 액티브부의 유전체층이 포함하는 마그네슘(Mg)의 함량보다 많은
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 제1 및 제2 사이드 마진부가 포함하는 마그네슘(Mg)의 함량은 상기 제1 및 제2 사이드 마진부가 포함하는 티타늄(Ti) 대비 10 몰 이상 30 몰 이하인
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 상부 커버부가 포함하는 마그네슘(Mg)의 함량은 상기 상부 커버부가 포함하는 티타늄(Ti) 대비 10 몰 이상 30 몰 이하인
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 복수의 유전체층 중 적어도 하나 이상은 평균 두께가 0.4 μm 이하인
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 제1 및 제2 사이드 마진부의 두께는 각각 10 μm 이하인
적층 세라믹 커패시터.
- 제13항에 있어서,
상기 제1 및 제2 사이드 마진부는 상기 상부 커버부 및 하부 커버부 중 어느 하나의 커버부와 유전체 조성이 서로 상이한
적층 세라믹 커패시터.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230033480A KR20230040972A (ko) | 2019-12-24 | 2023-03-14 | 적층 세라믹 커패시터 및 그 제조 방법 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190173854A KR20210081668A (ko) | 2019-12-24 | 2019-12-24 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR1020230033480A KR20230040972A (ko) | 2019-12-24 | 2023-03-14 | 적층 세라믹 커패시터 및 그 제조 방법 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190173854A Division KR20210081668A (ko) | 2019-12-24 | 2019-12-24 | 적층 세라믹 커패시터 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230040972A true KR20230040972A (ko) | 2023-03-23 |
Family
ID=76438710
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190173854A KR20210081668A (ko) | 2019-12-24 | 2019-12-24 | 적층 세라믹 커패시터 및 그 제조 방법 |
| KR1020230033480A KR20230040972A (ko) | 2019-12-24 | 2023-03-14 | 적층 세라믹 커패시터 및 그 제조 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190173854A KR20210081668A (ko) | 2019-12-24 | 2019-12-24 | 적층 세라믹 커패시터 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11682524B2 (ko) |
| JP (2) | JP2021103767A (ko) |
| KR (2) | KR20210081668A (ko) |
| CN (2) | CN116153666A (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220080289A (ko) * | 2020-12-07 | 2022-06-14 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| KR20230078335A (ko) * | 2021-11-26 | 2023-06-02 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR20230093745A (ko) | 2021-12-20 | 2023-06-27 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| WO2024014434A1 (ja) * | 2022-07-15 | 2024-01-18 | 太陽誘電株式会社 | 積層セラミックコンデンサ、包装体、及び回路基板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100136917A1 (en) | 2007-05-03 | 2010-06-03 | Continental Automotive France | Device for suppressing interference phenomenon between capacitive detection areas of a sensor |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3047708B2 (ja) | 1993-10-20 | 2000-06-05 | 株式会社村田製作所 | セラミック積層電子部品の製造方法 |
| US7859823B2 (en) * | 2007-06-08 | 2010-12-28 | Murata Manufacturing Co., Ltd. | Multi-layered ceramic electronic component |
| KR101120004B1 (ko) | 2009-06-19 | 2012-02-22 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자부품 |
| WO2013145421A1 (ja) * | 2012-03-30 | 2013-10-03 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP6370744B2 (ja) | 2015-06-24 | 2018-08-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| KR101701049B1 (ko) * | 2015-08-07 | 2017-01-31 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법 |
| JP2017069417A (ja) * | 2015-09-30 | 2017-04-06 | 株式会社村田製作所 | 積層コンデンサ |
| JP6309991B2 (ja) * | 2016-03-25 | 2018-04-11 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| JP2018037492A (ja) * | 2016-08-30 | 2018-03-08 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP6996854B2 (ja) * | 2017-03-08 | 2022-01-17 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| JP7227690B2 (ja) * | 2017-07-26 | 2023-02-22 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
| CN115101339A (zh) * | 2018-10-30 | 2022-09-23 | Tdk株式会社 | 层叠陶瓷电子元件 |
| KR20200049661A (ko) * | 2018-10-30 | 2020-05-08 | 티디케이가부시기가이샤 | 적층 세라믹 전자 부품 |
| JP2020167199A (ja) * | 2019-03-28 | 2020-10-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
2019
- 2019-12-24 KR KR1020190173854A patent/KR20210081668A/ko not_active Application Discontinuation
-
2020
- 2020-11-13 US US17/097,313 patent/US11682524B2/en active Active
- 2020-11-18 JP JP2020192052A patent/JP2021103767A/ja active Pending
- 2020-12-18 CN CN202310362930.0A patent/CN116153666A/zh active Pending
- 2020-12-18 CN CN202011501323.0A patent/CN113035569A/zh active Pending
-
2023
- 2023-03-14 KR KR1020230033480A patent/KR20230040972A/ko active Application Filing
- 2023-03-22 US US18/124,783 patent/US20230223193A1/en active Pending
- 2023-04-04 JP JP2023060598A patent/JP2023076581A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100136917A1 (en) | 2007-05-03 | 2010-06-03 | Continental Automotive France | Device for suppressing interference phenomenon between capacitive detection areas of a sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20230223193A1 (en) | 2023-07-13 |
| JP2021103767A (ja) | 2021-07-15 |
| CN116153666A (zh) | 2023-05-23 |
| US11682524B2 (en) | 2023-06-20 |
| US20210193389A1 (en) | 2021-06-24 |
| CN113035569A (zh) | 2021-06-25 |
| KR20210081668A (ko) | 2021-07-02 |
| JP2023076581A (ja) | 2023-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7176167B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR101474138B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
| KR101843182B1 (ko) | 적층 세라믹 전자부품 | |
| KR101762032B1 (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| KR102497972B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20190116119A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR102543977B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20170098560A (ko) | 적층 세라믹 전자부품 및 그 제조 방법 | |
| KR20230040972A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR102283078B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JP7283675B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR20200078083A (ko) | 커패시터 부품 | |
| KR102551219B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR102620526B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20190121141A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR101422945B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| JP7248363B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR102597153B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| KR20200075287A (ko) | 커패시터 부품 | |
| KR20210015573A (ko) | 적층형 전자 부품 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent |