KR20220080289A - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20220080289A
KR20220080289A KR1020200169232A KR20200169232A KR20220080289A KR 20220080289 A KR20220080289 A KR 20220080289A KR 1020200169232 A KR1020200169232 A KR 1020200169232A KR 20200169232 A KR20200169232 A KR 20200169232A KR 20220080289 A KR20220080289 A KR 20220080289A
Authority
KR
South Korea
Prior art keywords
margin
capacitor
disposed
internal electrode
electronic component
Prior art date
Application number
KR1020200169232A
Other languages
English (en)
Inventor
권병찬
이지훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200169232A priority Critical patent/KR20220080289A/ko
Priority to US17/237,166 priority patent/US11488777B2/en
Priority to JP2021076187A priority patent/JP2022090595A/ja
Priority to CN202110856486.9A priority patent/CN114597067A/zh
Publication of KR20220080289A publication Critical patent/KR20220080289A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/308—Stacked capacitors made by transfer techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극 및 제2 내부 전극을 포함하는 세라믹 바디; 상기 제1 내부 전극과 연결되는 제1 외부 전극; 및 상기 제2 내부 전극과 연결되는 제2 외부 전극;을 포함하며, 상기 세라믹 바디는 제1 방향으로 서로 대향하는 제1면 및 제2면, 제2 방향으로 서로 대향하는 제3면 및 제4면 및 제3 방향으로 서로 대향하는 제5면 및 제6면을 포함하고, 제3 방향으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하여 용량이 형성되는 용량부, 상기 용량부의 제3 면 및 제5 면 상에 배치되는 제1 마진부 및 상기 용량부의 제4 면 및 제6 면 상에 배치되는 제2 마진부를 포함하는 적층 세라믹 전자부품을 제공할 수 있다.

Description

적층 세라믹 전자부품{MULTI-LAYER CERAMIC ELECTRONIC COMPONENT}
본 발명은 적층 세라믹 전자부품에 관한 것이다.
일반적으로 커패시터, 인덕터, 압전체 소자, 바리스터 또는 서미스터 등의 세라믹 재료를 사용하는 전자부품은 세라믹 재료로 이루어진 세라믹 바디, 바디 내부에 형성된 내부전극 및 상기 내부전극과 접속되도록 세라믹 바디 표면에 설치된 외부전극을 구비한다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 전자부품도 크기가 작고, 용량이 큰 고용량 제품이 요구되고 있다.
종래에는 유전체층의 면적을 내부 전극의 면적보다 크게 형성하여, 내부 전극 중 외부 전극과 연결되는 부분을 제외한 나머지 둘레 부분에 마진 영역을 형성하였다. 하지만 이경우, 수십 내지 수백층의 유전체층을 적층하게 되면 유전체층이 단차를 메우기 위하여 연신하게 되며, 내부 전극도 함께 휘게 된다. 내부 전극이 휘게 되면 해당 부분에서 내전압 특성(BDV; Breakdown Voltage)이 감소하는 문제가 발생하게 된다.
이를 해결하기 위해, 시트 형태의 마진부를 별도로 준비하여 부착하는 방법이 최근 사용되고 있다. 하지만 별도로 제작한 시트를 부착하여 마진부를 형성할 경우, 마진부와 세라믹 바디 사이에서 딜라미네이션이 발생하는 문제점이 있다.
본 발명의 여러 목적 중 하나는 내습 신뢰성이 향상된 적층 세라믹 전자부품을 제공하는 것이다.
본 발명의 여러 목적 중 하나는 기계적 강도가 향상된 적층 세라믹 전자부품을 제공하는 것이다.
본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극 및 제2 내부 전극을 포함하는 세라믹 바디; 상기 제1 내부 전극과 연결되는 제1 외부 전극; 및 상기 제2 내부 전극과 연결되는 제2 외부 전극;을 포함하며, 상기 세라믹 바디는 제1 방향으로 서로 대향하는 제1 면 및 제2 면, 제2 방향으로 서로 대향하는 제3 면 및 제4 면 및 제3 방향으로 서로 대향하는 제5 면 및 제6 면을 포함하고, 제3 방향으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하여 용량이 형성되는 용량부, 상기 용량부의 제3 면 및 제5 면 상에 배치되는 제1 마진부 및 상기 용량부의 제4 면 및 제6 면 상에 배치되고 상기 제1 마진부와 구별되는 제2 마진부를 포함할 수 있다.
본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극 및 제2 내부 전극을 포함하는 세라믹 바디; 상기 제1 내부 전극과 연결되는 제1 외부 전극; 및 상기 제2 내부 전극과 연결되는 제2 외부 전극;을 포함하며, 상기 세라믹 바디는 제1 방향으로 서로 대향하는 제1 면 및 제2 면, 제2 방향으로 서로 대향하는 제3 면 및 제4 면 및 제3 방향으로 서로 대향하는 제5 면 및 제6 면을 포함하고, 제3 방향으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하여 용량이 형성되는 용량부, 상기 용량부의 제3 면 및 제5 면 상에 배치되는 제1 마진부 및 상기 용량부의 제4 면 및 제6 면 상에 배치되는 제2 마진부를 포함할 수 있다.
본 발명의 여러 효과 중 하나는 적층 세라믹 전자부품의 내습 신뢰성을 향상시킬 수 있는 것이다.
본 발명의 여러 효과 중 하나는 적층 세라믹 전자부품의 기계적 강도를 향상시킬 수 있는 것이다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 2는 도 1의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 3은 도 1의 용량부를 개락적으로 나타내는 사시도이다.
도 4는 도 1의 I-I'에 따른 단면도이다.
도 5는 도 1의 II-II'에 따른 단면도이다.
도 6은 도 5의 A 영역 및 B 영역에 대한 확대도이다.
도 7은 본 발명의 다른 실시예에 따른 적층 세라믹 전자부품의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 8은 도 7의 단면도이다,
도 9는 도 8의 C 영역 및 D 영역에 대한 확대도이다.
도 10은 본 발명의 다른 실시예에 따른 적층 세라믹 전자부품의 세라믹 바디를 개략적으로 나타내는 사시도이다.
도 11은 도 10의 단면도이다.
도 12는 도 11의 E 영역 및 F 영역에 대한 확대도이다.
도 13은 도 1의 적층 세라믹 전자부품의 제조 과정의 일부를 모식적으로 나타낸 사시도이다.
도 14는 종래 구조에서 딜라미네이션이 발생한 커버부를 촬영한 사진이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 이는 본 명세서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 실시예의 다양한 변경 (modifications), 균등물 (equivalents), 및/또는 대체물 (alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조부호가 사용될 수 있다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명할 수 있다.
본 명세서에서, "가진다", "가질 수 있다", "포함한다", 또는 "포함할 수 있다" 등의 표현은 해당 특징 (예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다.
본 명세서에서, "A 또는 B", "A 또는/및 B 중 적어도 하나", 또는 "A 또는/및 B 중 하나 또는 그 이상" 등의 표현은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, "A 또는 B", "A 및 B 중 적어도 하나", 또는 "A 또는 B 중 적어도 하나"는, (1) 적어도 하나의 A를 포함, (2) 적어도 하나의 B를 포함, 또는 (3) 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다.
도면에서, X 방향은 제1 방향, L 방향 또는 길이 방향, Y 방향은 제2 방향, W 방향 또는 폭 방향, Z 방향은 제3 방향, T 방향 또는 두께 방향으로 정의될 수 있다.
본 발명은 적층 세라믹 전자부품에 관한 것이다. 도 1 내지 도 6은 본 발명의 일 실시예에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 도면이다. 도 1 내지 도 6을 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품(100)은 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하는 세라믹 바디(110); 상기 제1 내부 전극(121)과 연결되는 제1 외부 전극(131); 및 상기 제2 내부 전극(122)과 연결되는 제2 외부 전극(132);을 포함하며, 상기 세라믹 바디(110)는 제1 방향(X 방향)으로 서로 대향하는 제1 면(S1) 및 제2 면(S2), 제2 방향(Y 방향)으로 서로 대향하는 제3 면(S3) 및 제4 면(S4) 및 제3 방향(Z 방향)으로 서로 대향하는 제5 면(S5) 및 제6 면(S6)을 포함하고, 제3 방향(Z 방향)으로 적층된 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량부(120), 상기 용량부(120)의 제3 면(S3) 및 제5 면(S5) 상에 배치되는 제1 마진부(113) 및 상기 용량부(120)의 제4 면(S4) 및 제6 면(S6) 상에 배치되는 제2 마진부(112)를 포함할 수 있다.
상기 실시예의 세라믹 바디(110)에서 용량부(120)의 제3 면 및 제5 면(S5) 상에 제1 마진부(113)가 배치된다는 것은, 상기 용량부(120)의 제2 방향의 양면 및 제3 방향(Z 방향)의 양면 중 2개의 면 상에 제1 마진부가 배치되는 것을 의미할 수 있다. 또한, 상기 세라믹 바디(110)에서 용량부(120)의 제4 면 및 제6 면 상에 제2 마진부(112)가 배치된다는 것은, 상기 용량부(120)의 제2 방향의 양면 및 제3 방향(Z 방향)의 양면 중 2개의 면 상에 제2 마진부(112)가 배치되는 것을 의미할 수 있다. 즉, 본 실시예의 적층 세라믹 전자부품은 제2 방향의 양면 및 제3 방향(Z 방향)의 양면에 2개의 마진부, 제1 마진부 및 제2 마진부(112)가 배치된 구조일 수 있다.
도 14는 종래 기술의 적층 세라믹 전자부품의 YZ 단면을 촬영한 사진이다. 종래의 적층 세라믹 전자부품은 용량부의 상하에 커버부를 부착한 후, 상기 용량부 및 커버부의 양 측면을 덮도록 마진부를 부착한 구조를 사용하였다. 이 경우, 제조 공정에서 마진부가 벌어지는 문제가 발생할 수 있다. 도 14는 이와 같이 마진부가 벌어진 적층 세라믹 전자부품의 경우를 보여준다. 도 14를 참조하면 마진부에서 딜라미네이션이 발생하는 경우 외부의 수분 등에 내부 전극이 바로 노출된다.
이에 비해, 본 발명은 커버부와 마진부를 별도로 형성하지 않는 구조를 가지고 있다. 전술한 커버부와 마진부의 딜라미네이션은, 상기 커버부 및 마진부 사이의 밀도의 차이 등으로 인해 세라믹 바디를 연마하는 과정에서 상기 커버부 및 마진부의 연마 정도가 달라 발생하기도 하며, 상기 커버부와 마진부의 소결 과정에서의 수축 거동의 차이로 인해 발생하기도 한다. 본 발명에 따른 적층 세라믹 전자부품(100)은 제1 마진부(113)가 용량부(120)의 제3 면(S3) 및 제5 면(S5) 상에 배치되고, 제2 마진부(112)가 용량부(120)의 제4 면(S4) 및 제6 면(S6) 상에 배치되어 커버부/마진부의 접합지점의 개수를 줄여 딜라미네이션이 발생할 가능성을 줄일 수 있다.
본 발명의 일 실시예에서, 세라믹 바디(110)는 용량부(120), 제1 마진부(113) 및 제2 마진부(112)를 포함할 수 있다.
상기 세라믹 바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 세라믹 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 세라믹 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 상기 세라믹 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다. 상기 세라믹 바디(110)는 필요에 따라 모서리가 각지지 않게 라운드 처리 되어 있을 수 있다. 상기 라운드 처리는 예를 들어 베럴 연마 등을 사용할 수 있으나, 이에 제한되는 것은 아니다.
본 발명에 따른 적층 세라믹 전자부품(100)의 용량부(120)는 유전체층(111), 제1 내부 전극(121) 및 제2 내부 전극(122)이 교대로 적층되어 있을 수 있다. 상기 유전체층(111), 제1 내부 전극(121) 및 제2 내부 전극(122)은 제3 방향(Z 방향)으로 적층되어 있을 수 있다. 용량부(120)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시예에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용하거나, (Ba1-xCax)(Ti1-y(Zr, Sn, Hf)y)O3 (단, 0
Figure pat00001
x≤1, 0≤y≤0.5)로 표시되는 성분 등을 사용할 수 있다. 또한, 상기 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 유전체층(111)은 전술한 재료를 포함하는 슬러리에 필요에 따른 첨가제를 추가하고, 이를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 시트를 마련함에 의해 형성될 수 있다. 상기 세라믹 시트는 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작함에 따라 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 제 1 및 제 2 내부 전극(121, 122)은 각 단면이 세라믹 바디(110)의 대향하는 양 단부로 각각 노출되도록 적층될 수 있다. 구체적으로, 상기 세라믹 바디(110)의 제1 방향(X 방향)의 양면으로 상기 제1 및 제2 내부 전극(121, 122)이 각각 노출될 수 있으며, 상기 세라믹 바디(110)의 제1 면(S1)으로 제1 내부 전극(121)이 노출되고, 제2 면(S2)으로 제2 내부 전극(122)이 노출될 수 있다.
상기 제1 및 제2 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 니켈(Ni), 구리(Cu), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
상기 세라믹 바디(110)는 유전체층에 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 유전체층에 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 제3 방향(Z 방향)으로 번갈아 적층하여 형성할 수 있다. 상기 제1 및 제2 내부 전극(121, 122)의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으나, 이에 한정되는 것은 아니다.
본 발명의 일 실시형태에 따른 세라믹 바디는(110)는 용량부(120), 상기 용량부(120)의 제3 면(S3) 및 제5 면(S5) 상에 배치되는 제1 마진부(113) 및 상기 용량부(120)의 제4 면(S4) 및 제6 면(S6) 상에 배치되는 제2 마진부(112)를 포함할 수 있다.
본 발명에 따른 일 실시형태에서, 적층 세라믹 전자부품(100)의 제1 마진부(113)는 용량부(120)의 제3 면(S3) 및 제5 면(S5)과 동시에 접하여 배치되고, 제2 마진부(112)는 상기 용량부(120)의 제4 면(S4) 및 제6 면(S6)과 동시에 접하여 배치될 수 있다. 도 1 내지 도 6을 참조하면, 제1 마진부(113)는 용량부(120)의 제3 면(S3)에 접하여 부착되는 것과 동시에. 상기 용량부(120)의 제5 면(S5)으로 연장되어 배치되고, 상기 용량부(120)의 제5 면(S5)에 접하여 부착될 수 있다. 또한, 제2 마진부(112)는 용량부(120)의 제4 면(S4)에 접하여 부착되는 것과 동시에. 상기 용량부(120)의 제6 면(S6)으로 연장되어 배치되고, 상기 용량부(120)의 제6 면(S6)에 접하여 부착될 수 있다.
본 실시형태와 같이 제1 마진부(113)가 용량부(120)의 2개 면과 동시에 접하여 배치되고, 제2 마진부(112)가 용량부(120)의 다른 2개 면과 동시에 접하여 배치됨으로써, 2개의 마진부 만으로 용량부(120)의 외부를 전부 커버할 수 있다. 종래 2개의 커버부 및 2개의 마진부의 4개의 부품을 사용한 것에 비해, 상기 실시형태와 같이 2개의 마진부 만으로 용량부(120)의 외부를 커버함으로써 딜라미네이션이 일어날 수 있는 경우의 수를 줄여 전자부품의 기계적 강도를 높일 수 있다.
상기 제1 마진부(113) 및 제2 마진부(112)는 각각 단일 구조일 수 있다. 상기 제1 마진부(113) 및 제2 마진부(112)가 각각 단일 구조라는 것은, 제1 마진부(113)가 복수개의 부품이 결합한 것이 아닌 하나의 부품으로 이루어진 것을 의미할 수 있으며, 제2 마진부(112)가 복수개의 부품이 결합한 것이 아닌 하나의 부품으로 이루어진 것을 의미할 수 있다. 즉, 본 실시예에 따른 적층 세라믹 전자부품(100)은 용량부(120)의 외부를 감싸는 부품이 2개일 수 있다. 본 실시예와 같이 용량부(120)의 외부에 부착되는 부품의 수를 줄여 외부의 수분 등이 침투할 경로를 최소화할 수 있다.
하나의 예시에서, 세라믹 바디(110)는 제1 마진부(113) 및 제2 마진부(112)가 접하는 제1 계면(113a) 및 제2 계면(112a)을 포함할 수 있다. 본 명세서에서 「계면」이란, 서로 접하는 두 개의 층이 서로 구별 가능한 상태인 면을 의미할 수 있다. 따라서 본 예시에 따른 적층 세라믹 전자부품(100)의 제2 마진부(112)는 제1 마진부(113)와 구별될 수 있다. 상기 구별 가능한 상태는 물리적 차이, 화학적 차이 및/또는 단순한 광학적 차이로 인해 두 개의 층이 구별되는 것을 의미할 수 있다. 상기 계면은 주사전자현미경(SEM: Scanning Electron Microscope) 등을 통해 시각적으로 확인이 가능할 수 있으나 이에 제한되는 것은 아니며, 시각적으로 확인이 어려운 경우 제1 마진부(113)와 제2 마진부(112)의 물성 분석을 통해 확인이 가능할 수 있다.
도 5는 도 1의 II-II'에 따른 단면도이고, 도 6은 도 5의 A 영역 및 B 영역에 대한 확대도이다. 도 5 및 도 6을 참조하면, 본 발명에 따른 적층 세라믹 전자부품(100)의 세라믹 바디(110)는 제1 마진부(113)와 제2 마진부(112)가 접하는 계면을 2개 포함할 수 있으며, 상기 계면은, 예를 들어 제1 계면(113a) 및 제2 계면(112a)으로 구분될 수 있다.
상기 예시에서, 본 발명의 적층 세라믹 전자부품(100)의 제1 마진부(113)와 제2 마진부(112)가 접하는 제1 계면은 용량부(120)의 제3 면(S3)과 동일한 평면 상에 배치되고, 제2 계면은 상기 용량부(120)의 제4 면(S4)과 동일한 평면 상에 배치될 수 있다. 상기 도 5 및 도 6을 참조하면, 본 예시에 따른 적층 세라믹 전자부품(100)의 제1 계면(113a)은 용량부(120)의 제4 면(S4)과 동일한 평면 상에 배치될 수 있으며, 제2 계면(112a)은 용량부(120)의 제3 면(S3)과 동일한 평면 상에 배치될 수 있다. 상기 계면이 용량부(120)의 어느 한 면과 동일한 평면 상에 배치된다는 것은 엄밀한 의미의 동일 평면 만을 의미하는 것이 아니라, 상기 계면과 용량부의 어느 한 면이 이루는 각도가 일정 범위 내인 경우를 포함하는 것을 의미할 수 있다. 상기 각도의 범위는 예를 들어 10° 이하의 각도를 의미할 수 있으며, 하한은 특별히 제한되지 않으나 예를 들어 0° 이상일 수 있다. 상기 계면 및 용량부의 어느 한 면의 각도는 상기 계면 및 용량부의 상기 한 면의 임의의 5 곳에 접하는 면의 각도의 평균을 의미할 수 있다.
본 발명의 일 실시형태에서, 본 발명의 적층 세라믹 전자부품(100)의 용량부(120)의 제3 면(S3)과 제5 면(S5)이 접하는 모서리에는 제1 마진부(113) 만이 배치되고, 상기 용량부(120)의 제4 면과 제6 면이 접하는 모서리에는 제2 마진부(112) 만이 배치될 수 있다. 본 발명에 따른 적층 세라믹 전자부품(100)은, 제1 마진부(113) 및 제2 마진부(112)의 2개의 마진부가 용량부(120)의 4개 면을 둘러싸고 배치될 수 있으며, 이에 따라 상기 제1 마진부(113) 및 제2 마진부(112)가 각각 상기 용량부(120)의 2개의 면을 덮도록 배치될 수 있다. 따라서 본 실시형태의 적층 세라믹 전자부품(100)의 용량부(120)의 제3 면(S3) 및 제5 면(S5)이 접하는 모서리에는 제1 마진부(113) 만이 배치되고, 상기 용량부(120)의 제4 면(S4) 및 제6 면(S6)이 접하는 모서리에는 제2 마진부(112) 만이 배치될 수 있다. 즉, 상기 용량부(120)의 제3 면(S3) 및 제5 면(S5) 상에 동일한 마진부가 배치되고, 상기 용량부(120)의 제4 면(S4) 및 제6 면(S6) 상에 동일한 마진부가 배치될 수 있다. 이는 하나의 마진부가 용량부(120)의 두 면을 동시에 덮고 있는 것을 의미할 수 있다.
본 발명의 일 실시예에서, 적층 세라믹 전자부품(100)의 제1 마진부(113) 및 제2 마진부(112)의 제2 방향(Y 방향)의 폭의 최대값은 용량부(120)의 제3 면(S3) 및 제4 면(S4) 사이의 수직 거리의 최대값 보다 클 수 있다. 상기 제1 마진부(113) 및 제2 마진부(112)의 제2 방향(Y 방향)의 폭의 최대값은, 상기 제1 마진부(113)와 제2 마진부(112)의 계면에서부터 상기 제1 마진부(113) 또는 제2 마진부(112)의 제2 방향의 어느 한 면까지의 최대값을 의미할 수 있다. 또한, 상기 용량부(120)의 제3 면(S3) 및 제4 면(S4) 사이의 수직 거리는, 상기 용량부(120)의 제3 면(S3)에 대하여 수직인 선 및 상기 용량부(120)의 제4 면(S4)에 대하여 수직인 선을 기준으로 측정한 값일 수 있으며, 상기 용량부(120)의 제3 면(S3) 및 제4 면(S4) 사이의 수직 거리의 최대값은 상기 수직인 선을 기준으로 측정한 값 중 최대값을 의미할 수 있다.
상기 실시예에서, 용량부(120)의 제5 면(S5)의 제2 방향(Y 방향)의 폭과 제3 면(S3)의 제3 방향(Z 방향)의 높이를 합한 수치는 제1 마진부(113)의 제2 방향(Y 방향)의 폭과 제3 방향(Z 방향)의 높이의 합 보다 작을 수 있다. 또한 상기 용량부(120)의 제6 면(S6)의 제2 방향(Y 방향)의 폭과 제4 면(S4)의 제3 방향(Z 방향)의 높이를 합한 수치는 제2 마진부(112)의 제2 방향(Y 방향)의 폭과 제3 방향(Z 방향)의 높이의 합 보다 작을 수 있다. 이는 본 실시예에서, 제1 마진부(113) 및 제2 마진부(112) 만으로 본 발명의 적층 세라믹 전자부품(100)의 용량부(120)의 제2 방향(Y 방향)의 양면 및 제3 방향(Z 방향)의 양면을 모두 덮을 수 있는 것을 의미할 수 있다.
하나의 예시에서, 본 발명에 따른 적층 세라믹 전자부품(100)의 제1 마진부(113) 및/또는 제2 마진부(112)의 XZ 단면은 L자 형상일 수 있다. 상기 제1 마진부(113) 및/또는 제2 마진부(112)의 XZ 단면은, 상기 적층 세라믹 전자부품(100)의 세라믹 바디(110)를 제1 방향(X 방향)에 수직인 면으로 절단한 단면을 의미할 수 있다. 상기 제1 마진부(113) 및/또는 제2 마진부(112)의 L자 형상은 상기 제1 마진부(113) 및 제2 마진부(112)의 절단면 중 제2 방향(Y 방향)의 절단면 및 제3 방향(Z 방향)의 절단면이 이루는 형태일 수 있다.
상기 제1 마진부(113) 및 제2 마진부(112)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
상기 제1 마진부(113) 및 제2 마진부(112)는 단일 유전체층 또는 2 개 이상의 유전체층을 각각 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
본 발명의 일 실시형태에서, 본 발명에 따른 적층 세라믹 전자부품(100)의 제1 마진부(113) 및 제2 마진부(112)는 용량부(120)의 유전체층(111)과 유사한 조성의 세라믹 성분을 주성분으로 포함할 수 있다. 본 명세서에서 「주성분」이란, 다른 성분에 비하여 상대적으로 많은 중량 비율을 차지하는 성분을 의미할 수 있으며, 전체 조성물 또는 전체 유전체층의 중량을 기준으로 50 중량% 이상인 성분을 의미할 수 있다. 또한 「부성분」이란, 다른 성분에 비하여 상대적으로 적은 중량 비율을 차지하는 성분을 의미할 수 있으며, 전체 조성물 또는 전체 유전체층의 중량을 기준으로 50 중량% 미만인 성분을 의미할 수 있다.
상기 주성분은 (Ba1-xCax)(Ti1-y(Zr, Sn, Hf)y)O3 (단, 0≤x≤1, 0≤y≤0.5)로 표시되는 성분일 수 있다. 상기 주성분은 예를 들어 BaTiO3에 Ca, Zr, Sn 및/또는 Hf가 일부 고용된 형태로 존재하는 화학물 일 수 있다. 상기 조성식에서 x는 0 이상, 1 이하의 범위일 수 있고, y는 0 이상, 0.5 이하의 범위일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 조성식에서 x가 0이고 y가 0이며 z가 0인 경우 상기 주성분은 BaTiO3가 될 수 있다.
하나의 예시에서, 본 발명에 따른 적층 세라믹 전자부품(100)의 제1 및 제2 마진부(113, 112)는 부성분으로 소디움(Na), 리튬(Li) 및 보론(B)으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있다. 본 발명의 다른 예시에서, 본 발명에 따른 적층 세라믹 전자부품(100)의 제1 및 제2 마진부(113, 112)는 부성분으로 마그네슘(Mg)을 포함할 수 있다. 상기와 같이 제1 및 제2 마진부(113, 112)의 부성분의 함량을 조절하여 제1 및 제2 마진부(113, 112)의 치밀도를 조절할 수 있으며, 이를 통해 내습 특성을 개선할 수 있다.
본 발명의 일 예시에 따르면, 적층 세라믹 전자부품(100)의 제1 마진부(113) 및/또는 제2 마진부(112)의 평균 두께는 10 μm 이상, 25 μm 이하의 범위 내일 수 있다. 본 명세서에서 「두께」는 어떤 부재의 표면에 대하여 수직인 방향으로 측정한 상기 부재의 두께를 의미할 수 있으며, 「평균 두께」는 적층 세라믹 전자부품(100)의 중심을 지나며 동시에 Z축에 수직인 방향으로 절단한 절단면(XY평면)에 대하여, 제1 마진부(113) 및/또는 제2 마진부(112)가 배치된 영역을 제1 방향(X 방향)을 따라 같은 간격으로 10등분한 지점에서 측정한 두께의 산술 평균을 의미할 수 있다.
본 발명의 일 실시예에서, 적층 세라믹 전자부품(100)의 용량부(120)의 제3 면(S3) 상에 배치되는 제1 마진부(113)의 평균 두께(a)에 대한 상기 용량부(120)의 제5 면(S5) 상에 배치되는 제1 마진부(113)의 평균 두께(b)의 두께 편차(｜a-b｜/a)는 5% 이하일 수 있다. 상기 용량부(120)의 제3 면(S3) 상에 배치되는 제1 마진부(113)의 평균 두께(a)는 상기 용량부(120)의 제3 면(S3)과 접하여있는 제1 마진부(113)에 대하여 전술한 방법으로 측정한 값일 수 있다. 또한 상기 용량부(120)의 제5 면(S5) 상에 배치되는 제1 마진부(113)의 평균 두께(b)는 상기 용량부(120)의 제5 면(S5)과 접하여있는 제1 마진부(113)의 제3 방향(Z 방향)의 평균 두께를 의미할 수 있으며, 상기 용량부(120)의 제5 면(S5)과 접하여있는 제1 마진부(113)에 대하여 적층 세라믹 전자부품(100)의 중심을 지나는 XZ 절단면의 등 간격의 10 곳에서 측정한 제3 방향(Z 방향)의 거리의 산술 평균을 의미할 수 있다. 상기 용량부(120)의 제3 면(S3) 상에 배치되는 제1 마진부(113)의 평균 두께(a)에 대한 상기 용량부(120)의 제5 면(S5) 상에 배치되는 제1 마진부(113)의 평균 두께(b)의 두께 편차(｜a-b｜/a)는 5 % 이하, 4 % 이하 또는 3 % 이하일 수 있으며, 하한은 특별히 제한되는 것은 아니나, 예를 들어 0% 이상일 수 있다.
또한, 본 발명에 따른 적층 세라믹 전자부품(100)의 용량부(120)의 제4 면(S4) 상에 배치되는 제2 마진부(112)의 평균 두께(c)에 대한 상기 용량부(120)의 제6 면(S6) 상에 배치되는 제2 마진부(112)의 평균 두께(d)의 두께 편차(｜c-d｜/c)는 5% 이하일 수 있다. 상기 용량부(120)의 제4 면(S4) 상에 배치되는 제2 마진부(112)의 평균 두께(c)는 상기 용량부(120)의 제4 면(S4)과 접하여있는 제2 마진부(112)에 대하여 전술한 방법으로 측정한 값일 수 있다. 또한 상기 용량부(120)의 제6 면(S6) 상에 배치되는 제2 마진부(112)의 평균 두께(d)는 상기 용량부(120)의 제6 면(S6)과 접하여있는 제2 마진부(112)의 제3 방향(Z 방향)의 평균 두께를 의미할 수 있으며, 상기 용량부(120)의 제6 면(S6)과 접하여있는 제2 마진부(112)에 대하여 적층 세라믹 전자부품(100)의 중심을 지나는 XZ 절단면의 등 간격의 10 곳에서 측정한 제3 방향(Z 방향)의 거리의 산술 평균을 의미할 수 있다. 상기 용량부(120)의 제4 면(S4) 상에 배치되는 제2 마진부(112)2의 평균 두께(c)에 대한 상기 용량부(120)의 제6 면(S6) 상에 배치되는 제2 마진부(112)의 평균 두께(d)의 두께 편차(｜c-d｜/c)는 5 % 이하, 4 % 이하 또는 3 % 이하일 수 있으며, 하한은 특별히 제한되는 것은 아니나, 예를 들어 0% 이상일 수 있다.
종래의 구조는 용량부(120)의 상하에 2개의 커버부를 형성하고 좌우로 2개의 마진부를 배치하여 커버부/마진부 사이에 두께 편차가 있었으나, 본 발명에 따른 적층 세라믹 전자부품(100)은 제1 마진부(113)가 용량부(120)의 제3 면(S3) 및 제5 면(S5)에 동시에 배치됨으로써 소결 후의 크기 편차를 줄일 수 있다.
하나의 예시에서, 본 발명의 적층 세라믹 전자부품(100)의 용량부(120)의 제3 면(S3) 상에 배치되는 제1 마진부(113)의 평균 두께(a)에 대한 상기 용량부(120)의 제6 면(S6) 상에 배치되는 제2 마진부(112)의 평균 두께(d)의 두께 편차(｜a-d｜/a)는 5% 이하일 수 있다. 상기 두께 편차(｜a-d｜/a)는 5 % 이하, 4 % 이하 또는 3 % 이하일 수 있으며, 0 % 이상일 수 있다.
또한, 상기 용량부(120)의 제4 면(S4) 상에 배치되는 제2 마진부(112)의 평균 두께(c)에 대한 상기 용량부(120)의 제5 면(S5) 상에 배치되는 제1 마진부(113)의 평균 두께(b)의 두께 편차(｜c-b｜/c)는 5% 이하, 4 % 이하 또는 3 % 이하일 수 있으며, 0 % 이상일 수 있다.
본 예시에 따른 적층 세라믹 전자부품(100)은, 제1 마진부(113)와 제2 마진부(112)를 동일한 세라믹 시트로 형성할 수 있어, 제1 마진부(113)와 제2 마진부(112) 사이의 두께 편차를 줄일 수 있다.
본 발명의 다른 실시예에서, 본 발명에 따른 적층 세라믹 전자부품(100)은 제1 마진부(113)와 제2 마진부(112)가 서로 상이한 물성을 가질 수 있다.
하나의 예시에서, 본 발명의 적층 세라믹 전자부품(100)의 제1 마진부(113)와 제2 마진부(112)는 서로 평균 밀도가 상이할 수 있다. 본 명세서에서 「평균 밀도」는 적층 세라믹 전자부품(100)의 중심을 지나는 XZ 단면에 대하여 제1 방향(X 방향)의 등간격의 10 곳에서 채취한 시료의 밀도의 평균을 의미할 수 있으며, 예를 들어 METTLER TOLEDO 사 제 밀도 측정기 Density meter Excellence D6 등을 이용하여 측정한 값일 수 있다. 본 실시예의 적층 세라믹 전자부품(100)은 평균 밀도가 서로 다른 제1 마진부(113)와 제2 마진부(112)를 포함하여 소결 과정에서 발생할 수 있는 소성 미스매치에 의한 크랙 등을 방지할 수 있어 내습 신뢰성을 더욱 향상시킬 수 있다. 상기 마진부의 평균 밀도는 제1 마진부(113)의 평균 밀도가 제2 마진부(112)의 평균 밀도 보다 클 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따르면, 적층 세라믹 전자부품(100)의 제1 마진부(113)와 제2 마진부(112)는 각각 유전체 그레인을 포함하고, 상기 제1 마진부(113)의 유전체 그레인의 평균 입경과 제2 마진부(112)의 유전체 그레인의 평균 입경은 서로 상이할 수 있다. 본 명세서에서 그레인의 「평균 입경」은 적층 세라믹 전자부품(100)의 중심을 지나는 XZ 단면에 대하여 제1 방향(X 방향)의 등간격의 10 곳을 주사전자현미경(SEM, Jeol사의 JSM-7400F)으로 촬영한 후, 이미지 분석 프로그램(Mediacybernetics社의 이미지프로 플러스 ver 4.5)을 이용하여 계산한 X축 방향의 길이의 평균값을 의미할 수 있다. 제1 및 제2 마진부(113, 112)의 유전체 그레인의 평균 입경을 상이하게 조절하여 전술한 평균 밀도 등을 구현할 수 있다. 상기 유전체 그레인의 평균 입경은, 제1 마진부(113)의 유전체 그레인의 평균 입경이 제2 마진부(112)의 유전체 그레인의 평균 입경 보다 클 수 있으나, 이에 제한되는 것은 아니다.
본 실시예와 같이 제1 마진부(113) 및 제2 마진부(112)의 평균 밀도 및/또는 유전체 그레인의 평균 입경 등이 상이한 경우, 제1 마진부(113) 및 제2 마진부(112)의 부성분의 함량이 상이할 수 있다. 구체적으로, 제1 마진부(113) 및 제2 마진부(112)는 부성분으로 소디움(Na), 리튬(Li) 및 보론(B)으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있으며, 제1 마진부(113)의 상기 부성분의 함량이 제2 마진부(112)의 상기 부성분의 함량 보다 높을 수 있다.
또한, 제1 마진부(113)와 제2 마진부(112)는 각각 마그네슘(Mg)을 포함하고, 상기 제1 마진부(113)의 마그네슘(Mg)의 함량과 상기 제2 마진부(112)의 마그네슘(Mg)의 함량이 상이할 수 있다. 상기 부성분 및 마그네슘(Mg)의 함량을 조절하여 제1 마진부(113) 및 제2 마진부(112)의 치밀도를 조절할 수 있다. 상기 마그네슘(Mg)의 함량은 예를 들어 제2 마진부(112)의 마그네슘(Mg) 함량이 제1 마진부(113)의 마그네슘(Mg)의 함량보다 높을 수 있으나, 이제 제한되는 것은 아니다.
본 발명의 또 다른 실시예에서, 본 발명에 따른 적층 세라믹 전자부품(100)은 용량부(120)의 유전체층(111)과 제1 마진부(113)가 서로 상이한 물성을 가질 수 있다.
상기 실시예에서, 본 발명의 적층 세라믹 전자부품(100)의 용량부(120)의 제3 방향(Z 방향)의 최외각의 유전체층(111)의 평균 밀도는 상기 용량부(120)의 제3 면(S3) 상에 배치되는 제1 마진부(113)의 평균 밀도와 상이할 수 있다. 구체적으로는, 용량부(120)의 제3 방향(Z 방향)의 최외각의 유전체층(111)의 평균 밀도가 상기 용량부(120)의 제3 면(S3) 상에 배치되는 제1 마진부(113)의 평균 밀도 보다 낮을 수 있다.
다른 실시예에서, 본 발명의 적층 세라믹 전자부품(100)의 용량부(120)의 유전체층(111)과 제1 마진부(113)는 각각 유전체 그레인을 포함하고, 상기 용량부(120)의 제3 방향(Z 방향)의 최외각의 유전체층(111)의 유전체 그레인의 평균 입경은 상기 용량부(120)의 제3 면(S3) 상에 배치되는 제1 마진부(113)의 유전체 그레인의 평균 입경과 상이할 수 있다. 구체적으로는, 용량부(120)의 제3 방향(Z 방향)의 최외각의 유전체층(111)의 유전체 그레인의 평균 입경이 상기 용량부(120)의 제3 면(S3) 상에 배치되는 제1 마진부(113)의 유전체 그레인의 평균 입경 보다 클 수 있다.
상기 평균 밀도 및 유전체 그레인의 평균 입경 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
본 발명의 다른 실시예에서, 본 발명의 적층 세라믹 전자부품(200)의 제1 마진부(213)는 상기 용량부(220) 및 제2 마진부(212)의 제2 방향(Y 방향)의 일면과 제3 방향(Z 방향)의 일면에 함께 접하여 배치될 수 있다. 도 7 내지 도 9는 본 실시예에 따른 적층 세라믹 전자부품(200)을 나타내는 도면이다. 도 7 내지 도 9를 참조하면, 본 실시예의 적층 세라믹 전자부품(200)의 제1 마진부(213)는 용량부(220)의 제3 면(S3) 상에 배치되고, 동시에 제2 마진부(212)의 제2 방향(Y 방향)의 일면 상에 배치될 수 있다. 또한, 상기 제1 마진부(213)는 상기 용량부(220)의 제5 면(S5) 및 상기 제2 마진부(212)의 제3 방향(Z 방향)의 일면 상에 동시에 배치될 수 있다. 즉, 제1 마진부(213)가 상기 제2 마진부(212) 보다 큰 크기를 가질 수 있다.
상기 실시예에서, 제1 마진부(213)와 제2 마진부(212)가 접하는 제1 계면(213a) 및 제2 계면(212a)은 각각 제1 마진부(213) 및 제2 마진부(212)의 제2 방향(Y 방향)의 일면 및 제3 방향(Z 방향)의 일면에 형성될 수 있다. 이 경우 제1 마진부(213) 및 제2 마진부(212)는 비대칭 형상을 가지게 되며, 전술한 바와 같이 평균 밀도, 유전체 그레인의 평균 입경 등을 조절하여 목적하는 물성의 전자부품을 제공할 수 있다.
본 발명의 일 실시형태에서, 본 발명의 적층 세라믹 전자부품(300)의 제1 내부 전극(321) 및/또는 제2 내부 전극(322)은 용량부(320)의 제3 방향(Z 방향)으로 노출될 수 있다. 도 10 내지 도 12는 본 실시형태에 따른 적층 세라믹 전자부품(300)을 개략적으로 나타내는 도면이다. 도 10 내지 도 12를 참조하면, 상기 제1 내부 전극(321) 및/또는 제2 내부 전극(322)이 상기 용량부(320)의 제3 방향(Z 방향)으로 노출된다는 것은, 유전체층(311), 제1 및 제2 내부 전극(321, 322)이 제3 방향(Z 방향)으로 적층되어 있는 용량부(320)의 가장 외각에 제1 내부 전극(321) 및/또는 제2 내부 전극(322)이 배치되는 것을 의미할 수 있다. 이 경우 전술한 제1 마진부(313) 및/또는 제2 마진부(312)는 상기 제1 내부 전극(321) 및/또는 제2 내부 전극(322)과 직접 접하여 배치될 수 있다.
본 실시형태와 같이 제1 내부 전극(321) 및/또는 제2 내부 전극(322)이 용량부(320)의 제3 방향(Z 방향)으로 노출되도록 배치되더라도 제1 마진부(313) 및 제2 마진부(312)에 의해 제1 및 제2 내부 전극(321, 322)은 세라믹 바디(310)의 외부로 노출되지 않을 수 있다. 따라서 최외각 제1 내부 전극(321) 및/또는 제2 내부 전극(322)의 제3 방향(Z 방향)에 유전체층(311)이 배치되지 않을 수 있으며, 용량부(320)의 가장 외각까지 내부 전극이 배치됨으로써 유효 용량을 극대화할 수 있다.
상기 실시형태에서, 적층 세라믹 전자부품(300)의 세라믹 바디(310)는 제1 마진부(313) 및 제2 마진부(312)가 접하는 제1 계면(313a) 및 제2 계면(312a)을 포함할 수 있다.
상기 용량부, 내부 전극, 마진부 및 계면 등에 대한 설명은 전술한 바와 동일하므로 생략하기로 한다.
본 발명에 따른 적층 세라믹 전자부품(100)의 마진부를 형성하는 방법은 특별히 제한되는 것은 아니나, 예를 들어 제1 마진부(113)를 형성하기 위한 세라믹 시트 및 제2 마진부(112)를 형성하기 위한 세라믹 시트를 부착하여 형성할 수 있다. 도 10은 본 발명에 일 예시에 따른 적층 세라믹 전자부품(100)을 제조하는 방법을 모식적으로 나타내는 개략도이다. 도 10을 참조하면, 용량부(120)를 먼저 형성한 후, 상기 용량부(120)에 제1 마진부(113) 및 제2 마진부(112)를 형성하는 세라믹 시트 2장을 부착하는 방법을 사용할 수 있다. 상기 제1 및 제2 마진부(113, 112)는, 용량부(120)를 지그 등에 고정한 후 세라믹 시트를 전사하여 형성하는 방법을 사용할 수 있으나, 이에 제한되는 것은 아니다.
본 발명의 일 예시에 따른 적층 세라믹 전자부품(100)는 세라믹 바디(110)의 외부 면에 제1 외부 전극(131) 및 제2 외부 전극(132)이 배치될 수 있다. 제1 외부 전극(131)은 제1 내부 전극(121)과 연결되며, 제2 외부 전극(132)은 제2 내부 전극(122)과 연결될 수 있다.
상기 제1 외부 전극(131) 및 제2 외부 전극(132)은 도전성 금속 및 글라스를 포함하는 소성 전극일 수 있다. 상기 도전성 금속은 예를 들어 니켈(Ni), 구리(Cu), 주석(Sn), 팔라듐(Pd), 백금(Pt), 철(Fe), 금(Au), 은(Ag), 텅스텐(W), 티타늄(Ti), 납(Pb) 및 이들의 합금 중 하나 이상을 포함할 수 있다. 상기 글라스는 산화물들이 혼합된 조성일 수 있으며, 특별히 제한되는 것은 아니나 규소 산화물, 붕소 산화물, 알루미늄 산화물, 전이금속 산화물, 알칼리 금속 산화물 및 알칼리 토금속 산화물로 이루어진 군으로부터 선택된 하나 이상일 수 있다. 상기 전이금속은 아연(Zn), 티타늄(Ti), 구리(Cu), 바나듐(V), 망간(Mn), 철(Fe) 및 니켈(Ni)로 이루어진 군으로부터 선택되고, 상기 알칼리 금속은 리튬(Li), 나트륨(Na) 및 칼륨(K)으로 이루어진 군으로부터 선택되며, 상기 알칼리 토금속은 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr) 및 바륨(Ba)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 제1 외부 전극(131) 및 제2 외부 전극(132)의 형성 방법의 예시로 도전성 금속을 포함하는 도전성 페이스트에 세라믹 바디(110)를 딥핑한 후 소성하여 형성하거나, 상기 도전성 페이스트를 세라믹 바디(110)의 표면에 스크린 인쇄법 또는 그라비아 인쇄법 등으로 인쇄하고 소성하여 형성할 수 있다. 또한, 상기 도전성 페이스트를 세라믹 바디(110)의 표면에 도포하거나 또는 상기 도전성 페이스트를 건조시킨 건조막을 세라믹 바디(110) 상에 전사한 후 이를 소성하여 형성하는 방법 등을 들 수 있으나, 이에 제한되는 것은 아니다. 예를 들어 상기 방법 이외에의 다양한 방법으로 도전성 페이스트를 세라믹 바디(110) 상에 형성한 후 이를 소성하여 형성할 수 있다.
하나의 예시에서. 본 발명에 따른 적층 세라믹 전자부품(100)은 제1 외부 전극(131) 및 제2 외부 전극(132) 상에 각각 배치되는 도금층을 추가로 포함할 수 있다. 상기 도금층은 구리(Cu), 니켈(Ni), 주석(Sn), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Ag), 텅스텐(W), 티타늄(Ti), 납(Pb) 및 이들의 합금으로 이루어진 군에서 선택되는 1종 이상을 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 도금층은 단수 층 또는 복수 층형성될 수 있으며, 스퍼터 또는 전해 도금(Electric Deposition)에 의해 형성될 수 있으나, 이에 제한되는 것은 아니다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층 세라믹 전자부품
111: 유전체층
113: 제1 마진부
112: 제2 마진부
121: 제1 내부 전극
122: 제2 내부 전극
131: 제1 외부 전극
132: 제2 외부 전극

Claims (25)

  1. 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극 및 제2 내부 전극을 포함하는 세라믹 바디;
    상기 제1 내부 전극과 연결되는 제1 외부 전극; 및
    상기 제2 내부 전극과 연결되는 제2 외부 전극;을 포함하며,
    상기 세라믹 바디는 제1 방향으로 서로 대향하는 제1면 및 제2면, 제2 방향으로 서로 대향하는 제3면 및 제4면 및 제3 방향으로 서로 대향하는 제5면 및 제6면을 포함하고, 제3 방향으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하여 용량이 형성되는 용량부, 상기 용량부의 제3 면 및 제5 면 상에 배치되는 제1 마진부 및 상기 용량부의 제4 면 및 제6 면 상에 배치되고, 상기 제1 마진부와 구별되는 제2 마진부를 포함하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 제1 마진부는 상기 용량부의 제3 면 및 제5 면과 동시에 접하여 배치되고,
    상기 제2 마진부는 상기 용량부의 제4 면 및 제6 면과 동시에 접하여 배치되는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 제1 마진부 및 제2 마진부는 각각 단일 구조인 적층 세라믹 전자부품.
  4. 제1항에 있어서,
    상기 제1 마진부 및 제2 마진부가 접하는 영역에 배치되는 제1 계면 및 제2 계면을 포함하는 적층 세라믹 전자부품.
  5. 제4항에 있어서,
    상기 제1 계면은 상기 용량부의 제3 면과 동일한 평면 상에 배치되고, 상기 제2 계면은 상기 용량부의 제4 면과 동일한 평면 상에 배치되는 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 용량부의 제3 면과 제5 면이 접하는 모서리에는 제1 마진부 만이 배치되고,
    상기 용량부의 제4 면과 제6 면이 접하는 모서리에는 제2 마진부 만이 배치되는 적층 세라믹 전자부품.
  7. 제1항에 있어서,
    상기 제1 마진부 및 제2 마진부의 제2 방향의 폭의 최대값은 상기 용량부의 제3 면 및 제4 면 사이의 수직 거리의 최대값 보다 큰 적층 세라믹 전자부품.
  8. 제1항에 있어서,
    상기 용량부의 제3 면 상에 배치되는 제1 마진부의 평균 두께(a)에 대한 상기 용량부의 제5 면 상에 배치되는 제1 마진부의 평균 두께(b)의 두께 편차(｜a-b｜/a)는 5% 이하인 적층 세라믹 전자부품.
  9. 제1항에 있어서,
    상기 용량부의 제4 면 상에 배치되는 제2 마진부의 평균 두께(c)에 대한 상기 용량부의 제6 면 상에 배치되는 제2 마진부의 평균 두께(d)의 두께 편차(｜c-d｜/c)는 5% 이하인 적층 세라믹 전자부품.
  10. 제1항에 있어서,
    상기 제1 마진부와 제2 마진부의 평균 밀도가 상이한 적층 세라믹 전자부품.
  11. 제1항에 있어서,
    상기 제1 마진부와 제2 마진부는 각각 유전체 그레인을 포함하고,
    상기 제1 마진부의 유전체 그레인의 평균 입경과 상기 제2 마진부의 유전체 그레인의 평균 입경이 상이한 적층 세라믹 전자부품.
  12. 제1항에 있어서,
    상기 제1 마진부와 제2 마진부는 각각 마그네슘(Mg)을 포함하고,
    상기 제1 마진부의 마그네슘(Mg)의 함량과 상기 제2 마진부의 마그네슘(Mg)의 함량이 상이한 적층 세라믹 전자부품.
  13. 제1항에 있어서,
    상기 용량부의 제3 방향의 최외각의 유전체층의 평균 밀도는 상기 용량부의 제3 면 상에 배치되는 제1 마진부의 평균 밀도와 상이한 적층 세라믹 전자부품.

  14. 제1항에 있어서,
    상기 용량부의 유전체층과 제1 마진부는 각각 유전체 그레인을 포함하고,
    상기 용량부의 제3 방향의 최외각의 유전체층의 유전체 그레인의 평균 입경은 상기 용량부의 제3 면 상에 배치되는 제1 마진부의 유전체 그레인의 평균 입경과 상이한 적층 세라믹 전자부품.
  15. 제1항에 있어서,
    상기 제1 마진부는 상기 용량부 및 제2 마진부의 제2 방향의 일면과 제3 방향의 일면에 함께 접하여 배치되는 적층 세라믹 전자부품.
  16. 제1항에 있어서,
    상기 제1 마진부 및/또는 제2 마진부의 XZ 단면은 L자 형상인 적층 세라믹 전자부품.
  17. 제1항에 있어서,
    상기 제1 마진부 및/또는 제2 마진부의 평균 두께는 10 μm 이상, 25 μm 이하의 범위 내인 적층 세라믹 전자부품.
  18. 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극 및 제2 내부 전극을 포함하는 세라믹 바디;
    상기 제1 내부 전극과 연결되는 제1 외부 전극; 및
    상기 제2 내부 전극과 연결되는 제2 외부 전극;을 포함하며,
    상기 세라믹 바디는 제1 방향으로 서로 대향하는 제1면 및 제2면, 제2 방향으로 서로 대향하는 제3면 및 제4면 및 제3 방향으로 서로 대향하는 제5면 및 제6면을 포함하고, 제3 방향으로 적층된 제1 내부 전극 및 제2 내부 전극을 포함하여 용량이 형성되는 용량부, 상기 용량부의 제3 면 및 제5 면 상에 배치되는 제1 마진부 및 상기 용량부의 제4 면 및 제6 면 상에 배치되는 제2 마진부를 포함하는 적층 세라믹 전자부품.
  19. 제18항에 있어서,
    상기 제1 마진부는 상기 용량부의 제3 면 및 제5 면과 동시에 접하여 배치되고,
    상기 제2 마진부는 상기 용량부의 제4 면 및 제6 면과 동시에 접하여 배치되는 적층 세라믹 전자부품.
  20. 제2항 또는 제19항에 있어서,
    상기 제1 마진부의 일부는 상기 용량부의 제3 면 및 제5 면과 동시에 접하여 배치되고, 상기 제1 마진부의 나머지 일부는 상기 용량부의 제1 면 및 제2 면에 연장되어 배치되고,
    상기 제2 마진부의 일부는 상기 용량부의 제4 면 및 제6 면과 동시에 접하여 배치되고, 상기 제2 마진부의 나머지 일부는 상기 용량부의 제1 면 및 제2 면에 연장되어 배치되는 적층 세라믹 전자부품.
  21. 제2항 또는 제19항에 있어서,
    상기 제1 마진부는 상기 제2 마진부의 제2 방향의 일면, 제3 방향의 일면 및 상기 용량부와 동시에 접하여 배치되는 적층 세라믹 전자부품.
  22. 제2항 또는 제19항에 있어서,
    상기 제1 마진부는 상기 용량부의 제5 면 상에 배치되는 제1 내부 전극 또는 제2 내부 전극과 접하여 배치되는 적층 세라믹 전자부품.
  23. 제2항 또는 제19항에 있어서,
    상기 제2 마진부는 상기 용량부의 제6 면 상에 배치되는 제1 내부 전극 또는 제2 내부 전극과 접하여 배치되는 적층 세라믹 전자부품.
  24. 제1항에 있어서,
    상기 제1 마진부와 제2 마진부는 서로 구별되는 것인 적층 세라믹 전자부품.
  25. 제2항 또는 제19항에 있어서,
    상기 제1 마진부 및/또는 제2 마진부의 XZ 단면은 L자 형상인 적층 세라믹 전자부품.
KR1020200169232A 2020-12-07 2020-12-07 적층 세라믹 전자부품 KR20220080289A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200169232A KR20220080289A (ko) 2020-12-07 2020-12-07 적층 세라믹 전자부품
US17/237,166 US11488777B2 (en) 2020-12-07 2021-04-22 Multilayer ceramic electronic component and method of manufacturing the same
JP2021076187A JP2022090595A (ja) 2020-12-07 2021-04-28 積層セラミック電子部品
CN202110856486.9A CN114597067A (zh) 2020-12-07 2021-07-28 多层陶瓷电子组件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200169232A KR20220080289A (ko) 2020-12-07 2020-12-07 적층 세라믹 전자부품

Publications (1)

Publication Number Publication Date
KR20220080289A true KR20220080289A (ko) 2022-06-14

Family

ID=81804234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200169232A KR20220080289A (ko) 2020-12-07 2020-12-07 적층 세라믹 전자부품

Country Status (4)

Country Link
US (1) US11488777B2 (ko)
JP (1) JP2022090595A (ko)
KR (1) KR20220080289A (ko)
CN (1) CN114597067A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349669A (ja) 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH09320887A (ja) 1996-06-03 1997-12-12 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ及びその製造方法
JP5271377B2 (ja) * 2011-04-18 2013-08-21 太陽誘電株式会社 積層セラミックコンデンサ
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6370744B2 (ja) 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR102166128B1 (ko) * 2015-12-29 2020-10-15 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법
US10903006B2 (en) * 2017-12-07 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
JP7424740B2 (ja) * 2018-05-18 2024-01-30 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102141217B1 (ko) * 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
KR102620526B1 (ko) * 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11145463B2 (en) * 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11037733B2 (en) * 2018-10-11 2021-06-15 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor having dummy pattern
KR102262902B1 (ko) * 2019-08-23 2021-06-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20210081668A (ko) * 2019-12-24 2021-07-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2022057916A (ja) * 2020-09-30 2022-04-11 株式会社村田製作所 積層セラミックコンデンサ
KR20220052164A (ko) * 2020-10-20 2022-04-27 삼성전기주식회사 적층형 전자 부품
KR20220063555A (ko) * 2020-11-10 2022-05-17 삼성전기주식회사 적층 세라믹 커패시터
KR20220080289A (ko) * 2020-12-07 2022-06-14 삼성전기주식회사 적층 세라믹 전자부품

Also Published As

Publication number Publication date
US20220181083A1 (en) 2022-06-09
CN114597067A (zh) 2022-06-07
US11488777B2 (en) 2022-11-01
JP2022090595A (ja) 2022-06-17

Similar Documents

Publication Publication Date Title
US11488779B2 (en) Multilayer ceramic electronic component
KR20200078083A (ko) 커패시터 부품
US11894197B2 (en) Multilayer ceramic capacitor
US11476047B2 (en) Multilayer electronic component
US11587735B2 (en) Multilayer electronic component and manufacturing method thereof
JP5925628B2 (ja) 積層セラミック電子部品及びその製造方法
US20220199330A1 (en) Multi-layer ceramic electronic component and board for mounting the same
JP2021013012A (ja) キャパシタ部品
KR20220080289A (ko) 적층 세라믹 전자부품
KR20190116183A (ko) 적층 세라믹 전자부품
US11908626B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US11791103B2 (en) Multilayer ceramic electronic component
KR102500112B1 (ko) 적층 세라믹 커패시터
US20230290574A1 (en) Ceramic electronic component
US20230215650A1 (en) Multilayer electronic component
KR20230101317A (ko) 적층형 전자 부품
JP2023079141A (ja) 積層セラミックキャパシタ
JP2022111041A (ja) 積層型電子部品
KR20230097816A (ko) 적층형 전자 부품 및 그 제조방법
KR20210089860A (ko) 적층 세라믹 전자부품 및 이의 제조 방법
KR20210074678A (ko) 적층 세라믹 전자부품
CN116387031A (zh) 多层电子组件
CN116469686A (zh) 多层电子组件

Legal Events

Date Code Title Description
A201 Request for examination