JP2023079141A - 積層セラミックキャパシタ - Google Patents

Abstract

【課題】高温信頼性弱化を解決するとともに、誘電率低下を解決する。
【解決手段】積層セラミックキャパシタ１００は、誘電体層１１１及び誘電体層１１１と交互に配置される第１内部電極１２１及び第２内部電極１２２を含む本体１１０と、本体１１０上に配置されて第１内部電極１２１と連結される第１外部電極１３１及び第２内部電極１２２と連結される第２外部電極１３２とを含み、誘電体層１１１は、第１内部電極１２１に隣接した第１誘電体層１１１ａ、第２内部電極１２２に隣接した第２誘電体層１１１ｂ、第１誘電体層１１１ａ及び第２誘電体層１１１ｂの間に配置される第３誘電体層１１１ｃを含み、第１誘電体層１１１ａに含まれる誘電体グレインの平均粒径をＤ１、第２誘電体層１１１ｂに含まれる誘電体グレインの平均粒径をＤ２、第３誘電体層１１１ｃに含まれる誘電体グレインの平均粒径をＤ３とするとき、Ｄ１＜Ｄ３を満たし、Ｄ２＜Ｄ３を満たす。
【選択図】図５

Description

本発明は、積層セラミックキャパシタに関するものである。

積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン及び携帯電話など、様々な電子製品の印刷回路基板に装着され、電気を充電または放電させる役割を果たすチップ型のコンデンサである。

このような積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子機器の部品として使用されることができる。最近は、電子機器の小型化及び高性能化に伴い、積層セラミックキャパシタも小型化及び高容量化する傾向であり、このような流れにより積層セラミックキャパシタの高信頼性を確保する重要度が高まっている。

最近、積層セラミックキャパシタは、小型化及び高容量化を達成するために誘電体層または内部電極層の薄層化が進んでいる。このように、積層セラミックキャパシタの誘電体層の厚さが減少する場合、静電容量のような電気的性能は向上することができるが、電歪現象による電歪破壊に至る頻度が増加し、高温信頼性が弱くなるという問題が発生する可能性がある。また、薄い誘電体層を形成する場合、信頼性が弱くなる現象を緩和するために誘電体の粒径を小さくして微粒化する方案が考えられているが、誘電率が小さくなって所望の容量が得られないという問題が発生する可能性がある。

本発明のいくつかの目的の一つは、静電容量のような電気的性能の向上のために誘電体層の厚さを薄く形成する場合、電歪現象による電歪破壊が起こる現象を減らし、高温信頼性が弱くなるという問題を解決することである。

本発明のいくつかの目的の一つは、積層セラミックキャパシタの信頼性を向上させるために誘電体層の粒径を小さくする場合、誘電率が低くなるという問題点を解決することである。

ただし、本発明の目的は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

本発明の一実施形態による積層セラミックキャパシタは、誘電体層及び上記誘電体層と交互に配置される第１内部電極及び第２内部電極を含む本体と、上記本体上に配置されて上記第１内部電極と連結される第１外部電極及び上記第２内部電極と連結される第２外部電極とを含み、上記誘電体層は、上記第１内部電極に隣接した第１誘電体層、上記第２内部電極に隣接した第２誘電体層、上記第１誘電体層及び上記第２誘電体層の間に配置される第３誘電体層を含み、上記第１誘電体層に含まれる誘電体グレインの平均粒径をＤ１、上記第２誘電体層に含まれる誘電体グレインの平均粒径をＤ２、上記第３誘電体層に含まれる誘電体グレインの平均粒径をＤ３とするとき、Ｄ１＜Ｄ３を満たし、Ｄ２＜Ｄ３を満たす。

本発明の他の一実施形態による積層セラミックキャパシタは、誘電体層及び上記誘電体層を間に挟んで交互に配置される内部電極を含む本体と、上記本体上に配置されて上記内部電極と連結される外部電極とを含み、上記誘電体層は、上記第４誘電体層及び上記第４誘電体層が含む誘電体グレインの平均粒径より大きい平均粒径を有する誘電体グレインを含む第５誘電体層を含み、上記第４誘電体層の平均厚さをｔ４、上記第５誘電体層の平均厚さをｔ５とするとき、ｔ４＜ｔ５を満たす。

本発明のいくつかの効果の一つは、誘電体層の厚さを薄く形成する場合、電歪現象による電歪破壊が起こる現象を減らし、高温信頼性が弱くなるという問題を解決することである。

本発明のいくつかの効果の一つは、積層セラミックキャパシタの信頼性を向上させるために誘電体層の粒径を小さくする場合、誘電率が低くなるという問題点を解決することである。

ただし、本発明の多様かつ有益な利点及び効果は上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

本発明の一実施形態による積層セラミックキャパシタの斜視図を概略的に示したものである。 図１のＩ－Ｉ'線に沿った断面図を概略的に示したものである。 図１のＩＩ－ＩＩ'線に沿った断面図を概略的に示したものである。 本発明の一実施形態または他の一実施形態による誘電体層及び内部電極が積層された本体を分解して概略的に示した分解斜視図である。 本発明の一実施形態による図２のＰ１領域を拡大して示した図である。 本発明の他の一実施形態による図２のＰ２領域を拡大して示した図である。 誘電体グレインの平均粒径に実質的な差がない場合、電歪現象が起こる様相を示したグラフである。 誘電体グレインの平均粒径に実質的な差がある場合、電歪現象が起こる様相を示したグラフである。

以下では、具体的な実施形態及び添付の図面を参照して本発明の実施形態を説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどは、より明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

そして、図面において本発明を明確に説明するために、説明と関係のない部分は省略し、図面に示された各構成の大きさ及び厚さは、説明の便宜上、任意に示しているため、本発明は必ずしも図示されたものに限定されない。なお、同一思想の範囲内の機能が同一である構成要素については、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」というとき、これは特に反対される記載がない限り、他の構成要素を除外するものではなく、他の構成要素をさらに含むことができることを意味する。

図面において、第１方向は積層方向または厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向と定義することができる。

積層セラミックキャパシタ
以下では、図１～図８を参照して、本発明の一実施形態による積層セラミックキャパシタについて詳細に説明する。

本発明の一実施形態による積層セラミックキャパシタは、誘電体層及び上記誘電体層と交互に配置される第１内部電極及び第２内部電極を含む本体と、上記本体上に配置されて上記第１内部電極と連結される第１外部電極及び上記第２内部電極と連結される第２外部電極とを含み、上記誘電体層は、上記第１内部電極に隣接した第１誘電体層、上記第２内部電極に隣接した第２誘電体層、上記第１誘電体層及び上記第２誘電体層の間に配置される第３誘電体層を含み、上記第１誘電体層に含まれる誘電体グレインの平均粒径をＤ１、上記第２誘電体層に含まれる誘電体グレインの平均粒径をＤ２、上記第３誘電体層に含まれる誘電体グレインの平均粒径をＤ３とするとき、Ｄ１＜Ｄ３を満たし、Ｄ２＜Ｄ３を満たす。

図１を参照すると、本体１１０は、誘電体層１１１及び第１内部電極及び第２内部電極１２１、１２２が交互に積層されている。本体１１０の具体的な形状に特に限定はないが、図示のように、本体１１０は六面体形状またはこれと類似の形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

本体１１０は、第１方向に互いに対向する第１面及び第２面１、２、上記第１面及び第２面１、２と連結され、第２方向に互いに対向する第３及び第４面３、４、第１面及び第２面１、２と連結され、第３及び第４面３、４と連結され、第３方向に互いに対向する第５及び第６面５、６を有することができる。

本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１の間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量が得られる限り特に限定されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料またはチタン酸ストロンチウム系材料などを使用することができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、上記セラミック粉末の例示として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）等が一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３またはＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３等が挙げられる。

上記誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）などのパウダーに、本発明の目的に応じて様々なセラミック添加剤、有機溶剤、結合剤、分散剤などを添加することができる。

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａと、上記容量形成部Ａの上部及び下部に形成されたカバー部１１２、１１３とを含むことができる。

また、上記容量形成部Ａは、キャパシタの容量形成に寄与する部分であって、誘電体層１１１を間に挟んで複数の第１内部電極及び第２内部電極１２１、１２２を反復的に積層して形成することができる。

上記上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層または２つ以上の誘電体層を容量形成部Ａの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

上記上部カバー部１１２及び下部カバー部１１３は内部電極を含まず、誘電体層１１１と同じ材料を含むことができる。すなわち、上記上部カバー部１１２及び下部カバー部１１３は、セラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

また、上記容量形成部Ａの側面にはマージン部１１４、１１５が配置されてよい。マージン部１１４、１１５は、本体１１０の第６面６に配置されたマージン部１１４と、第５面５に配置されたマージン部１１５とを含むことができる。すなわち、マージン部１１４、１１５は、上記セラミック本体１１０の幅方向の両側面に配置されてよい。

マージン部１１４、１１５は、図３に示すように、上記本体１１０を第１及び第３方向（幅－厚さ）方向に切断した断面において、第１内部電極及び第２内部電極１２１、１２２の両端と本体１１０の境界面との間の領域を意味することができる。

マージン部１１４、１１５は、基本的に物理的または化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成される箇所を除いて導電性ペーストを塗布して内部電極を形成することにより形成されたものであってよい。

また、内部電極１２１、１２２による段差を抑制するために、積層後に内部電極が本体の第５及び第６面５、６に露出するように切断した後、単一誘電体層または２つ以上の誘電体層を容量形成部Ａの両側面に幅方向に積層してマージン部１１４、１１５を形成してもよい。

内部電極１２１、１２２は誘電体層１１１と交互に配置することができる。内部電極１２１、１２２は、第１内部電極及び第２内部電極１２１、１２２を含むことができる。第１内部電極及び第２内部電極１２１、１２２は、本体１１０を構成する誘電体層１１１を間に挟んで互いに対向するように交互に配置され、本体１１０の第３及び第４面３、４において、それぞれ第１内部電極及び第２外部電極と接触することができる。

図２を参照すると、第１内部電極１２１は第４面４と離隔し、第３面３で第１外部電極と接触し、第２内部電極１２２は第３面３と離隔し、第４面４で第２外部電極と接触することができる。このとき、第１内部電極及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離されてよい。

図４を参照すると、本体１１０は、第１内部電極１２１が印刷されたセラミックグリーンシートと第２内部電極１２２が印刷されたセラミックグリーンシートとを交互に積層した後、焼成して形成することができる。

内部電極１２１、１２２に含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち１つ以上であってよく、本発明がこれに限定されるものではない。

また、内部電極１２１、１２２は、セラミックグリーンシート上に導電性ペーストを印刷して内部電極を形成することができ、内部電極用導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを使用することができる。

一方、外部電極１３１、１３２は、金属などのように電気伝導性を有するものであれば、如何なる物質を使用して形成されてもよく、電気的特性、構造的安定性などを考慮して具体的な物質が決定されてよく、さらに多層構造を有してよい。

例えば、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａ及び電極層１３１ａ、１３２ａ上に形成されためっき層１３１ｂ、１３２ｂを含むことができる。

電極層１３１ａ、１３２ａに対するより具体的な例を挙げると、電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成電極であるか、又は導電性金属及び樹脂を含む樹脂系電極であってよい。

また、電極層１３１ａ、１３２ａは、本体上に焼成電極及び樹脂系電極が順次に形成された形態であってよい。また、電極層１３１ａ、１３２ａは、本体上に導電性金属を含むシートを転写する方式で形成されるか、又は焼成電極上に導電性金属を含むシートを転写する方式で形成されたものであってよい。

電極層１３１ａ、１３２ａに含まれる導電性金属として、電気伝導性に優れた材料を使用することができ、特に限定されない。例えば、導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）及びこれらの合金のうち１つ以上であってよい。

めっき層１３１ｂ、１３２ｂは、実装特性を向上させる役割を果たす。めっき層１３１ｂ、１３２ｂの種類は特に限定されず、Ｎｉ、Ｓｎ、Ｐｄ及びこれらの合金のうち１つ以上を含むめっき層であってよく、複数の層で形成されてよい。

めっき層１３１ｂ、１３２ｂに対するより具体的な例を挙げると、めっき層１３１ｂ、１３２ｂは、Ｎｉめっき層またはＳｎめっき層であってよく、電極層１３１ａ、１３２ａ上にＮｉめっき層及びＳｎめっき層が順次に形成された形態であってよく、Ｓｎめっき層、Ｎｉめっき層及びＳｎめっき層が順次に形成された形態であってよい。また、めっき層１３１ｂ、１３２ｂは、複数のＮｉめっき層及び／または複数のＳｎめっき層を含んでもよい。

積層セラミックキャパシタ１００のサイズは特に限定する必要はない。ただし、小型化及び高容量化を同時に達成するためには、誘電体層及び内部電極の厚さを薄くして積層数を増加させなければならないため、０４０２（長さ×幅、０．４ｍｍ×０．２ｍｍ）以下のサイズを有する積層型電子部品において、本発明による信頼性及び絶縁抵抗の向上効果がより顕著になることができる。

したがって、本体の第３及び第４面間の距離をＬ、上記第５及び第６面間の距離をＷと定義するとき、上記Ｌは０．４ｍｍ以下であり、上記Ｗは０．２ｍｍ以下であってよい。すなわち、０４０２（長さ×幅、０．４ｍｍ×０．２ｍｍ）サイズ以下の積層型電子部品であってよい。

積層セラミックキャパシタの場合、高エネルギー密度及び電気容量を得るために、誘電体材料としてＰＺＴ、ＢａＴｉＯ_３のような強誘電体（ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ）材料を使用することが多い。このような材料は、外部電場に対して機械的変形が発生するが、このような現象を電歪効果（Ｆｌｅｘｏｅｌｅｃｔｒｉｃｉｔｙ）という。

従来、小型化及び高容量化のために誘電体層を薄く形成する積層セラミックキャパシタの場合、キャパシタの内部電極の間に配置される誘電体層を同じ大きさの粉末を用いて焼結した。したがって、焼結後に上記誘電体層の誘電体グレインの粒径も一定の散布内に存在することができる。

外部から交流電場が印加されると、誘電体層を形成する強誘電体粒子は電歪効果により持続的に振動するようになるため、誘電体層をなす誘電体グレインの誘電体粒径に大きな差がない場合は、電歪効果により発生した振動を相殺できない可能性がある。その結果、積層セラミックキャパシタに持続的な応力を加えるようになり、積層セラミックキャパシタの内部に電歪クラックを形成させる可能性があり、このようなクラックは高温信頼性の劣化を招く可能性がある。

本発明の一実施形態による積層セラミックキャパシタによると、上記誘電体層１１１及び上記誘電体層１１１と交互に配置される第１内部電極及び第２内部電極１２１、１２２を含む本体１１０と、上記本体１１０上に配置されて上記第１内部電極１２１と連結される第１外部電極１３１及び上記第２内部電極１２２と連結される第２外部電極１３２とを含み、上記誘電体層１１１は、上記第１内部電極１２１に隣接した第１誘電体層１１１ａ、上記第２内部電極１２２に隣接した第２誘電体層１１１ｂ、上記第１誘電体層１１１ａ及び第２誘電体層１１１ｂの間に配置される第３誘電体層１１１ｃを含み、上記第１誘電体層１１１ａに含まれる誘電体グレインの平均粒径をＤ１、上記第２誘電体層１１１ｂに含まれる誘電体グレインの平均粒径をＤ２、上記第３誘電体層１１１ｃに含まれる誘電体グレインの平均粒径をＤ３とするとき、Ｄ１＜Ｄ３を満たし、Ｄ２＜Ｄ３を満たすことができる。

図７は、誘電体層の各領域に含まれる誘電体グレインの平均粒径に実質的な差がない場合、電歪現象が起こる様相を、図８は、誘電体層の各領域に含まれる誘電体グレインの平均粒径に実質的な差がある場合の様相を示したグラフである。

図７及び図８を参照すると、図７の場合、誘電体グレインの粒径に実質的な差がなく、電歪効果を相殺し難い。これに対し、図８の場合、誘電体層の各領域をなす誘電体グレインの粒径に実質的な差があるため、各領域別に電歪現象が起こる様相が異なる場合がある。具体的に、平均粒径のサイズが大きい領域では、電歪現象による振動の振動数が大きく、振幅が小さい。一方、平均粒径のサイズが小さい領域では、電歪現象による振動の振動数が小さく、振幅が大きい。したがって、誘電体層をなす各領域に含まれる誘電体グレインの平均粒径に十分に差がある場合、電歪効果による振動の相殺効果が発生する可能性がある。

電歪効果による振動の相殺効果が現れるようにするためには、好ましくは、各領域をなす誘電体グレインの平均粒径の差は５０ｎｍ以上であることが好ましいが、これに限定されるものではない。

したがって、本発明の一実施形態による積層セラミックキャパシタによると、上記誘電体層が複数の層で形成され、各層をなす誘電体グレインの平均粒径が互いに異なるため、電歪現象の相殺効果を誘導することができる。

また、誘電体層の一部の領域に小さい誘電体粒径を有する第１内部電極及び第２誘電体層を形成し、ＢＤＶ、ＤＣ－ＢＩＡＳ特性を向上させることができるとともに、上記第１内部電極及び第２誘電体層の間に相対的に大きい誘電体粒径を有する第３誘電体層を形成することにより、静電容量を確保することができる。

図５を参照すると、上記第１誘電体層１１１ａ、第２誘電体層１１１ｂ及び第３誘電体層１１１ｃは、互いに異なる平均粒径の誘電体グレインからなる誘電体層１１１を区分する単位であってよい。各領域をなしている誘電体グレインの粒径は、その製造方法に応じて各領域内で実質的に同一であってよく、一定の散布内の粒径を有するように調節されてよい。

また、第１誘電体層１１１ａに含まれる誘電体グレインの平均粒径Ｄ１、第２誘電体層１１１ｂに含まれる誘電体グレインの平均粒径Ｄ２、及び第３誘電体層１１１ｃに含まれる誘電体グレインの平均粒径Ｄ３は互いに異なるか又は実質的に同一であってよい。

Ｄ１、Ｄ２、Ｄ３が互いに異なる場合、誘電体層を走査電子顕微鏡（ＳＥＭ）を使用して観察すれば各領域の区別が容易となり得る。ここで、各領域に含まれる誘電体グレインの平均粒径の差は５０ｎｍ以上であることが好ましい。
ここで、第１誘電体層１１１ａは第１内部電極１２１の下面から第３誘電体層１１１ｃの上面までの領域を、第２誘電体層１１１ｂは第２内部電極１２２の上面から第３誘電体層１１１ｃの下面までの領域を意味することができる。

積層セラミックキャパシタのマージン部、カバー部及び誘電体層は誘電体グレインを含み、上記誘電体グレインの「平均粒径」は積層セラミック電子部品の中心を通る長さ方向－厚さ方向の断面に対して、長さ方向における等間隔の１０箇所を走査電子顕微鏡（ＳＥＭ）で撮影した後、イメージ分析プログラム（Ｌｅｉｃａ Ｍｉｃｒｏｓｙｓｔｅｍ社のＬＡＳ Ｘ Ｇｒａｉｎ Ｅｘｐｅｒｔ）を用いて計算した平均値を意味することができる。

一実施形態によると、上記Ｄ１に対する上記Ｄ３の比（Ｄ３／Ｄ１）は１．３～２．３を満たし、上記Ｄ２に対する上記Ｄ３の比（Ｄ３／Ｄ２）は１．３～２．３を満たすことができる。Ｄ３／Ｄ１及びＤ２／Ｄ１が１．３未満の場合、各領域別誘電体グレインの粒径差が少ないため、電歪現象を相殺する効果を誘導しにくい可能性がある。Ｄ３／Ｄ１及びＤ２／Ｄ１が２．３を超える場合、各領域別誘電体グレインの粒径差が大きくなるため、高温信頼性の劣化を招く可能性がある。Ｄ３／Ｄ１及びＤ２／Ｄ１を上記範囲となるように調節することにより、電歪現象をさらに相殺することができ、高温信頼性の劣化を防止することができる。

一実施形態によると、上記第１誘電体層１１１ａの平均厚さをｔ１、上記第２誘電体層１１１ｂの平均厚さをｔ２、上記第３誘電体層１１１ｃの平均厚さをｔ３とするとき、ｔ１＜ｔ３を満たし、ｔ２＜ｔ３を満たすことができる。第１内部電極及び第２誘電体層１１１ａ、１１１ｂは、第３誘電体層１１１ｃより小さい平均粒径を有する誘電体グレインからなっているため、ＤＣ－ｂｉａｓ、ＴＣＣ特性の向上、Ｓｈｏｒｔ不良の改善など、信頼性を向上させる役割を果たすことができる。

一方、第３誘電体層１１１ｃは、第１内部電極及び第２誘電体層１１１ａ、１１１ｂより大きい平均粒径を有する誘電体グレインからなっているため、高容量の積層セラミックキャパシタを確保する役割を果たすことができる。第１内部電極及び第２誘電体層１１１ａ、１１１ｂは信頼性の向上に寄与し、第３領域を間に挟んで配置されるため、その厚さｔ１、ｔ２が第３誘電体層１１１ｃの厚さｔ３に比べて１／３～１／１０のレベルであっても信頼性増加効果を奏することができる。

したがって、誘電体層１１１の各領域１１１ａ、１１１ｂ、１１１ｃの厚さｔ１、ｔ２、ｔ３を有機的に調節することにより、積層セラミックキャパシタの信頼性を向上させながらも高容量を確保することができる。

誘電体層１１１及び第１誘電体層～第３誘電体層１１１ａ、１１１ｂ、１１１ｃの平均厚さは、長さ及び厚さ方向（Ｌ－Ｔ）の断面を１万倍率の走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージをスキャンして測定することができる。より具体的に、スキャンされたイメージにおいて、容量形成部Ａの長さ方向における等間隔の１０箇所で誘電体層１１１の誘電体グレインの平均粒径が厚さ方向に沿って１．３倍～２．３倍に変化する区間を分けて第１誘電体層～第３誘電体層１１１ａ、１１１ｂ、１１１ｃに区分し、その厚さを測定した平均値であってよい。

誘電体層１１１の平均厚さが０．４１μｍ以下の薄膜の場合、電歪現象による振動によってより多くのクラックが発生する可能性があり、高容量を確保しにくい可能性がある。

しかし、誘電体層１１１の平均厚さが０．４１μｍ以下の場合であっても、Ｄ１＜Ｄ３を満たし、Ｄ２＜Ｄ３を満たすことにより、電歪現象を相殺して電歪クラックの発生を抑制すると同時に十分な静電容量を確保することができる。

ここで、誘電体層１１１の平均厚さが０．４１μｍ以下であるとは、必ずしも誘電体層１１１の平均厚さが０．４１μｍ以下でなければならないという意味ではなく、従来の積層セラミックキャパシタの誘電体層の厚さより薄いことを意味することができる。

第１誘電体層１１１ａ及び第２誘電体層１１１ｂに含まれる誘電体グレインの平均粒径Ｄ１、Ｄ２と第３誘電体層１１１ｃに含まれる誘電体グレインの平均粒径Ｄ３との差が５０ｎｍ未満の場合、電歪効果の相殺効果が十分でないため、電歪クラックの発生防止が難しい可能性があり、第１誘電体層～第３誘電体層１１１ａ、１１１ｂ、１１１ｃを区分しにくい可能性がある。

一実施形態によると、上記Ｄ１と上記Ｄ３との差は５０ｎｍ以上であり、上記Ｄ２と上記Ｄ３との差を５０ｎｍ以上に調節することにより、電歪効果の相殺効果を十分に確保して電歪クラックの発生を抑制することができる。一方、Ｄ１とＤ３との差及びＤ２とＤ３との差の上限値は、誘電体層１１１の厚さを考慮して決定することができる。

上述したように、第３誘電体層１１１ｃは、第１内部電極及び第２誘電体層１１１ａ、１１１ｂより誘電体グレインの粒径が大きく、積層セラミックキャパシタの容量を向上させる役割を果たすことができる。

したがって、第１内部電極及び第２誘電体層１１１ａ、１１１ｂを第３誘電体層１１１ｃの上面及び下面に配置する場合、信頼性確保の面では容易であるが、第３誘電体層１１１ｃの厚さｔ３が誘電体層の厚さｔｄに対して十分でない場合、積層セラミックキャパシタの高い静電容量を確保しにくい可能性がある。

一実施形態によると、上記誘電体層の厚さをｔｄとするとき、上記ｔｄに対する上記ｔ１の比（ｔ１／ｔｄ）は１／４以下であり、上記ｔｄに対するｔ２比（ｔ２／ｔｄ）は１／４以下に調節することにより、第１内部電極及び第２誘電体層１１１ａ、１１１ｂが第３誘電体層１１１ｃの上面または下面に配置されても積層セラミックキャパシタの高容量を確保することができると同時に、信頼性を向上させることができる。

以下では、本発明の他の一実施形態による積層セラミックキャパシタについて詳細に説明するが、上述した本発明の一実施形態による積層セラミックキャパシタの実施形態と重複する説明は省略する。

本発明の他の一実施形態による積層セラミックキャパシタによると、誘電体層及び上記誘電体層を間に挟んで交互に配置される内部電極を含む本体と、上記本体上に配置されて上記内部電極と連結される外部電極とを含み、上記誘電体層は、第４誘電体層及び第４誘電体層が含む誘電体グレインの平均粒径より大きい平均粒径を有する誘電体グレインを含む第５誘電体層を含み、上記第４誘電体層の平均厚さをｔ４、上記第５誘電体層の平均厚さをｔ５とするとき、ｔ４＜ｔ５を満たす。

図６を参照すると、上記誘電体層１１１は、互いに異なる平均粒径の誘電体グレインを含む第４誘電体層１１１ｄ及び第５誘電体層１１１ｅからなることができる。すなわち、第４誘電体層１１１ｄに含まれる誘電体グレインの平均粒径Ｄ４より第５誘電体層１１１ｅに含まれる誘電体グレインの平均粒径Ｄ５が大きくてよい。

ここで、Ｄ５がＤ４よりも大きいとは、上述した電歪現象の相殺効果が起こるのに十分な差があるという意味であってよく、好ましくは５０ｎｍ以上の差があるか、上記第４誘電体層１１１ｄに含まれる誘電体グレインの平均粒径Ｄ４に対する上記第５誘電体層１１１ｅに含まれる誘電体グレインの平均粒径Ｄ５の比（Ｄ５／Ｄ４）は１．３以上であることを意味することができる。

図６では、第４誘電体層１１１ｄが誘電体層１１１の上部に、第５誘電体層１１１ｅが誘電体層１１１の下部に形成されているが、本発明はこれに限定されず、第４誘電体層１１１ｄと第５誘電体層１１１ｅが配置される位置は互いに変わることができる。

したがって、上記誘電体層１１１は、上記内部電極１２１、１２２の積層方向への一端面に隣接する第４誘電体層１１１ｄ及び上記内部電極の積層方向への他端面に隣接した第５誘電体層１１１ｅを含むことができるが、これに限定されるものではなく、上記誘電体層１１１は、第４誘電体層１１１ｄ及び第４誘電体層１１１ｄが含む誘電体グレインの平均粒径より大きい平均粒径を有する誘電体グレインを含む第５誘電体層１１１ｅを含むことができる。

また、上記第４誘電体層１１１ｄに含まれる誘電体グレインの平均粒径Ｄ４は、第５誘電体層１１１ｅに含まれる誘電体グレインの平均粒径Ｄ５より小さくてよい。ここで、Ｄ４とＤ５は５０ｎｍ以上の差があってよく、このような差により誘電体層は走査電子顕微鏡（ＳＥＭ）または透過電子顕微鏡（ＴＥＭ）で観察すれば十分に区分できる。一方、Ｄ４とＤ５との差の上限値は、誘電体層１１１の厚さを考慮して決定することができる。

第４誘電体層１１１ｄは、誘電体グレインの平均粒径Ｄ４が第５誘電体層１１１ｅの誘電体グレインの平均粒径Ｄ５より小さいため、高温信頼性を向上させる役割を果たすことができる。

第５誘電体層１１１ｅは、誘電体グレインの平均粒径Ｄ５が第４誘電体層１１１ｄの誘電体グレインの平均粒径Ｄ４より小さいため、静電容量を確保する役割を果たすことができる。

第４誘電体層１１１ｄは信頼性の向上に寄与するため、その厚さが第５誘電体層１１１ｅに比べて１／３～１／１０のレベルであっても信頼性増加効果を奏することができるのに対し、第５誘電体層１１１ｅは十分な静電容量を確保しなければならないため、全体誘電体層１１１内で十分な比重を占める必要がある。

本発明の他の一実施形態による積層セラミックキャパシタによると、誘電体グレインの平均粒径が相対的に小さい第４誘電体層１１１ｄの平均厚さｔ４より誘電体グレインの平均粒径が相対的に大きい第５誘電体層１１１ｅの厚さｔ５を大きくすることにより、積層セラミックキャパシタの信頼性を確保すると同時に、十分な静電容量を確保することができる。

一実施形態によると、上記第５誘電体層１１１ｅの平均厚さｔ５に対する上記第４誘電体層１１１ｄの平均厚さｔ４の比（ｔ４／ｔ５）は１／１０～１／３を満たすことができる。したがって、上述したように十分な静電容量を確保すると同時に高温信頼性を向上させることができる。

上述のようにＤ５／Ｄ４が１．３未満の場合、各領域別誘電体グレインの粒径差が少ないため、電歪現象を相殺する効果を誘導しにくい可能性がある。また、Ｄ５／Ｄ４が２．３を超える場合、各領域別誘電体グレインの粒径差が大きくなるため、高温信頼性の劣化を招く可能性がある。

一実施形態によると、上記第４誘電体層に含まれる誘電体グレインの平均粒径Ｄ４に対する上記第５誘電体層に含まれる誘電体グレインの平均粒径Ｄ５の比（Ｄ５／Ｄ４）は１．３～２．３を満たすことにより、電歪現象の相殺効果を誘導することができる程度に十分なＤ４及びＤ５の差を確保すると同時に、高温信頼性の劣化を防止することができる。

一実施形態によると、上記誘電体層１１１の平均厚さは０．４１μｍ以下であってよい。誘電体層の平均厚さが０．４１μｍ以下の薄膜の場合、電歪現象による振動によってより多くのクラックが発生する可能性があり、高容量を確保しにくい可能性がある。

しかし、誘電体層１１１の平均厚さが０．４１μｍ以下の場合であってもＤ４＜Ｄ５を満たし、ｔ４＜ｔ５を満たすことにより、電歪現象を相殺して電歪クラックの発生を抑制すると同時に十分な静電容量を確保することができる。ここで、誘電体層１１１の平均厚さが０．４１μｍ以下であるとは、必ずしも誘電体層１１１の平均厚さが０．４１μｍ以下でなければならないという意味ではなく、従来の積層セラミックキャパシタの誘電体層の厚さより薄いことを意味することができる。

積層セラミックキャパシタの製造方法
以下では、本発明の一実施形態による積層セラミックキャパシタの製造方法について説明し、上述する製造方法は、本発明の他の一実施形態による積層セラミックキャパシタを製造する場合にも同様に適用することができる。

まず、複数のセラミックグリーンシートを準備する。上記セラミックグリーンシートは、本体１１０の誘電体層１１１を形成するためのものであって、セラミック粉末、ポリマー及び溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード等の工法により所定の厚さ、例えば、０．４１μｍ以下の厚さを有するシート（ｓｈｅｅｔ）状に作製することができる。

通常、電極と電極との間の誘電体層は一つのセラミックシートで形成されるが、十分な厚さを確保するために同じセラミックシートを複数枚積層することもある。一方、本発明の一実施形態によると、内部電極の間の誘電体層を２つ以上の互いに異なるセラミックグリーンシートで形成することができる。ここで、互いに異なるセラミックグリーンシートとは、組成や材料となる粉末の大きさを意味することができる。

本発明の一実施形態によると、ＰＥＴフィルムの上面に微粒母材と粒成長を抑制することができるＭｇ、ＤｙまたはＴｂを添加して第１セラミックグリーンシートを形成する。その後、第１セラミックグリーンシートの上面に粗粒母材を使用して第２セラミックグリーンシートを形成する。

次に、第２セラミックグリーンシートの上面に第１セラミックグリーンシートと同じ組成を有する第３セラミックグリーンシートを形成する。このとき、セラミックグリーンシートに含まれる母材は、チタン酸バリウム（ＢａＴｉＯ_３）系化合物であってよく、好ましくはＢａ／Ｔｉが０．９９５０～１．００５０であってよいが、これに限定されるものではない。

したがって、焼成後、第１セラミックグリーンシートに対応する領域は誘電体層の第１誘電体層、第２セラミックグリーンシートに対応する領域は誘電体層の第３誘電体層、第３セラミックグリーンシートに対応する領域は誘電体層の第２誘電体層であってよい。誘電体層の各領域が形成される位置、厚さ、誘電体グレインの粒径は、上述した方法を用いて調節することができるが、これに限定されるものではない。

その後、上記各々のセラミックグリーンシートの少なくとも一面に所定の厚さ、例えば０．４１μｍ以下の厚さで内部電極用導電性ペーストを印刷して内部電極を形成する。

上記内部電極用導電性ペーストは、Ｎｉ：９４．０～９９．６ｗｔ％及びＣｕ：０．４～６．０ｗｔ％を含んで形成することができる。例えば、Ｎｉ粉末とＣｕ粉末を混合したり、Ｎｉ－Ｃｕ合金粉末を含んで内部電極用導電性ペーストを形成することができる。このとき、内部電極用導電性ペーストは、Ｎｉ－Ｃｕ合金粉末を含み、セラミック共材を含まなくてよい。内部電極用導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを使用することができる。

図４を参照すると、第１内部電極１２１が印刷されたセラミックグリーンシートと第２内部電極１２２が印刷されたセラミックグリーンシートとを交互に積層し、積層方向から加圧して積層された複数のセラミックグリーンシートとセラミックグリーンシート上に形成された内部電極とを互いに圧着させて積層体を構成することができる。

また、積層体の上下には、少なくとも１つ以上のセラミックグリーンシートを積層してカバー部１１２、１１３を形成することができる。カバー部１１２、１１３は、積層体の内部に位置する誘電体層１１１と同じ組成からなってよく、内部電極を含まないという点で誘電体層１１１との差異を有する。

その後、上記積層体を１つのキャパシタに対応する領域毎に切断してチップ化した後、高温で焼成して本体１１０を完成する。その後、本体１１０の両側面に露出した第１内部電極及び第２内部電極の露出部分を覆って第１内部電極及び第２内部電極と電気的に連結できるように第１内部電極及び第２外部電極１３１、１３２を形成することができる。このとき、第１内部電極及び第２外部電極１３１、１３２の表面には、必要に応じてニッケルまたは錫などでめっき処理を行うことができる。

（実施例）
下記表１は、積層セラミックキャパシタの活性領域内の誘電体層が互いに異なる、及び誘電体グレインの平均粒径を有する第４及び第５誘電体層に分けられるサンプルチップを準備した後、第４誘電体層に含まれる誘電体グレインの平均粒径Ｄ４に対する第５誘電体層に含まれる誘電体グレインの平均粒径Ｄ５の比による高温加速寿命、電歪クラックの発生頻度の変化を測定して記載したものである。

各領域に含まれる誘電体グレインの平均粒径は、以下のように測定することができる。誘電体グレインの「平均粒径」は、積層セラミック電子部品の中心を通る長さ方向－厚さ方向の断面に対して、長さ方向における等間隔の１０箇所を走査電子顕微鏡（ＳＥＭ）で撮影した後、イメージ分析プログラム（Ｌｅｉｃａ Ｍｉｃｒｏｓｙｓｔｅｍ社のＬＡＳ Ｘ Ｇｒａｉｎ Ｅｘｐｅｒｔ）を用いて計算した平均値を意味することができる。

高温加速寿命試験は、各試験番号当たり４００個のサンプルについて、１５０℃、２．０Ｖ、２４ＨＲの条件で高温加速寿命を評価し、発生故障の数を確認した。発生故障の場合、高温加速寿命の評価において絶縁抵抗が１０^４Ω以下の場合を発生故障であると判断した。

電歪クラックの発生頻度は電圧による変位発生量から確認することができ、電歪クラックを評価するために電圧を印加することができる基板に実装した。基板に実装する時に、基板のめっき部にペーストを塗布し、本体のカバー部で実装後、熱処理を行って基板上に固定した。本体カバー部の上段に変位センサーを装着し、電圧を加えて電歪クラックを確認することができる。電圧印加時の昇圧速度を２０Ｖ／ｓｅｃに設定し、０Ｖ～３５０Ｖまで印加した時にクラックが発生する電圧を確認することができ、Ｄ５／Ｄ４の比率に対する電歪クラックの発生電圧を相対比較することができる。

＊比較例

Ｄ５／Ｄ４が２．３を超える試験番号１～２の場合、高温加速寿命の向上効果が不足するか又はないことが確認できる。Ｄ５／Ｄ４が１．３より小さい試験番号９～１０の場合、電歪現象を相殺する効果がないか又は不足することが確認でき、１１～１２の場合、高温加速寿命の向上効果が不足することが確認できる。したがって、Ｄ５／Ｄ４は１．３～２．３を満たすことが好ましく、より好ましくはＤ５／Ｄ４が１．５～２．３を満たすことができる。

以上のように、本発明の実施形態について詳細に説明したが、本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当該技術分野の通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属するものと言える。

１００：積層セラミックキャパシタ
１１０：本体
１１１：誘電体層
１１１ａ：第１誘電体層
１１１ｂ：第２誘電体層
１１１ｃ：第３誘電体層
１１１ｄ：第４誘電体層
１１１ｅ：第５誘電体層
１１２、１１３：カバー部
１１４、１１５：マージン部
１２１：第１内部電極
１２２：第２内部電極
１３１：第１外部電極
１３２：第２外部電極
１３１ａ、１３２ａ：電極層
１３１ｂ、１３２ｂ：めっき層

Claims (15)

1. 誘電体層及び前記誘電体層を間に挟んで交互に配置される第１内部電極及び第２内部電極を含む本体と、前記本体上に配置されて前記第１内部電極と連結される第１外部電極及び前記第２内部電極と連結される第２外部電極とを含み、
   前記誘電体層は、前記第１内部電極に隣接した第１誘電体層、前記第２内部電極に隣接した第２誘電体層、前記第１誘電体層及び前記第２誘電体層の間に配置される第３誘電体層を含み、
   前記第１誘電体層に含まれる誘電体グレインの平均粒径をＤ１、前記第２誘電体層に含まれる誘電体グレインの平均粒径をＤ２、前記第３誘電体層に含まれる誘電体グレインの平均粒径をＤ３とするとき、Ｄ１＜Ｄ３及びＤ２＜Ｄ３を満たす、積層セラミックキャパシタ。
2. 前記Ｄ１に対する前記Ｄ３の比（Ｄ３／Ｄ１）は１．３～２．３を満たし、前記Ｄ２に対する前記Ｄ３の比（Ｄ３／Ｄ２）は１．３～２．３を満たす、請求項１に記載の積層セラミックキャパシタ。
3. 前記第１誘電体層の平均厚さをｔ１、前記第２誘電体層の平均厚さをｔ２、前記第３誘電体層の平均厚さをｔ３とするとき、ｔ１＜ｔ３及びｔ２＜ｔ３を満たす、請求項１または２に記載の積層セラミックキャパシタ。
4. 前記ｔ３に対する前記ｔ１の比（ｔ１／ｔ３）は１／１０～１／３を満たし、前記ｔ３に対する前記ｔ２の比（ｔ２／ｔ３）は１／１０～１／３を満たす、請求項３に記載の積層セラミックキャパシタ。
5. 前記誘電体層の平均厚さは０．４１μｍ以下である、請求項１～４のいずれか一項に記載の積層セラミックキャパシタ。
6. 前記Ｄ１と前記Ｄ３との差は５０ｎｍ以上であり、前記Ｄ２と前記Ｄ３との差は５０ｎｍ以上である、請求項１～５のいずれか一項に記載の積層セラミックキャパシタ。
7. 前記誘電体層の厚さをｔｄとするとき、前記ｔｄに対する前記ｔ１の比（ｔ１／ｔｄ）は１／４以下であり、前記ｔｄに対するｔ２の比（ｔ２／ｔｄ）は１／４以下である、請求項３または４に記載の積層セラミックキャパシタ。
8. 誘電体層及び前記誘電体層を間に挟んで交互に配置される内部電極を含む本体と、前記本体上に配置されて前記内部電極と連結される外部電極とを含み、
   前記誘電体層は、第４誘電体層及び第４誘電体層を含む誘電体グレインの平均粒径より大きい平均粒径を有する誘電体グレインを含む第５誘電体層を含み、
   前記第４誘電体層の平均厚さをｔ４、前記第５誘電体層の平均厚さをｔ５とするとき、ｔ４＜ｔ５を満たす、積層セラミックキャパシタ。
9. 前記ｔ５に対する前記ｔ４の比（ｔ４／ｔ５）は１／１０～１／３である、請求項８に記載の積層セラミックキャパシタ。
10. 前記第４誘電体層が含む誘電体グレインの平均粒径をＤ４、前記第５誘電体層が含む誘電体グレインの平均粒径をＤ５とするとき、
    前記Ｄ４に対する前記Ｄ５の比（Ｄ５／Ｄ４）は１．３～２．３である、請求項８または９に記載の積層セラミックキャパシタ。
11. 前記誘電体層の平均厚さは０．４１μｍ以下である、請求項８～１０のいずれか一項に記載の積層セラミックキャパシタ。
12. 前記第４誘電体層が含む誘電体グレインの平均粒径をＤ４、前記第５誘電体層が含む誘電体グレインの平均粒径をＤ５とするとき、
    前記Ｄ４と前記Ｄ５との差は５０ｎｍ以上である、請求項８～１１のいずれか一項に記載の積層セラミックキャパシタ。
13. 前記誘電体層の平均厚さをｔｄとするとき、前記ｔｄに対する前記ｔ４の比は１／４以下である、請求項８～１２のいずれか一項に記載の積層セラミックキャパシタ。
14. 前記第４誘電体層は前記第５誘電体層の上部に配置される、請求項８～１３のいずれか一項に記載の積層セラミックキャパシタ。
15. 前記第４誘電体層は前記第５誘電体層の下部に配置される、請求項８～１４のいずれか一項に記載の積層セラミックキャパシタ。

Images