JP2014053584A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】耐電圧特性を向上させるのみならず、信頼性に優れた大容量の積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明に係る積層セラミック電子部品は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置される第１及び第２内部電極と、上記セラミック本体の外側に形成され、第１及び第２内部電極と電気的に連結された第１及び第２外部電極と、を含み、上記誘電体層を上記セラミック本体の厚さ方向に３つの領域に分けるとき、上記３つの領域のうち中央部領域及び上下部領域の誘電体グレインの平均粒径は異なり、上記誘電体層の厚さをＴ１、上記中央部領域の厚さをＴ２、上記第１及び第２内部電極に隣接した上下部領域の厚さをそれぞれＴ３、Ｔ４とすると、Ｔ２≧０．４５Ｔ１及びＴ３＋Ｔ４≦０．５５Ｔ１を満たす。
【選択図】図３

Description

本発明は、耐電圧特性を向上させるのみならず、信頼性に優れた大容量の積層セラミック電子部品に関する。

最近、電子製品の小型化の傾向に伴い、積層セラミック電子部品にも小型化及び大容量化が求められている。

これにより、誘電体及び内部電極の薄膜化、多層化が多様な方法で試されており、最近は、誘電体層の厚さは薄くなって積層数が増加した積層セラミック電子部品が製造されている。

このような大容量化を具現するために誘電体層の厚さ及び内部電極層の厚さを薄くするほど、内部電極層の厚さが不均一になり、連続的に維持されて連結されず、部分的に切れて連結性が低下する。

内部電極層の厚さが不均一だと、内部電極層の厚さが厚い部分が誘電体層において近くに形成されて絶縁破壊電圧（ＢＤＶ）が低下するという問題があった。

上記問題点により、絶縁特性が低下して積層セラミック電子部品の信頼性が低下するという問題点もあった。

特開２００３−２６４１２０号公報

本発明は、耐電圧特性を向上させるのみならず、信頼性に優れた大容量の積層セラミック電子部品を提供する。

本発明の一実施形態は、誘電体層を含むセラミック本体と、上記セラミック本体内において上記誘電体層を介して対向するように配置される第１及び第２内部電極と、上記セラミック本体の外側に形成され、第１及び第２内部電極と電気的に連結された第１及び第２外部電極と、を含み、上記誘電体層を上記セラミック本体の厚さ方向に３つの領域に分けるとき、上記３つの領域のうち中央部領域及び上下部領域の誘電体グレインの平均粒径は異なり、上記誘電体層の厚さをＴ１、上記中央部領域の厚さをＴ２、上記第１及び第２内部電極に隣接した上下部領域の厚さをそれぞれＴ３、Ｔ４とすると、Ｔ２≧０．４５Ｔ１及びＴ３＋Ｔ４≦０．５５Ｔ１を満たす積層セラミック電子部品を提供する。

上記中央部領域の誘電体グレインの平均粒径をＧ１、上記上下部領域の誘電体グレインの平均粒径をＧ２とすると、Ｇ１≧１．５×Ｇ２を満たすことができる。

上記誘電体層の平均厚さは、０．６μｍ以下であることができる。

上記第１及び第２内部電極の平均厚さは、０．６μｍ以下であることができる。

上記第１及び第２内部電極は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）の合金からなる群より選択された一つ以上を含むことができる。

本発明の他の実施形態は、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを用意する段階と、導電性金属ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記セラミックグリーンシートを積層して誘電体層を含むセラミック本体を形成する段階と、上記セラミック本体の外側に第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極を形成する段階と、を含み、上記誘電体層を上記セラミック本体の厚さ方向に３つの領域に分けるとき、上記３つの領域のうち中央部領域及び上下部領域の誘電体グレインの平均粒径は異なり、上記誘電体層の厚さをＴ１、上記中央部領域の厚さをＴ２、上記第１及び第２内部電極に隣接した上下部領域の厚さをそれぞれＴ３、Ｔ４とすると、Ｔ２≧０．４５Ｔ１及びＴ３＋Ｔ４≦０．５５Ｔ１を満たす積層セラミック電子部品の製造方法を提供する。

上記中央部領域の誘電体グレインの平均粒径をＧ１、上記上下部領域の誘電体グレインの平均粒径をＧ２とすると、Ｇ１≧１．５×Ｇ２を満たすことができる。

上記誘電体層の平均厚さは、０．６μｍ以下であることができる。

上記第１及び第２内部電極の平均厚さは、０．６μｍ以下であることができる。

上記セラミックグリーンシートの積層数は、４００層以上であることができる。

上記導電性金属ペーストは、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）の合金からなる群より選択された一つ以上を含むことができる。

本発明によると、静電容量の大容量化を具現すると共に、加速寿命の延長、耐電圧特性及び信頼性に優れた大容量の積層セラミック電子部品を具現することができる。

本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 図１のＢ−Ｂ’線に沿った断面図である。 図２のＡ領域の拡大図である。 本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。

以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。なお、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。

図１は、本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は、図１のＢ−Ｂ’線に沿った断面図であり、図３は、図２のＡ領域の拡大図である。

図１から図３を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内において上記誘電体層１を介して対向するように配置される第１及び第２内部電極２１、２２と、上記セラミック本体１０の外側に形成され、第１及び第２内部電極２１、２２と電気的に連結された第１及び第２外部電極３１、３２と、を含み、上記誘電体層１を上記セラミック本体１０の厚さ方向に３つの領域に分けるとき、上記３つの領域のうち中央部領域及び上下部領域の誘電体グレインの平均粒径は異なり、上記誘電体層１の厚さをＴ１、上記中央部領域の厚さをＴ２、上記第１及び第２内部電極２１、２２に隣接した上下部領域の厚さをそれぞれＴ３、Ｔ４とすると、Ｔ２≧０．４５Ｔ１及びＴ３＋Ｔ４≦０．５５Ｔ１を満たすことができる。

以下では、本発明の一実施形態による積層セラミック電子部品を説明するにあたり、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されない。

上記セラミック本体１０は、六面体状を有することができるが、これに制限されない。

また、本実施形態の積層セラミックキャパシタにおいて、「長さ方向」は図１の「Ｌ」方向、「幅方向」は「Ｗ」方向、「厚さ方向」は「Ｔ」方向と定義する。ここで、「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同一概念で用いることができる。

本発明の一実施形態による積層セラミックキャパシタは、誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内において上記誘電体層１を介して対向するように配置される第１及び第２内部電極２１、２２と、上記セラミック本体１０の外側に形成され、第１及び第２内部電極２１、２２と電気的に連結された第１及び第２外部電極３１、３２と、を含むことができる。

上記第１及び第２内部電極２１、２２は、特に制限されないが、例えば、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）の合金などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つ以上の物質からなる導電性ペーストを用いて形成されることができる。

外部電極３１、３２は、静電容量を形成するために上記セラミック本体１０の外側に形成されることができ、上記第１及び第２内部電極２１、２２と電気的に連結されることができる。

上記外部電極３１、３２は、内部電極と同一材質の導電性物質で形成されることができるが、これに制限されない。例えば、銅（Ｃｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）などで形成されることができる。

上記外部電極３１、３２は、上記金属粉末にガラスフリットを添加して用意された導電性ペーストを塗布して焼成することで形成されることができる。

本発明の一実施形態によると、上記誘電体層１の平均厚さは０．６μｍ以下であることができる。

本発明の一実施形態において、上記誘電体層１の厚さは内部電極層２１、２２の間に配置される誘電体層１の平均厚さを意味することができる。

上記誘電体層１の平均厚さは、図２に示されているように、セラミック本体１０の長さ方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。

例えば、図２のように、セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の誘電体層に対し、長さ方向に等間隔である３０個の地点でその厚さを測定し、平均値を測定することができる。

上記等間隔である３０個の地点は、第１及び第２内部電極２１、２２が重畳される領域を意味する容量形成部から測定されることができる。

また、このような平均値測定を１０個以上の誘電体層に拡大して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。

一般に、積層セラミックキャパシタの高容量化に伴い、誘電体層の厚さは次第に薄くなっている。

この場合、セラミックグリーンシートの成形後に内部電極を塗布し、これを積層して焼成すると、誘電体層及び内部電極がきちんと接着している構造ではなく、誘電体及び内部電極の表面粗度により、一部領域において内部電極の屈曲が発生する可能性がある。

上記内部電極の屈曲により、一つの誘電体層には、厚さがもっとも薄く測定される領域が生じる可能性がある。

上記誘電体層の最も薄い厚さ領域において絶縁破壊が発生する可能性が高くなる。

上記問題を解決するために、本発明の一実施形態によると、上記誘電体層１を上記セラミック本体１０の厚さ方向に３つの領域に分けるとき、上記３つの領域のうち中央部領域及び上下部領域の誘電体グレインの平均粒径は異なり、上記誘電体層１の厚さをＴ１、上記中央部領域の厚さをＴ２、上記第１及び第２内部電極２１、２２に隣接した上下部領域の厚さをそれぞれＴ３、Ｔ４とすると、Ｔ２≧０．４５Ｔ１及びＴ３＋Ｔ４≦０．５５Ｔ１を満たすことができる。

上記中央部領域及び上下部領域の誘電体グレインの平均粒径を異なるように調節することで、上記誘電体層の最も薄い厚さ領域における絶縁破壊の発生可能性を減らすことができる。

具体的には、上記中央部領域の誘電体グレインの平均粒径をＧ１、上記上下部領域の誘電体グレインの平均粒径をＧ２とすると、Ｇ１≧１．５×Ｇ２を満たすことができる。

即ち、上記中央部領域の誘電体グレインの平均粒径Ｇ１が上記上下部領域の誘電体グレインの平均粒径Ｇ２の１．５倍以上になるように調節することで、上記誘電体層における絶縁破壊の発生可能性を減らすことができる。

一般の積層セラミックキャパシタのように、内部の誘電体層における誘電体グレインの平均粒径が同一であると、上記誘電体層の最も薄い厚さ領域において測定される１層当たりの粒子数が少なすぎて絶縁破壊が発生する可能性が高くなる。

しかし、中央部領域に比べて上下部領域の誘電体グレインの平均粒径を小さくすると、上記誘電体層の最も薄い厚さ領域において測定される１層当たりの粒子数が十分に確保できるため、絶縁破壊が発生しない。

上記中央部領域の誘電体グレインの平均粒径Ｇ１が上記上下部領域の誘電体グレインの平均粒径Ｇ２の１．５倍未満であると、上記誘電体層の最も薄い厚さ領域において測定される１層当たりの粒子数が十分に確保できないため、絶縁破壊が発生する可能性がある。

上記各領域の誘電体グレインの平均粒径は、走査電子顕微鏡（ＳＥＭ）から抽出した誘電体層の断面写真を分析して測定することができる。

例えば、ＡＳＴＭ（Ａｍｅｒｉｃａｎ Ｓｏｃｉｅｔｙ ｆｏｒ Ｔｅｓｔｉｎｇ ａｎｄ Ｍａｔｅｒｉａｌｓ）Ｅ１１２で規定する平均グレインサイズの標準測定方法を支援するグレインサイズ測定ソフトウェアを用いて誘電体層の各領域の平均グレインサイズを測定することができる。

また、上記誘電体層１の厚さをＴ１、上記中央部領域の厚さをＴ２、上記第１及び第２内部電極２１、２２に隣接した上下部領域の厚さをそれぞれＴ３、Ｔ４とすると、Ｔ２≧０．４５Ｔ１及びＴ３＋Ｔ４≦０．５５Ｔ１を満たすことができる。

まず、上記中央部領域の厚さＴ２は、上記誘電体層１の厚さＴ１の０．４５倍以上になるように形成されることができる。

上記のように中央部領域の厚さＴ２が上記誘電体層１の厚さＴ１の０．４５倍以上になるように形成されると、相対的に平均粒径がより大きい誘電体グレインが存在する中央部領域によって誘電率が増加するため、積層セラミックキャパシタにおいて高容量を確保することができる効果がある。

即ち、上記中央部領域の厚さＴ２が上記誘電体層１の厚さＴ１の０．４５倍未満に形成されると、平均粒径が小さい誘電体グレインが存在する領域の比率が増加するため、誘電率の減少による容量低下の問題が発生する可能性がある。

また、相対的に平均粒径がより大きい誘電体グレインが存在する領域の比率が大きすぎると、誘電体層において１層当たりに存在する誘電体グレインの数が少なくなることから、漏れ電流に対するバリア（ｂａｒｒｉｅｒ）の役割をすることができるグレインバウンダリー（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）の減少により、信頼性低下の問題が発生する恐れがある。

従って、上記第１及び第２内部電極２１、２２に隣接した上下部領域の厚さＴ３、Ｔ４の合計が上記誘電体層１の厚さＴ１の０．５５倍以下になるように調節する。

これにより、漏れ電流に対するバリア（ｂａｒｒｉｅｒ）の役割をすることができるグレインバウンダリー（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）を十分に確保することができるため、信頼性低下の問題も解決することができる。

上記第１及び第２内部電極２１、２２に隣接した上下部領域の厚さＴ３、Ｔ４の合計が上記誘電体層１の厚さＴ１の０．５５倍を超過すると、相対的に平均粒径がより小さい誘電体グレインが存在する領域が増えるため、誘電率の減少による容量低下の問題が発生する恐れがある。

本発明の一実施形態によると、上記中央部領域の厚さＴ２を上記誘電体層１の厚さＴ１の０．４５倍以上、上記第１及び第２内部電極２１、２２に隣接した上下部領域の厚さＴ３、Ｔ４の合計を上記誘電体層１の厚さＴ１の０．５５倍以下に調節することで、信頼性に優れた高容量の積層セラミックキャパシタを具現することができる。

上記のような一つの誘電体層１内における領域別誘電体グレインの平均粒径を異なるように調節すると共に、誘電体グレインの平均粒径による各領域の厚さを調節する方法については、特に制限されない。上記方法に対する具体的な説明は後述する。

また、上記第１及び第２内部電極２１、２２の焼成後の平均厚さは、静電容量を形成することができるならば、特に制限されない。例えば、０．６μｍ以下であることができる。

上記第１及び第２内部電極２１、２２の平均厚さは、図２に示されているように、セラミック本体１０の長さ方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして測定することができる。

例えば、図２のように、セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でスキャンしたイメージから抽出した任意の誘電体層に対し、長さ方向に等間隔である３０個の地点でその厚さを測定し、平均値を測定することができる。

上記等間隔である３０個の地点は、第１及び第２内部電極２１、２２が重畳される領域を意味する容量形成部から測定されることができる。

また、このような平均値測定を１０個以上の誘電体層に拡大して平均値を測定すると、誘電体層の平均厚さをさらに一般化することができる。

図４は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。

図４を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを用意する段階と、導電性金属ペーストを用いて上記セラミックグリーンシート上に内部電極パターンを形成する段階と、上記セラミックグリーンシートを積層して誘電体層を含むセラミック本体を形成する段階と、上記セラミック本体の外側に第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極を形成する段階と、を含むことができる。

また、本発明の他の実施形態による積層セラミック電子部品の製造方法は、上記誘電体層を上記セラミック本体の厚さ方向に３つの領域に分けるとき、上記３つの領域のうち中央部領域及び上下部領域の誘電体グレインの平均粒径は異なり、上記誘電体層の厚さをＴ１、上記中央部領域の厚さをＴ２、上記第１及び第２内部電極に隣接した上下部領域の厚さをそれぞれＴ３、Ｔ４とすると、Ｔ２≧０．４５Ｔ１及びＴ３＋Ｔ４≦０．５５Ｔを満たすことができる。

以下では、本発明の他の実施形態による積層セラミック電子部品の製造方法を説明するにあたり、上述した本発明の一実施形態による積層セラミック電子部品の特徴と同一の部分は説明の重複を避けるため、ここでは省略する。

上記誘電体層を上記セラミック本体の厚さ方向に３つの領域に分けるとき、上記３つの領域のうち中央部領域及び上下部領域の誘電体グレインの平均粒径は異なり、上記誘電体層の厚さをＴ１、上記中央部領域の厚さをＴ２、上記第１及び第２内部電極に隣接した上下部領域の厚さをそれぞれＴ３、Ｔ４とすると、Ｔ２≧０．４５Ｔ１及びＴ３＋Ｔ４≦０．５５Ｔ１を満たすように製造する方法については、特に制限されない。

上記のような一つの誘電体層１内における領域別誘電体グレインの平均粒径を異なるように調節すると共に、誘電体グレインの平均粒径による各領域の厚さを調節する方法の一例として、セラミックグリーンシートを別に用意することが挙げられる。

具体的には、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを用意する段階において、異なる平均粒径を有するセラミック粉末をそれぞれ含むスラリーを別に製造した後、セラミックグリーンシートを用意することができる。

この場合、一つのセラミックグリーンシート上に相対的により小さい平均粒径を有するセラミック粉末を含むスラリーとより大きい平均粒径を有するセラミック粉末を含むスラリーとを順次に塗布することで、上記誘電体層内における領域別誘電体グレインの平均粒径を異なるように調節することができる。

または、相対的により小さい平均粒径を有するセラミック粉末を含むスラリーとより大きい平均粒径を有するセラミック粉末を含むスラリーとを別に用意し、セラミックグリーンシートを用意してから接合することもできる。

他の方法としては、セラミックグリーンシートを用意した後、相対的に平均粒径が異なるセラミック粉末を含むスラリーを上記セラミックグリーンシート上にコーティングする方法を用いることもできる。

または、導電性金属ペーストを用いて内部電極パターンが形成されたセラミックグリーンシート上に相対的に平均粒径が異なるセラミック粉末を含むスラリーをコーティングしたり、相対的に平均粒径が異なるセラミック粉末を含むスラリーで製作されたセラミックグリーンシートを接合したりする方法を用いることもできる。

上記多様な方法は単独で用いることもでき、二つ以上の方法を同時に適用して一つの誘電体層１内における領域別誘電体グレインの平均粒径を異なるように調節すると共に、誘電体グレインの平均粒径による各領域の厚さを調節することができるが、これに制限されるものではない。

上記セラミックグリーンシートの積層数は、特に制限されないが、高容量の積層セラミック電子部品を製造するために、例えば、４００層以上であることができる。

上記積層数が４００層未満の場合、誘電体層及び内部電極層の厚さが厚くて内部電極の連結性問題及び耐電圧特性の問題が発生しない。

即ち、上記積層数が４００層以上の場合のみに誘電体層の厚さが薄くなって内部電極の連結性が問題になり、これにより、耐電圧特性が低下するという問題があり得る。

上記導電性金属ペーストは、特に制限されないが、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）の合金からなる群より選択された一つ以上を含むことができる。

以下では、実施例を挙げて本発明について詳細に説明するが、本発明がこれに制限されるものではない。

本実施例は、０．６μｍ以下の平均厚さを有する誘電体層１を適用した積層セラミックキャパシタに対し、上記誘電体層を上記セラミック本体の厚さ方向に３つの領域に分けるとき、中央部領域及び上下部領域における誘電体グレインの平均粒径及び厚さによる信頼性向上の有無を実験するために行われた。

本実施例による積層セラミックキャパシタは、以下のような段階で製作された。

まず、平均粒径が０．１μｍであるチタン酸バリウム（ＢａＴｉＯ_３）などの粉末を含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して１．０５μｍ及び０．９５μｍの厚さを有するように製造した複数個のセラミックグリーンシートを用意した。

次に、ニッケル粉末５０ｗｔ％、有機バインダ、分散剤及び有機溶剤などで内部電極用導電性ペーストを用意した。

上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法で塗布して内部電極を形成した後、４００〜５００層を積層して積層体を製作した。

その後、圧着及び切断して１００５規格サイズ（Ｓｉｚｅ）のチップを製作し、上記チップをＨ_２０．１％以下の還元雰囲気において温度１０５０〜１２００℃で焼成した。

続いて、外部電極を形成し、メッキなどの工程を経て積層セラミックキャパシタとして製作した。

比較例は、誘電体層を上記セラミック本体の厚さ方向に３つの領域に分けるとき、中央部領域及び上下部領域における誘電体グレインの平均粒径及び厚さを本発明の範囲と異なるように製作したり、一般の方法で製作したりした。

また、誘電体層の中央部領域及び上下部領域の厚さは、セラミック本体１０の幅Ｗ方向の中央部で切断した長さ及び厚さ方向Ｌ−Ｔの断面に対し、容量形成部から測定された。

上記誘電体層の中央部領域及び上下部領域の厚さを測定するために、上記誘電体層１０個を任意に抽出して走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンして厚さを測定した。

上記誘電体層の中央部領域及び上下部領域の誘電体グレインの平均粒径は、走査電子顕微鏡（ＳＥＭ）から抽出された誘電体層の断面写真を分析して測定した。

具体的には、ＡＳＴＭ（Ａｍｅｒｉｃａｎ Ｓｏｃｉｅｔｙ ｆｏｒ Ｔｅｓｔｉｎｇ ａｎｄ Ｍａｔｅｒｉａｌｓ）Ｅ１１２で規定する平均グレインサイズの標準測定方法を支援するグレインサイズ測定ソフトウェアを用いて誘電体層の各領域の平均グレインサイズを測定した。

下記表１は、誘電体層の中央部領域及び上下部領域の厚さによる絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ、ＢＤＶ）及び平均故障時間（Ｍｅａｎ Ｔｉｍｅ Ｔｏ Ｆａｉｌｕｒｅ、ＭＴＴＦ）を比較したものである。

上記絶縁破壊電圧は誘電体または絶縁体で絶縁破壊が発生する電圧を意味し、平均故障時間は修理が不可能な装置または部品における平均故障時間を意味する。これは、電子部品の信頼性を評価するための測定法のうちの一つである。

上記絶縁破壊電圧及び平均故障時間は、特に制限されないが、一般の測定方法を用いて測定された。

Ｔ１ 誘電体層の厚さ
Ｔ２ 誘電体層の中央部領域の厚さ
Ｔ３ 誘電体層の上部領域の厚さ
Ｔ４ 誘電体層の下部領域の厚さ
＊ 比較例

上記表１を参照すると、試料１は従来の方法で製作されたもので、誘電体層内における誘電体グレインの平均粒径が同一の場合、絶縁破壊電圧及び平均故障時間が低くて信頼性に問題があることが分かる。

また、試料２から４は、誘電体層が二つの領域に分けられた場合で、従来の方法によって製作された場合に比べて絶縁破壊電圧及び平均故障時間が多少上昇したことが分かる。

しかし、高容量の積層セラミックキャパシタにおいて優れた信頼性を確保するための絶縁破壊電圧及び平均故障時間の基準には満たさないものと判断される。

試料５から７は、誘電体層を上記セラミック本体の厚さ方向に３つの領域に分けるとき、中央部領域及び上下部領域における誘電体グレインの平均粒径及び厚さが本発明の数値範囲内にある場合で、絶縁破壊電圧及び平均故障時間の測定値がさらに高いことが分かる。

従って、本発明の一実施形態による積層セラミックキャパシタは、高容量を具現すると共に、絶縁破壊電圧及び平均故障時間が高くて信頼性に非常に優れていることが分かる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。

１ 誘電体層
１０ セラミック本体
２１、２２ 第１及び第２内部電極
３１、３２ 第１及び第２外部電極
３ 誘電体層の中央部領域の誘電体グレイン
４ 誘電体層の上下部領域の誘電体グレイン
Ｔ１ 誘電体層の厚さ
Ｔ２ 誘電体層の中央部領域の厚さ
Ｔ３ 誘電体層の上部領域の厚さ
Ｔ４ 誘電体層の下部領域の厚さ
Ｇ１ 誘電体層の中央部領域の誘電体グレインの平均粒径
Ｇ２ 誘電体層の上下部領域の誘電体グレインの平均粒径

Claims (11)

1. 誘電体層を含むセラミック本体と、
   前記セラミック本体内において前記誘電体層を介して対向するように配置される第１及び第２内部電極と、
   前記セラミック本体の外側に形成され、第１及び第２内部電極と電気的に連結された第１及び第２外部電極と、を含み、
   前記誘電体層を前記セラミック本体の厚さ方向に３つの領域に分けるとき、前記３つの領域のうち中央部領域及び上下部領域の誘電体グレインの平均粒径は異なり、前記誘電体層の厚さをＴ１、前記中央部領域の厚さをＴ２、前記第１及び第２内部電極に隣接した上下部領域の厚さをそれぞれＴ３、Ｔ４とすると、Ｔ２≧０．４５Ｔ１及びＴ３＋Ｔ４≦０．５５Ｔ１を満たす、積層セラミック電子部品。
2. 前記中央部領域の誘電体グレインの平均粒径をＧ１、前記上下部領域の誘電体グレインの平均粒径をＧ２とすると、Ｇ１≧１．５×Ｇ２を満たす、請求項１に記載の積層セラミック電子部品。
3. 前記誘電体層の平均厚さは０．６μｍ以下である、請求項１に記載の積層セラミック電子部品。
4. 前記第１及び第２内部電極の平均厚さは０．６μｍ以下である、請求項１に記載の積層セラミック電子部品。
5. 前記第１及び第２内部電極は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）の合金からなる群より選択された一つ以上を含む、請求項１に記載の積層セラミック電子部品。
6. セラミック粉末を含むスラリーを用いてセラミックグリーンシートを用意する段階と、
   導電性金属ペーストを用いて前記セラミックグリーンシート上に内部電極パターンを形成する段階と、
   前記セラミックグリーンシートを積層して誘電体層を含むセラミック本体を形成する段階と、
   前記セラミック本体の外側に第１及び第２内部電極と電気的に連結されるように第１及び第２外部電極を形成する段階と、を含み、
   前記誘電体層を前記セラミック本体の厚さ方向に３つの領域に分けるとき、前記３つの領域のうち中央部領域及び上下部領域の誘電体グレインの平均粒径は異なり、前記誘電体層の厚さをＴ１、前記中央部領域の厚さをＴ２、前記第１及び第２内部電極に隣接した上下部領域の厚さをそれぞれＴ３、Ｔ４とすると、Ｔ２≧０．４５Ｔ１及びＴ３＋Ｔ４≦０．５５Ｔ１を満たす、積層セラミック電子部品の製造方法。
7. 前記中央部領域の誘電体グレインの平均粒径をＧ１、前記上下部領域の誘電体グレインの平均粒径をＧ２とすると、Ｇ１≧１．５×Ｇ２を満たす、請求項６に記載の積層セラミック電子部品の製造方法。
8. 前記誘電体層の平均厚さは０．６μｍ以下である、請求項６に記載の積層セラミック電子部品の製造方法。
9. 前記第１及び第２内部電極の平均厚さは０．６μｍ以下である、請求項６に記載の積層セラミック電子部品の製造方法。
10. 前記セラミックグリーンシートの積層数は４００層以上である、請求項６に記載の積層セラミック電子部品の製造方法。
11. 前記導電性金属ペーストは、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）及びパラジウム−銀（Ｐｄ−Ａｇ）の合金からなる群より選択された一つ以上を含む、請求項６に記載の積層セラミック電子部品の製造方法。

Images