JP2013222958A - 積層セラミック電子部品及びその製造方法 - Google Patents
積層セラミック電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP2013222958A JP2013222958A JP2012145187A JP2012145187A JP2013222958A JP 2013222958 A JP2013222958 A JP 2013222958A JP 2012145187 A JP2012145187 A JP 2012145187A JP 2012145187 A JP2012145187 A JP 2012145187A JP 2013222958 A JP2013222958 A JP 2013222958A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- electronic component
- ceramic electronic
- internal electrodes
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Abstract
【課題】本発明は、積層セラミック電子部品に関する。
【解決手段】本発明は、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を挟んで互いに対向するように配置される第1及び第2の内部電極と、を含み、上記第1及び第2の内部電極の中心線平均粗さをRaとするとき、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離が0.1μmから13μmを満足する積層セラミック電子部品を提供する。本発明によると、内部電極の印刷面の表面粗度を改善して短絡発生不良を改善する効果がある。
【選択図】図4
【解決手段】本発明は、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を挟んで互いに対向するように配置される第1及び第2の内部電極と、を含み、上記第1及び第2の内部電極の中心線平均粗さをRaとするとき、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離が0.1μmから13μmを満足する積層セラミック電子部品を提供する。本発明によると、内部電極の印刷面の表面粗度を改善して短絡発生不良を改善する効果がある。
【選択図】図4
Description
本発明は、信頼性に優れた積層セラミック電子部品及びその製造方法に関する。
一般に、キャパシタ、インダクター、圧電素子、バリスター又はサーミスター等のセラミック材料を用いる電子部品は、セラミック材料からなるセラミック素体、素体の内部に形成された内部電極、及び上記内部電極と接続されるようにセラミック素体の表面に設置された外部電極を備える。
セラミック電子部品のうち積層セラミックキャパシタは、積層された複数の誘電体層、一誘電体層を挟んで対向配置される内部電極、上記内部電極に電気的に接続された外部電極を含む。
積層セラミックキャパシタは、小型であり且つ高容量が保障され実装が容易であるという長所によってコンピュータ、PDA、携帯電話等の移動通信装置の部品として広く用いられている。
最近、電気・電子機器産業の高性能化及び軽薄短小化に伴い、電子部品においても小型化、高性能化及び低価格化が求められている。
これにより、誘電体と内部電極の薄膜化、多層化が多様な方法で試みられており、近来では、誘電体層の厚さは薄くなり且つ積層数は増加する積層セラミック電子部品が製造されている。
また、内部電極の薄膜化に伴い、内部電極の印刷面の表面粗度の差による短絡不良発生可能性が増加している。
これにより、積層セラミック電子部品の製造において信頼性が低下するという問題があり、これを改善するために、上記内部電極の表面粗度を改善しようとする試みがあった。
特許文献1は、内部電極の表面粗度の改善を試みているが、短絡不良発生減少による信頼性改善の効果は得られないという問題がある。
本発明の目的は、信頼性に優れた積層セラミック電子部品及びその製造方法を提供することである。
本発明の一実施形態は、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を挟んで互いに対向するように配置される第1及び第2の内部電極と、を含み、上記第1及び第2の内部電極の中心線平均粗さをRaとするとき、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離が0.1μmから13μmを満足する積層セラミック電子部品を提供する。
上記誘電体層の平均厚さtdは2.0μm以下であることができる。
上記第1及び第2の内部電極の平均厚さteは2.0μm以下であることができる。
上記第1及び第2の内部電極の積層数は50層以上であることができる。
上記積層セラミック電子部品の長さ及び幅はそれぞれ1.0±0.09mm、0.5±0.09mm以下であることができる。
上記第1及び第2の内部電極は、パラジウム(Pd)、パラジウム−銀(Pd−Ag)合金、ニッケル(Ni)及び銅(Cu)からなる群から選択された一つ以上の金属を含むことができる。
本発明の他の実施形態は、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを製造する段階と、上記セラミックグリーンシート上に金属粉末を含む導電性ペーストを用いて内部電極パターンを形成する段階と、上記セラミックグリーンシートを積層し焼結して誘電体層及び上記誘電体層を挟んで互いに対向するように配置される第1及び第2の内部電極を含むセラミック本体を形成する段階と、を含み、上記第1及び第2の内部電極の中心線平均粗さをRaとするとき、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離が0.1μmから13μmを満足する積層セラミック電子部品の製造方法を提供する。
上記セラミックグリーンシートを積層する段階は、積層時に上記セラミックグリーンシート上の内部電極パターンと接する積層治具の表面をコーティングして行うことができる。
上記第1及び第2の内部電極の積層数は50層以上であることができる。
上記積層セラミック電子部品の長さ及び幅はそれぞれ1.0±0.09mm、0.5±0.09mm以下であることができる。
上記第1及び第2の内部電極は、パラジウム(Pd)、パラジウム−銀(Pd−Ag)合金、ニッケル(Ni)及び銅(Cu)からなる群から選択された一つ以上の金属を含むことができる。
上記第1の内部電極と電気的に連結された第1の外部電極及び上記第2の内部電極と電気的に連結された第2の外部電極を形成する段階をさらに含むことができる。
本発明によると、内部電極の薄膜化に伴う内部電極の印刷面の表面粗度の差による短絡不良発生を減少させて信頼性に優れた大容量積層セラミック電子部品の具現が可能となる。
本発明の実施形態は多様な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。また、本発明の実施形態は、当業界における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズなどはより明確な説明のために誇張されることがあり、図面上の同一符号で表示される要素は同一の要素である。
以下、添付の図面を参照して本発明の好ましい実施形態を説明する。
図1は本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図2は図1のB−B’線に沿う断面図であり、図3は図2において内部電極と誘電体層の厚さを示すS部分の拡大図であり、図4は図3において内部電極の中心線平均粗さRaを示す概略図である。
図1から図4を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層1を含むセラミック本体10と、上記セラミック本体10内で上記誘電体層1を挟んで互いに対向するように配置される第1及び第2の内部電極21、22と、を含み、上記第1及び第2の内部電極21、22の中心線平均粗さをRaとするとき、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離が0.1μmから13μmを満足することができる。
以下、本発明の一実施形態による積層セラミック電子部品を説明する上で、特に、積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。
上記セラミック本体10は、特に制限されず、例えば、六面体形状を有することができる。
なお、本実施形態の積層セラミックキャパシタにおいて、「長さ方向」は図1の「L方向」、「幅方向」は「W方向」、「厚さ方向」は「T方向」と定義する。ここで、「厚さ方向」は、誘電体層を積み上げる方向、即ち、「積層方向」と同一の概念で用いられる。
本発明の一実施形態によると、上記誘電体層1を形成する原料は、十分な静電容量が得られるものであれば特に制限されず、例えば、チタン酸バリウム(BaTiO3)粉末であることができる。
上記誘電体層1を形成する材料は、チタン酸バリウム(BaTiO3)等のパウダーに、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤等が添加されたものであることができる。
上記誘電体層1の形成に用いられるセラミック粉末の平均粒径は、特に制限されず、本発明の目的達成のために調節され、例えば、400nm以下に調節されることができる。
上記第1及び第2の内部電極21、22を形成する材料は特に制限されず、例えば、パラジウム(Pd)、パラジウム−銀(Pd−Ag)合金等の貴金属材料及びニッケル(Ni)、銅(Cu)のうち一つ以上の物質からなる導電性ペーストを用いて形成されることができる。
静電容量形成のために第1及び第2の外部電極31、32は上記セラミック本体10の外側に形成されることができ、上記複数の内部電極21、22と電気的に連結されることができる。
上記第1及び第2の外部電極31、32は、内部電極と同一の材質の導電性物質で形成されることができるが、これに制限されず、例えば、銅(Cu)、銀(Ag)、ニッケル(Ni)等で形成されることができる。
上記第1及び第2の外部電極31、32は、上記金属粉末にガラスフリットを添加して製造された導電性ペーストを塗布した後に焼成することにより形成されることができる。
本発明の一実施形態による積層セラミックキャパシタは、上記第1及び第2の内部電極21、22の中心線平均粗さをRaとするとき、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離が0.1μmから13μmを満足することができる。
内部電極の中心線平均粗さRaは、表面に粗度が形成された内部電極の粗さを算出した値で、上記粗度の仮想の中心線を基準に平均値を求めて算出された内部電極の粗さを意味することができる。
具体的には、図4を参照すると、上記内部電極の中心線平均粗さRaを算出する方法では、まず、上記内部電極の一表面に形成されている粗度に対して仮想の中心線を引くことができる。
次に、上記粗度の仮想の中心線を基準にそれぞれの距離(例えば、r1、r2、r3・・・r13)を測定した後、下記の式のように各距離の平均値を求めて算出された値で内部電極の中心線平均粗さRaを算出することができる。
この際、上記内部電極の粗度は、上記内部電極の中心線平均粗さRaを基準に上下凹凸形状を有する。
上記内部電極の中心線平均粗さRaの仮想線から下部方向に形成された凹凸形状をピット(pit)と定義することができる。
即ち、図4を参照すると、r1、r3、r5、r7、r9、r11、r13が上記内部電極の中心線平均粗さRaの仮想線から下部方向に形成された凹凸形状に該当し、したがって、ピットと定義されることができる。
本発明の一実施形態によると、上記Raの仮想線からその下部に形成されたピットdまでの最大距離が0.1μmから13μmを満足するように調節することにより、内部電極の薄膜化に伴う内部電極の印刷面の表面粗度の差による短絡不良を防止することができる。
具体的には、上記Raの仮想線からその下部に形成されたピットdまでの最大距離を調節することにより、内部電極の薄膜化に伴う内部電極の印刷面の表面粗度の差による短絡不良発生を減少させて信頼性に優れた大容量積層セラミック電子部品の具現が可能となる。
上記Raの仮想線からその下部に形成されたピットdまでの最大距離が0.1μm未満の場合は、短絡不良発生可能性は減少するが、誘電体層との接合力が低下して剥離不良の問題が生じる可能性がある。
また、上記Raの仮想線からその下部に形成されたピットdまでの最大距離が13μmを超える場合は、短絡不良発生可能性が増加する可能性がある。
上記Raの仮想線からその下部に形成されたピットdまでの最大距離を調節するために、積層セラミックキャパシタの製造段階で、内部電極パターンが印刷されたセラミックグリーンシートの積層時に内部電極パターンと接する積層治具の表面をコーティングして行うことができる。
上記積層治具としては、一般にセラミックグリーンシートの積層に用いられるものであれば特に制限されず、例えば、多孔性シートを用いることができる。これに関する詳細な説明は後述する。
図2及び図3を参照すると、本発明の一実施形態による積層セラミックキャパシタは、上記第1及び第2の内部電極21、22の平均厚さteが2.0μm以下であることができる。
本発明の一実施形態において、上記第1及び第2の内部電極21、22の平均厚さは、図2のようにセラミック本体10の長さ方向断面のイメージを走査電子顕微鏡(SEM、Scanning Eletron Microscope)でスキャンして測定することができる。
例えば、図2のようにセラミック本体10の幅(W)方向の中央部に沿う長さ及び厚さ方向(L−T)断面を走査電子顕微鏡(SEM、Scanning Eletron Microscope)でスキャンしたイメージから抽出された任意の内部電極に対し、長さ方向に等間隔の30個の地点の厚さを測定して平均値を測定することができる。
上記等間隔の30個の地点は、第1及び第2の内部電極21、22が互いに重なる領域を意味する容量形成部で測定されることができる。
また、このような平均値の測定を10個以上の内部電極に拡張して行うと、内部電極の平均厚さをより一般化することができる。
また、上記誘電体層1の平均厚さtdは2.0μm以下であることができる。
本発明の一実施形態において、上記誘電体層1の平均厚さは、内部電極層21、22の間に配置される誘電体層1の平均厚さを意味することができる。
上記誘電体層1の平均厚さは、図2のようにセラミック本体10の長さ方向断面のイメージを走査電子顕微鏡(SEM、Scanning Eletron Microscope)でスキャンして測定することができる。
例えば、図2のようにセラミック本体10の幅(W)方向の中央部に沿う長さ及び厚さ方向(L−T)断面を走査電子顕微鏡(SEM、Scanning Eletron Microscope)でスキャンしたイメージから抽出された任意の誘電体層に対し、長さ方向に等間隔の30個の地点の厚さを測定して平均値を測定することができる。
上記等間隔の30個の地点は、第1及び第2の内部電極21、22が互いに重なる領域を意味する容量形成部で測定されることができる。
本発明の一実施形態による積層セラミックキャパシタは超小型及び大容量機種に適用されることができ、したがって、特に制限されず、例えば、上記第1及び第2の内部電極の積層数は50層以上であることができる。
また、上記積層セラミックキャパシタの長さ及び幅はそれぞれ1.0±0.09mm、0.5±0.09mm以下であることができる。
図5は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。
図5を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、セラミック粉末を含むスラリーを用いてセラミックグリーンシートを製造する段階と、上記セラミックグリーンシート上に金属粉末を含む導電性ペーストを用いて内部電極パターンを形成する段階と、上記セラミックグリーンシートを積層し焼結して誘電体層及び上記誘電体層を挟んで互いに対向するように配置される第1及び第2の内部電極を含むセラミック本体を形成する段階と、を含み、上記第1及び第2の内部電極の中心線平均粗さをRaとするとき、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離が0.1μmから13μmを満足することができる。
本発明の一実施形態による積層セラミック電子部品の製造方法では、まず、誘電体を含むセラミックグリーンシートを製造することができる。
上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し上記スラリーを用いてドクターブレード法で数μmの厚さを有するシート(sheet)状に製作することができる。
次に、上記セラミックグリーンシート上に金属粉末を含む導電性ペーストを用いて内部電極パターンを形成することができる。
次に、上記セラミックグリーンシートを積層し焼結して、誘電体層及び上記誘電体層を挟んで互いに対向するように配置される第1及び第2の内部電極を含むセラミック本体を形成することができる。
上記第1及び第2の内部電極の中心線平均粗さをRaとするとき、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離は0.1μmから13μmを満足することができる。
上記セラミックグリーンシートを積層する段階で、上記セラミックグリーンシートの積層時に上記セラミックグリーンシート上の内部電極パターンと接する積層治具の表面をコーティングして行うことにより、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離を0.1μmから13μmの範囲内に調節することができる。
具体的には、セラミックグリーンシートを積層する過程は、各セラミックグリーンシートを積層治具によって吸着した後、下部の離型フィルムを除去して順次積層される方法で行われることができる。
この過程で、一般に用いられる積層治具の表面にはピンホール等が存在しているため、セラミックグリーンシート上に印刷された内部電極パターンに表面粗度の差を発生させる可能性がある。
このような内部電極パターン上の表面粗度の差は、以後に製造される積層セラミックキャパシタの内部電極間の短絡発生の原因として作用することがある。
本発明の一実施形態によると、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離を0.1μmから13μmの範囲内に調節するために、上記積層治具の表面を有機物又は無機物でコーティングすることにより、上記内部電極パターン上の表面粗度の差を減らすことができる。
上記積層治具としては、一般にセラミックグリーンシートの積層に用いられるものであれば特に制限されず、例えば、多孔性シートを用いることができる。
他に上述した本発明の一実施形態による積層セラミック電子部品の特徴と同一の部分に関する説明は省略する。
以下、実施例を挙げて本発明をより詳細に説明するが、本発明がこれによって制限されるものではない。
本実施例は、第1及び第2の内部電極の中心線平均粗さをRaとするとき、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離による信頼性向上の有無を試験するために行われた。
本実施例による積層セラミックキャパシタは、下記のような段階で製作された。
まず、平均粒径が0.5μm以下のチタン酸バリウム(BaTiO3)等のパウダーを含んで形成されたスラリーをキャリアフィルム(carrier film)上に塗布し乾燥して製造された複数のセラミックグリーンシートを設け、これにより、誘電体層1を形成するようになる。
次に、粒子平均サイズが0.5μm以下のニッケル粉末を含む内部電極用導電性ペーストを製造した。
上記内部電極用導電性ペーストはニッケル粉末とは別個にチタン酸バリウム(BaTiO3)粉末をさらに添加して製作した。
上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法で塗布して内部電極を形成した後、100から300層積層して積層体を製造した。
次に、圧着し切断して0603規格のSizeのチップを製造し、上記チップをH20.2%以下の還元雰囲気で温度1050〜1200℃で焼成した。
次に、外部電極形成、メッキ等の工程を経て積層セラミックキャパシタを製作した。
下記の表1は、第1及び第2の内部電極の中心線平均粗さをRaとするとき、上記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離による短絡(short)不良率を比較した表である。
上記短絡(short)不良率を、製作されたチップに対して測定し、基準に適したチップの比率により下記の基準で評価し、下記表1に示した。
◎:非常に良好(短絡不良チップの比率0.1%未満)
○:良好(短絡不良チップの比率0.1%〜1.0%)
×:不良(短絡不良チップの比率1.0%以上)
○:良好(短絡不良チップの比率0.1%〜1.0%)
×:不良(短絡不良チップの比率1.0%以上)
上記表1を参照すると、Raに対応する仮想線からその下部に形成されたピットdまでの最大距離が13μmを超える場合は、短絡(short)不良率が増加して信頼性試験において問題が生じる可能性があることが分かる。
これに対し、Raに対応する仮想線からその下部に形成されたピットdまでの最大距離が0.1μmから13μmの範囲内の場合は、短絡(short)不良率が低くて信頼性に優れることが分かる。
本発明は、上述した実施形態及び添付の図面によって限定されず添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載の本発明の技術的思想を逸脱しない範囲内で当該技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これもまた本発明の範囲に属する。
1 誘電体層
21、22 第1及び第2の内部電極
31、32 第1及び第2の外部電極
10 セラミック本体
td 誘電体層の平均厚さ
te 内部電極層の平均厚さ
Ra 内部電極の中心線平均粗さ
d Raに対応する仮想線から内部電極の内部に形成されたピットまでの最大距離
21、22 第1及び第2の内部電極
31、32 第1及び第2の外部電極
10 セラミック本体
td 誘電体層の平均厚さ
te 内部電極層の平均厚さ
Ra 内部電極の中心線平均粗さ
d Raに対応する仮想線から内部電極の内部に形成されたピットまでの最大距離
Claims (12)
- 誘電体層を含むセラミック本体と、
前記セラミック本体内で前記誘電体層を挟んで互いに対向するように配置される第1及び第2の内部電極と、を含み、
前記第1及び第2の内部電極の中心線平均粗さをRaとするとき、前記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離が0.1μmから13μmを満足する、積層セラミック電子部品。 - 前記誘電体層の平均厚さtdは2.0μm以下である、請求項1に記載の積層セラミック電子部品。
- 前記第1及び第2の内部電極の平均厚さteは2.0μm以下である、請求項1に記載の積層セラミック電子部品。
- 前記第1及び第2の内部電極の積層数は50層以上である、請求項1に記載の積層セラミック電子部品。
- 前記積層セラミック電子部品の長さ及び幅はそれぞれ1.0±0.09mm、0.5±0.09mm以下である、請求項1に記載の積層セラミック電子部品。
- 前記第1及び第2の内部電極は、パラジウム(Pd)、パラジウム−銀(Pd−Ag)合金、ニッケル(Ni)及び銅(Cu)からなる群から選択された一つ以上の金属を含む、請求項1に記載の積層セラミック電子部品。
- セラミック粉末を含むスラリーを用いてセラミックグリーンシートを製造する段階と、
前記セラミックグリーンシート上に金属粉末を含む導電性ペーストを用いて内部電極パターンを形成する段階と、
前記セラミックグリーンシートを積層し焼結して、誘電体層及び前記誘電体層を挟んで互いに対向するように配置される第1及び第2の内部電極を含むセラミック本体を形成する段階と、を含み、
前記第1及び第2の内部電極の中心線平均粗さをRaとするとき、前記Raに対応する仮想線からその下部に形成されたピットdまでの最大距離が0.1μmから13μmを満足する、積層セラミック電子部品の製造方法。 - 前記セラミックグリーンシートを積層する段階は、積層時に前記セラミックグリーンシート上の内部電極パターンと接する積層治具の表面をコーティングして行われる、請求項7に記載の積層セラミック電子部品の製造方法。
- 前記第1及び第2の内部電極の積層数は50層以上である、請求項7に記載の積層セラミック電子部品の製造方法。
- 前記積層セラミック電子部品の長さ及び幅はそれぞれ1.0±0.09mm、0.5±0.09mm以下である、請求項7に記載の積層セラミック電子部品の製造方法。
- 前記第1及び第2の内部電極は、パラジウム(Pd)、パラジウム−銀(Pd−Ag)合金、ニッケル(Ni)及び銅(Cu)からなる群から選択された一つ以上の金属を含む、請求項7に記載の積層セラミック電子部品の製造方法。
- 前記第1の内部電極と電気的に連結された第1の外部電極及び前記第2の内部電極と電気的に連結された第2の外部電極を形成する段階をさらに含む、請求項7に記載の積層セラミック電子部品の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120040389A KR101771724B1 (ko) | 2012-04-18 | 2012-04-18 | 적층 세라믹 전자부품 및 이의 제조방법 |
KR10-2012-0040389 | 2012-04-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013222958A true JP2013222958A (ja) | 2013-10-28 |
Family
ID=49379901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012145187A Pending JP2013222958A (ja) | 2012-04-18 | 2012-06-28 | 積層セラミック電子部品及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8947849B2 (ja) |
JP (1) | JP2013222958A (ja) |
KR (1) | KR101771724B1 (ja) |
CN (1) | CN103377823B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100757027B1 (ko) * | 2005-02-14 | 2007-09-07 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 패널 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10128047B2 (en) * | 2015-07-19 | 2018-11-13 | Vq Research, Inc. | Methods and systems for increasing surface area of multilayer ceramic capacitors |
TWI665691B (zh) * | 2017-01-25 | 2019-07-11 | 禾伸堂企業股份有限公司 | 積層陶瓷電容器及其製造方法 |
US10777359B2 (en) | 2017-01-25 | 2020-09-15 | Holy Stone Enterprise Co., Ltd. | Multilayer ceramic capacitor |
JP7131897B2 (ja) * | 2017-09-27 | 2022-09-06 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
JP7290914B2 (ja) * | 2018-02-26 | 2023-06-14 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法 |
CN115527773A (zh) * | 2019-07-04 | 2022-12-27 | 三星电机株式会社 | 多层陶瓷电容器 |
KR102138884B1 (ko) * | 2019-07-30 | 2020-07-28 | 삼성전기주식회사 | 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판 |
KR20230095590A (ko) * | 2021-12-22 | 2023-06-29 | 삼성전기주식회사 | 적층형 커패시터 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258643A (ja) * | 2006-03-27 | 2007-10-04 | Tdk Corp | 積層型電子部品の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5155655A (en) * | 1989-08-23 | 1992-10-13 | Zycon Corporation | Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture |
JPH07211132A (ja) * | 1994-01-10 | 1995-08-11 | Murata Mfg Co Ltd | 導電性ペーストおよびこれを用いた積層セラミックコンデンサの製造方法 |
JP3756684B2 (ja) | 1998-12-14 | 2006-03-15 | 株式会社日立製作所 | グリーンシートの積層装置 |
JP2003178926A (ja) | 2002-12-16 | 2003-06-27 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
KR101060824B1 (ko) * | 2009-12-22 | 2011-08-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP5471686B2 (ja) * | 2010-03-24 | 2014-04-16 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
-
2012
- 2012-04-18 KR KR1020120040389A patent/KR101771724B1/ko active IP Right Grant
- 2012-06-28 JP JP2012145187A patent/JP2013222958A/ja active Pending
- 2012-06-29 US US13/538,533 patent/US8947849B2/en active Active
- 2012-06-29 CN CN201210225018.2A patent/CN103377823B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007258643A (ja) * | 2006-03-27 | 2007-10-04 | Tdk Corp | 積層型電子部品の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100757027B1 (ko) * | 2005-02-14 | 2007-09-07 | 후지츠 히다찌 플라즈마 디스플레이 리미티드 | 플라즈마 디스플레이 패널 |
Also Published As
Publication number | Publication date |
---|---|
KR20130117292A (ko) | 2013-10-25 |
US8947849B2 (en) | 2015-02-03 |
US20130279074A1 (en) | 2013-10-24 |
KR101771724B1 (ko) | 2017-08-25 |
CN103377823A (zh) | 2013-10-30 |
CN103377823B (zh) | 2017-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5930705B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2013222958A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP5825322B2 (ja) | 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板 | |
JP5694249B2 (ja) | 積層セラミック電子部品 | |
JP6429935B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2013055314A (ja) | セラミック電子部品及びその製造方法 | |
JP2014022721A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2013149939A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2017191948A (ja) | 積層セラミック電子部品 | |
KR20140081568A (ko) | 적층 세라믹 전자 부품 | |
JP2014053584A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2013214714A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2014123707A (ja) | 基板内蔵用積層セラミック電子部品及びその製造方法、並びに基板内蔵用積層セラミック電子部品を備えるプリント基板 | |
JP6138442B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2013229546A (ja) | 積層セラミック電子部品及びその製造方法 | |
US9226401B2 (en) | Multilayer ceramic electronic part to be embedded in board and printed circuit board having multilayer ceramic electronic part embedded therein | |
JP2013115422A (ja) | 積層セラミック電子部品 | |
JP2012094809A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2013030775A (ja) | 積層セラミック電子部品 | |
JP2012099786A (ja) | 積層型セラミックキャパシタ及びその製造方法 | |
JP2013115425A (ja) | 積層セラミック電子部品及びその製造方法 | |
KR102097328B1 (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
JP5532460B2 (ja) | 積層セラミック電子部品 | |
JP2014236214A (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装基板 | |
JP2003115416A (ja) | 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161011 |