JP5694249B2 - 積層セラミック電子部品 - Google Patents

Description

本発明は、チップの密閉性を向上させることにより信頼性が改善された積層セラミック電子部品に関する。

近年、電子製品の小型化に伴い、積層セラミック電子部品の小型化及び大容量化も求められており、これにより、当該積層セラミック電子部品の外部電極も薄層化されている。

外部電極用ペーストは、主材料として銅（Ｃｕ）等の導電性金属を用いてチップの密閉性及び外部電極とチップとの電気的連結性を保障し、補助材料としてガラスを用いて上記導電性金属の焼結収縮時に空いている空間を充填すると共に外部電極とチップとの結合力を与える役割をする。

しかしながら、外部電極用ペースト内のガラスの含量が不足する場合、チップの密閉性に問題があることがあり、これを補完するために過剰のガラスを添加する場合、金属の焼結後にガラスが外部電極の表面へ溶出されてメッキ不良が生じる問題がある。

特に、外部電極の薄層化に伴い、所望の水準の緻密度を具現するのが困難となり、ガラスの高温挙動特性上、ガラスの不足又は過剰による不良発生の可能性が増加する。

また、外部電極用ペーストの塗布厚さが薄い小型の積層セラミック電子部品では、コーナー部分の外部電極の厚さが薄いため、コーナーカバレッジ（ｃｏｒｎｅｒ ｃｏｖｅｒａｇｅ）性能が低下し、これにより、メッキ液が浸透する問題がある。

本発明の目的は、チップの密閉性を向上させることにより信頼性が改善された積層セラミック電子部品を提供することである。

本発明は、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を介して対向するように配置される第１及び第２の内部電極と、上記第１及び第２の内部電極と電気的に連結された第１の外部電極及び当該第１の外部電極上に形成された第２の外部電極と、を含み、上記第１及び第２の外部電極は導電性金属とガラスとを含み、上記第２の外部電極を厚さ方向に３等分するとき、中央部領域の面積に対して上記ガラスが占める面積が３０〜８０％である積層セラミック電子部品を提供する。

上記第２の外部電極のガラスの含量に対する上記第１の外部電極のガラスの含量の比が０．５以下であることができる。

上記第２の外部電極の中で上記ガラスが占める面積に対する上記第１の外部電極の中で上記ガラスが占める面積の比が０．５以下であることができる。

上記第２の外部電極は、平均厚さが５μｍ以上であり、上記第２の外部電極に含まれるガラスは、絶縁性ガラスであることができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

本発明は、誘電体層を含むセラミック本体と、上記セラミック本体内で上記誘電体層を介して対向するように配置される第１及び第２の内部電極と、上記第１及び第２の内部電極と電気的に連結された第１の外部電極及び当該第１の外部電極上に形成された第２の外部電極と、を含み、上記第１及び第２の外部電極は導電性金属とガラスとを含み、上記第２の外部電極は上記導電性金属１００重量部に対して３５〜２００重量部のガラスを含む積層セラミック電子部品を提供する。

上記第２の外部電極のガラスの含量に対する上記第１の外部電極のガラスの含量の比が０．５以下であることができる。

上記第２の外部電極の中で上記ガラスが占める面積に対する上記第１の外部電極の中で上記ガラスが占める面積の比が０．５以下であることができる。

上記第２の外部電極は、平均厚さが５μｍ以上であり、上記第２の外部電極に含まれるガラスは、絶縁性ガラスであることができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

上記第２の外部電極を厚さ方向に３等分するとき、中央部領域の面積に対して上記ガラスが占める面積が３０〜８０％であることができる。

本発明は、導電性金属とガラスとを含み、上記ガラスが上記導電性金属１００重量部に対して３５〜２００重量部の含量を有する外部電極用導電性ペーストを提供する。

上記ガラスは、絶縁性ガラスであることができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

本発明は、誘電体層と当該誘電体層を介して対向するように配置される第１及び第２の内部電極とを含むセラミック本体を設ける段階と、上記第１及び第２の内部電極と電気的に連結されるように第１の外部電極を上記セラミック本体の端部に形成する段階と、導電性金属と当該導電性金属１００重量部に対して３５〜２００重量部の含量を有するガラスとを含む外部電極用導電性ペーストを製造する段階と、上記第１の外部電極上に上記外部電極用導電性ペーストを塗布する段階と、上記セラミック本体を焼成して上記第１の外部電極上に第２の外部電極を形成する段階と、を含む積層セラミック電子部品の製造方法を提供する。

上記第２の外部電極を厚さ方向に３等分するとき、中央部領域の面積に対して上記ガラスが占める面積が３０〜８０％であることができる。

上記第２の外部電極のガラスの含量に対する上記第１の外部電極のガラスの含量の比が０．５以下であることができる。

上記第２の外部電極の中で上記ガラスが占める面積に対する上記第１の外部電極の中で上記ガラスが占める面積の比が０．５以下であることができる。

上記第２の外部電極は、平均厚さが５μｍ以上であり、上記第２の外部電極に含まれるガラスは、絶縁性ガラスであることができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

上記セラミック本体を焼成する段階は、７５０℃以下で行われることができる。

本発明によると、ガラスの含量が増加した外部電極用ペーストを用いて外部電極を形成することにより、チップの密閉性を向上させて信頼性が改善された積層セラミック電子部品を具現することができる。

本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図である。 図１のＡ−Ａ’線に沿う断面図である。 図２のＢ部分の拡大図である。 本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。 本発明の実施例（ａ）及び比較例（ｂ）による積層セラミックキャパシタの外部電極の断面の走査電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ、ＳＥＭ）写真である。

以下、添付の図面を参照して本発明の好ましい実施形態を説明する。但し、本発明の実施形態は、多様な他の形態に変形されることができ、本発明の範囲が後述する実施形態に限定されるものではない。また、本発明の実施形態は、当業界における通常の知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及びサイズ等は、より明確な説明のために誇張されることがある。なお、図面上において同一符号で表示される要素は、同一の要素である。

図１は、本発明の一実施形態による積層セラミックキャパシタを概略的に示す斜視図であり、図２は、図１のＡ−Ａ’線に沿う断面図であり、図３は、図２のＢ部分の拡大図である。

図１から図３を参照すると、本発明の一実施形態による積層セラミック電子部品は、誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を介して対向するように配置される第１及び第２の内部電極２１、２２と、上記第１及び第２の内部電極２１、２２と電気的に連結された第１の外部電極３１及び当該第１の外部電極３１上に形成された第２の外部電極３２と、を含み、上記第１及び第２の外部電極３１、３２は導電性金属２とガラス３とを含み、上記第２の外部電極３２を厚さ方向に３等分するとき、中央部領域３２ｂ、３２ｂ’の面積に対して上記ガラス３が占める面積が３０〜８０％であることができる。

上記第２の外部電極のガラスの含量に対する上記第１の外部電極のガラスの含量の比が０．５以下であることができる。

上記第２の外部電極の中で上記ガラスが占める面積に対する上記第１の外部電極の中で上記ガラスが占める面積の比が０．５以下であることができる。

上記第２の外部電極は、平均厚さが５μｍ以上であり、上記第２の外部電極に含まれるガラスは、絶縁性ガラスであることができる。

上記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

以下では、本発明の一実施形態による積層セラミック電子部品の一例として積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。

図１を参照すると、本発明の一実施形態による積層セラミックキャパシタにおいて、「長さ方向」は「Ｌ方向」、「幅方向」は「Ｗ方向」、「厚さ方向」は「Ｔ方向」と定義される。ここで、「厚さ方向」は、誘電体層を積み重ねる方向、即ち、「積層方向」と同一の概念である。

本発明の一実施形態によると、上記誘電体層１の原料は、十分な静電容量が得られるものであれば特に制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ_３）粉末であることができる。

上記誘電体層１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）等のパウダーに、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤等が添加されることができる。

上記第１及び第２の内部電極２１、２２を形成する材料は、特に制限されず、例えば、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）、ニッケル（Ｎｉ）及び銅（Ｃｕ）の一つ以上の物質からなる導電性ペーストを用いて上記第１及び第２の内部電極２１、２２を形成することができる。

本発明の一実施形態による積層セラミックキャパシタは、上記第１及び第２の内部電極２１、２２と電気的に連結された第１の外部電極３１を含むことができる。

上記第１の外部電極３１は、静電容量の形成のために上記第１及び第２の内部電極２１、２２と電気的に連結されることができる。

上記第１の外部電極３１は、特に制限されず、例えば、導電性金属２とガラス３とを含むことができる。

また、上記積層セラミックキャパシタは、上記第１の外部電極上に形成された第２の外部電極３２を含み、上記第２の外部電極３２は、導電性金属２とガラス３とを含むことができるが、これに制限されるものではない。

上記第２の外部電極３２を厚さ方向に３等分するとき、当該第２の外部電極３２はそれぞれ三つの領域（３２ａ、３２ｂ、３２ｃ又は３２ａ’、３２ｂ’、３２ｃ’）に分けられ、中央部領域３２ｂ、３２ｂ’の面積に対して上記ガラス３が占める面積が３０〜８０％であることができる。

上記ガラス３が占める面積の測定位置は、特に制限されず、例えば、上記第２の外部電極３２を厚さ方向に３等分するとき、中央部領域３２ｂ、３２ｂ’であることができる。

ここで、第２の外部電極の厚さとは、上記積層セラミックキャパシタの長さ方向の両端部から第２の外部電極が形成されている部分までの高さ、及び上記積層セラミックキャパシタの厚さ方向の上面及び下面から第２の外部電極が形成されている部分までの高さを意味することができる。

上記ガラス３が占める面積の測定は、特に制限されず、例えば、上記中央部領域３２ｂ、３２ｂ’での１５０μｍ×１０μｍ（横×縦）の面積に対して行われることができる。

例えば、上記第２の外部電極３２を厚さ方向に３等分するとき、中央部領域３２ｂ、３２ｂ’の面積に対して上記ガラス３が占める面積は、図２に示されるように積層セラミックキャパシタの長さ方向の断面を走査電子顕微鏡（ＳＥＭ、Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）でイメージスキャンすることにより測定されることができる。

具体的には、図２に示されるように積層セラミックキャパシタの幅（Ｗ）方向の中央部に沿う長さ及び厚さ（Ｌ−Ｔ）方向の断面を走査電子顕微鏡でスキャンしたイメージから取り出された外部電極領域において、中央部領域３２ｂ、３２ｂ’の面積に対してガラス３が占める面積を測定して求めることができる。

本発明の一実施形態によると、上述したように、上記第１の外部電極３１上に当該第１の外部電極３１よりガラス３をさらに多く含む第２の外部電極３２を形成して外部電極の緻密度を高めることにより、メッキ液の浸透を防止することができる。

また、外部電極の焼結温度を低めて導電性金属の焼結を抑制することにより、過剰のガラスによるメッキ不良を防止することができる。

上記第２の外部電極３２の中央部領域３２ｂ、３２ｂ’の面積に対して上記ガラス３が占める面積が３０％未満の場合は、ガラスの含量が少なくて外部電極の緻密度を高めることができないため、メッキ液が浸透する問題が発生することがある。

逆に、上記第２の外部電極３２の中央部領域３２ｂ、３２ｂ’の面積に対して上記ガラス３が占める面積が８０％を超える場合は、ガラスが過剰に添加されてガラスの溶出によるメッキ不良が発生することがある。

具体的には、本発明の一実施形態によると、上記第２の外部電極３２の中で上記ガラスが占める面積に対する上記第１の外部電極３１の中で上記ガラスが占める面積の比は、特に制限されず、例えば、０．５以下であることができる。

上記第２の外部電極３２の中で上記ガラスが占める面積に対する上記第１の外部電極３１の中で上記ガラスが占める面積の比が０．５を超える場合は、第１の外部電極に含まれるガラスの含量と第２の外部電極に含まれるガラスの含量の差が大きくないため、外部電極の緻密度上昇及びメッキ不良防止の効果を具現することができない。

上記第２の外部電極３２は、特に制限されず、例えば、平均厚さが５μｍ以上であることができる。上記第２の外部電極の平均厚さが５μｍ未満の場合は、メッキ液が浸透して不良が発生する可能性がある。

上記第２の外部電極３２に含まれるガラス３は、特に制限されず、例えば、絶縁性ガラスであることができる。

上記導電性金属２は、特に制限されず、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

本発明の他の実施形態による積層セラミック電子部品は、誘電体層１を含むセラミック本体１０と、上記セラミック本体１０内で上記誘電体層１を介して対向するように配置される第１及び第２の内部電極２１、２２と、上記第１及び第２の内部電極２１、２２と電気的に連結された第１の外部電極３１及び当該第１の外部電極３１上に形成された第２の外部電極３２と、を含み、上記第１及び第２の外部電極３１、３２は導電性金属とガラスとを含み、上記第２の外部電極３２は上記導電性金属１００重量部に対して３５〜２００重量部のガラスを含むことができる。

以下、本実施形態による積層セラミック電子部品を説明する上で、前述した一実施形態による積層セラミック電子部品の説明と重複する説明は省略する。

具体的には、本発明の一実施形態によると、上記第２の外部電極３２は、導電性金属と、当該導電性金属１００重量部に対して３５〜２００重量部の含量を有するガラスと、を含むことができる。

上記導電性金属は、特に制限されず、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

上記第２の外部電極３２が上記導電性金属１００重量部に対して３５〜２００重量部の含量を有するガラスを含むことにより、当該ガラスの含量が極端に増加して外部電極が薄層化しても上記セラミック本体１０の密閉性に優れることができる。

具体的には、上記ガラスは、導電性金属の焼結を促進させ、上記セラミック本体１０と上記外部電極との接着剤の役割をし、特に、導電性金属が充填されない空いている空間に充填されてチップの密閉性を具現する役割をすることができる。

本発明の一実施形態によると、上記第２の外部電極３２内に含まれる上記ガラスの含量が極端に増加するため、上記セラミック本体１０の密閉性に非常に優れることができる。

これにより、本発明の一実施形態による積層セラミックキャパシタは、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、ＩＲ）特性が向上して信頼性に優れることができる。

なお、外部電極の薄層化に伴い、当該外部電極のコーナー部の厚さも薄くなるため、緻密度が低下し、これにより、メッキ液がセラミック本体内に浸透する問題があった。

しかしながら、本発明の一実施形態によると、上記外部電極のコーナー部の厚さが薄くなっても上記ガラスの含量が増加して当該コーナー部の緻密度を増加させることができるため、メッキ液の浸透による信頼性低下を防止することができる効果がある。

上記ガラスの含量が上記導電性金属１００重量部に対して３５重量部未満の場合は、ガラスの含量が少ないため、本発明の目的によるセラミック本体の密閉性が得られない問題が生じることがある。

また、上記ガラスの含量が上記導電性金属１００重量部に対して２００重量部を超える場合は、ガラスの含量が多すぎるため、ガラスの溶出によるメッキ不良の問題が生じることがある。

図２を参照すると、上記第２の外部電極３２を厚さ方向に３等分するとき、中央部領域３２ｂ、３２ｂ’の面積に対して上記ガラスが占める面積が３０〜８０％であることができる。

本発明の一実施形態によると、上記第２の外部電極３２は、増量されたガラスを含むため、当該第２の外部電極３２の中央部領域３２ｂ、３２ｂ’の面積に対して上記ガラスが占める面積が３０〜８０％であることができる。

本発明の他の実施形態による外部電極用導電性ペーストは、導電性金属２とガラス３とを含み、上記ガラスが上記導電性金属１００重量部に対して３５〜２００重量部の含量を有することができる。

本発明の一実施形態による積層セラミックキャパシタにおいて、上記第２の外部電極３２は、上記外部電極用導電性ペーストで形成されることができる。

上記外部電極用導電性ペーストは上記ガラスが上記導電性金属１００重量部に対して３５〜２００重量部の含量を有することができるため、上記セラミック本体１０の密閉性を向上させることができる。

また、外部電極の焼結温度を低めて導電性金属の焼結を抑制することにより、過剰のガラスによるメッキ不良を防止することができる。

図４は、本発明の他の実施形態による積層セラミックキャパシタの製造工程図である。

図４を参照すると、本発明の他の実施形態による積層セラミック電子部品の製造方法は、誘電体層１と当該誘電体層１を介して対向するように配置される第１及び第２の内部電極２１、２２とを含むセラミック本体１０を設ける段階と、上記第１及び第２の内部電極２１、２２と電気的に連結されるように第１の外部電極３１を上記セラミック本体１０の端部に形成する段階と、導電性金属２と当該導電性金属１００重量部に対して３５〜２００重量部の含量を有するガラス３とを含む外部電極用導電性ペーストを製造する段階と、上記第１の外部電極３１上に上記外部電極用導電性ペーストを塗布する段階と、上記セラミック本体を焼成して上記第１の外部電極３１上に第２の外部電極３２を形成する段階と、を含むことができる。

以下、本実施形態による積層セラミック電子部品の製造方法を説明する上で、前述した一実施形態による積層セラミック電子部品と重複する説明は省略する。なお、積層セラミック電子部品の一例として積層セラミックキャパシタを例に挙げて説明するが、これに制限されるものではない。

まず、誘電体層１と、当該誘電体層１を介して対向するように配置される第１及び第２の内部電極２１、２２と、を含むセラミック本体１０を設けることができる。

上記誘電体層１は、チタン酸バリウム（ＢａＴｉＯ_３）等のパウダーをセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤と配合してバスケットミル（ｂａｓｋｅｔ ｍｉｌｌ）を用いて形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布し乾燥させることにより製造された数μｍの厚さのセラミックグリーンシートで形成されることができる。

その後、上記セラミックグリーンシート上に導電性ペーストをディスペンシング（ｄｉｓｐｅｎｓｉｎｇ）し、スクイージー（ｓｑｕｅｅｇｅｅ）を一側方向に進行させながら上記導電性ペーストによる内部電極層を形成することができる。

この際、導電性ペーストは、銀（Ａｇ）、鉛（Ｐｂ）、白金（Ｐｔ）等の貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち一つの物質で形成されるか又は少なくとも二つの物質を混合して形成されることができる。

このように内部電極層が形成されたセラミックグリーンシートをキャリアフィルムから分離した後、当該内部電極層が形成されたセラミックグリーンシートを複数積層して積層体を形成することができる。

次いで、上記積層体を高温及び高圧で圧着し、圧着された当該積層体を切断工程により所定のサイズに切断してセラミック本体１０を製造することができる。

次に、上記第１及び第２の内部電極２１、２２と電気的に連結されるように第１の外部電極３１を上記セラミック本体１０の端部に形成することができる。

次に、導電性金属２と、当該導電性金属１００重量部に対して３５〜２００重量部の含量を有するガラス３と、を含む外部電極用導電性ペーストを製造することができる。

上記導電性金属２は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上であることができる。

次に、上記第１の外部電極３１上に上記外部電極用導電性ペーストを塗布することができる。

最後に、上記セラミック本体１０を焼成して上記第１の外部電極３１上に第２の外部電極３２を形成することができる。

上記セラミック本体１０を焼成する段階は、７５０℃以下で行われることができる。

本発明の一実施形態によると、上記第２の外部電極３２が増量されたガラスを含んでも、上記セラミック本体１０を７５０℃以下の低い温度で焼成するため、ガラスの溶出によるメッキ不良を防止することができる。

以下、実施例を挙げて本発明をより詳細に説明するが、本発明がこれに制限されるものではない。

本実施例は、導電性金属とガラスとを含む第１の外部電極と、当該第１の外部電極上に形成された、導電性金属と当該導電性金属１００重量部に対して３５〜２００重量部の含量を有するガラスとを含む第２の外部電極と、を含む積層セラミックキャパシタに対し、電極の連結性、メッキ不良の有無、チップ装着不良の有無及び信頼性を試験するために行われた。

本実施例による積層セラミックキャパシタは、下記のような段階により製作された。

まず、チタン酸バリウム（ＢａＴｉＯ_３）等のパウダーを含んで形成されたスラリーをキャリアフィルム上に塗布し乾燥させて複数のセラミックグリーンシートを製造した。

その後、ニッケル粒子の平均サイズが０．０５〜０．２μｍの内部電極用導電性ペーストを製造した。

次いで、上記セラミックグリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法により塗布して内部電極層を形成した後、当該内部電極層が形成されたセラミックグリーンシートを５０層に積層して積層体を製造した。

次に、上記積層体を圧着及び切断して２０１２規格のサイズのチップを製造し、当該チップをＨ_２０．１％以下の還元雰囲気下で１０５０〜１２００℃の温度で焼成した。

次に、チップの端部に第１の外部電極を形成し、その上に銅（Ｃｕ）金属に対するガラスの含量が２０、３５、７０、１００、２００及び２５０重量部となるように第２の外部電極を形成した後、メッキ等の工程を経て積層セラミックキャパシタを製作した。

下記表１は、積層セラミックキャパシタの外部電極の銅（Ｃｕ）金属に対するガラスの含量によるセラミック本体と外部電極との連結性、メッキ不良の有無、チップ装着不良の有無及び信頼性を比較したものである。

表１を参照すると、比較例１は、銅（Ｃｕ）金属に対して２０重量部の含量を有するガラスを含む場合で、チップ装着不良が発生し、高温絶縁抵抗（Ｉｎｓｕｌａｔｉｏｎ Ｒｅｓｉｓｔａｎｃｅ、IＲ）テストで問題があることが分かる。

また、比較例２は、銅（Ｃｕ）金属に対して２５０重量部の含量を有するガラスを含む場合で、チップ装着不良の問題があることが分かる。

これに対し、実施例１〜４は、本発明の数値範囲を満足する場合で、セラミック本体と外部電極との連結性、メッキ不良の有無、チップ装着不良の有無及び信頼性のテストにおいて全て良好な結果を示すことが分かる。

図５は、本発明の実施例（ａ）及び比較例（ｂ）による積層セラミックキャパシタの外部電極の断面の走査電子顕微鏡写真である。

図５を参照すると、本発明の一実施形態による実施例（ａ）の場合、比較例（ｂ）と比較して、第２の外部電極領域に対してガラスが占める面積が非常に大きいことが分かる。

以上のように、本発明の一実施形態によると、第２の外部電極が導電性金属と当該導電性金属１００重量部に対して３５〜２００重量部の含量を有するガラスとを含むことにより、セラミック本体と外部電極との連結性に優れ、メッキ不良及びチップ装着不良が発生せず、信頼性に優れた積層セラミック電子部品の具現が可能となる。

即ち、本発明によると、チップの密閉性を向上させることにより信頼性が向上した積層セラミック電子部品の具現が可能となる。

本発明は、上述した実施形態及び添付の図面によって限定されることなく添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想を逸脱しない範囲内で本発明の属する技術分野における通常の知識を有する者による多様な形態の置換、変形及び変更が可能であり、これもまた本発明の範囲に属する。

１ 誘電体層
２ 導電性金属
３ ガラス
１０ セラミック本体
２１ 第１の内部電極
２２ 第２の内部電極
３０ 外部電極
３１ 第１の外部電極
３２（３２ａ、３２ｂ、３２ｃ、３２ａ’、３２ｂ’、３２ｃ’） 第２の外部電極

Claims (21)

1. 誘電体層を含むセラミック本体と、
   前記セラミック本体内で前記誘電体層を介して対向するように配置される第１及び第２の内部電極と、
   前記第１及び第２の内部電極と電気的に連結された第１の外部電極及び当該第１の外部電極上に形成された第２の外部電極と、
   を含み、
   前記第１及び第２の外部電極は導電性金属とガラスとを含み、前記第２の外部電極を厚さ方向に３等分するとき、前記３等分された領域のうち中央に位置した中央部領域の一つの切断面において、前記中央部領域の面積に対して前記ガラスが占める面積が３０〜８０％である、積層セラミック電子部品。
2. 前記第２の外部電極のガラスの含量に対する前記第１の外部電極のガラスの含量の比が０．５以下である、請求項１に記載の積層セラミック電子部品。
3. 前記第２の外部電極の中で前記ガラスが占める面積に対する前記第１の外部電極の中で前記ガラスが占める面積の比が０．５以下である、請求項１に記載の積層セラミック電子部品。
4. 前記第２の外部電極は、平均厚さが５μｍ以上である、請求項１に記載の積層セラミック電子部品。
5. 前記第２の外部電極に含まれるガラスは、絶縁性ガラスである、請求項１に記載の積層セラミック電子部品。
6. 前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である、請求項１に記載の積層セラミック電子部品。
7. 誘電体層を含むセラミック本体と、
   前記セラミック本体内で前記誘電体層を介して対向するように配置される第１及び第２の内部電極と、
   前記第１及び第２の内部電極と電気的に連結された第１の外部電極及び当該第１の外部電極上に形成された第２の外部電極と、
   を含み、
   前記第１及び第２の外部電極は導電性金属とガラスとを含み、前記第２の外部電極は前記導電性金属１００重量部に対して３５〜２００重量部のガラスを含む、積層セラミック電子部品。
8. 前記第２の外部電極のガラスの含量に対する前記第１の外部電極のガラスの含量の比が０．５以下である、請求項７に記載の積層セラミック電子部品。
9. 前記第２の外部電極の中で前記ガラスが占める面積に対する前記第１の外部電極の中で前記ガラスが占める面積の比が０．５以下である、請求項７に記載の積層セラミック電子部品。
10. 前記第２の外部電極は、平均厚さが５μｍ以上である、請求項７に記載の積層セラミック電子部品。
11. 前記第２の外部電極に含まれるガラスは、絶縁性ガラスである、請求項７に記載の積層セラミック電子部品。
12. 前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である、請求項７に記載の積層セラミック電子部品。
13. 前記第２の外部電極を厚さ方向に３等分するとき、前記３等分された領域のうち中央に位置した中央部領域の一つの切断面において、前記中央部領域の面積に対して前記ガラスが占める面積が３０〜８０％である、請求項７に記載の積層セラミック電子部品。
14. 誘電体層と当該誘電体層を介して対向するように配置される第１及び第２の内部電極とを含むセラミック本体を設ける段階と、
    前記第１及び第２の内部電極と電気的に連結されるように第１の外部電極を前記セラミック本体の端部に形成する段階と、
    導電性金属と当該導電性金属１００重量部に対して３５〜２００重量部の含量を有するガラスとを含む外部電極用導電性ペーストを製造する段階と、
    前記第１の外部電極上に前記外部電極用導電性ペーストを塗布する段階と、
    前記セラミック本体を焼成して前記第１の外部電極上に第２の外部電極を形成する段階と、
    を含む、積層セラミック電子部品の製造方法。
15. 前記第２の外部電極を厚さ方向に３等分するとき、前記３等分された領域のうち中央に位置した中央部領域の一つの切断面において、前記中央部領域の面積に対して前記ガラスが占める面積が３０〜８０％である、請求項１４に記載の積層セラミック電子部品の製造方法。
16. 前記第２の外部電極のガラスの含量に対する前記第１の外部電極のガラスの含量の比が０．５以下である、請求項１４に記載の積層セラミック電子部品の製造方法。
17. 前記第２の外部電極の中で前記ガラスが占める面積に対する前記第１の外部電極の中で前記ガラスが占める面積の比が０．５以下である、請求項１４に記載の積層セラミック電子部品の製造方法。
18. 前記第２の外部電極は、平均厚さが５μｍ以上である、請求項１４に記載の積層セラミック電子部品の製造方法。
19. 前記第２の外部電極に含まれるガラスは、絶縁性ガラスである、請求項１４に記載の積層セラミック電子部品の製造方法。
20. 前記導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び銀−パラジウム（Ａｇ−Ｐｄ）からなる群から選択された一つ以上である、請求項１４に記載の積層セラミック電子部品の製造方法。
21. 前記セラミック本体を焼成する段階は、７５０℃以下で行われる、請求項１４に記載の積層セラミック電子部品の製造方法。

Images