JP2022105266A - 積層型電子部品 - Google Patents

Abstract

【課題】積層型電子部品のクラック発生を抑制するとともに耐湿信頼性を向上させる積層型電子部品を提供する。
【解決手段】
本発明の一実施形態による積層型電子部品は、誘電体層、及び内部電極が第1方向に交互に配置される容量形成部、上記容量形成部の上記第1方向の上部及び下部に配置されたカバー部を含む本体と、上記本体に配置される外部電極と、を含み、上記カバー部は、複数の誘電体結晶粒及び複数の気孔を含み、上記カバー部に含まれた誘電体結晶粒及び気孔の個数をそれぞれＧｎ及びＰｎとするとき、Ｇｎ／Ｐｎは１０超過３０未満である。
【選択図】図２

Description

本発明は、積層型電子部品に関するものである。

積層型電子部品のうちの一つである積層型セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、スマートフォン、及び携帯電話などの様々な電子製品のプリント回路基板に装着されて電気を充電又は放電させる役割を果たすチップ形態のコンデンサである。

かかる積層型セラミックキャパシタは、小型でありながら高容量が保障され、実装が容易であるという利点により、様々な電子機器の部品として用いられることができる。最近、電子装置の部品が小型化するにつれて、積層型セラミックキャパシタの小型化及び高容量化に対する要求が増加しつつある。

一般的に、積層セラミックキャパシタの製造方法は、セラミックグリーンシートを製造し、セラミックグリーンシート上に導電性ペーストを印刷して内部電極膜を形成する。内部電極膜が形成されたセラミックグリーンシートを数十～数百層まで積み重ねてグリーンセラミック積層体を作成する。この後、グリーンセラミック積層体を高温及び高圧で圧着して硬いグリーンセラミック積層体を作成し、切断工程を経てグリーンチップを製造する。その後グリーンチップを仮焼、焼成、研磨し、外部電極を形成して積層セラミックキャパシタを完成する。

一般的に、金属からなる内部電極は、セラミック物質に比べて収縮及び膨張しやすく、このような熱膨張係数の差異による応力は、セラミック積層体に作用してクラックが発生することがある。

積層セラミックキャパシタは、配線基板に実装された状態で使用されるが、配線基板に形成された導電ランドと半田付け（ｓｏｌｄｅｒｉｎｇ）により積層セラミックキャパシタの外部電極が電気的に接続される。積層セラミックキャパシタを配線基板に半田付けにより実装したり、積層セラミックキャパシタが実装された配線基板を切断したりすると、積層セラミックキャパシタに熱衝撃、せん断応力が加えられる。かかる熱衝撃及びせん断応力によって積層型チップキャパシタにはクラックが発生することがある。

最近、積層セラミックキャパシタの小型化及び大容量化に伴い、セラミック積層体の薄膜化及び多層化が試みられている。かかる薄膜化及び多層化に伴い、クラック発生の頻度が増加しており、これらの改善の必要性が増加しつつある。

本発明のいくつかの目的のうちの一つは、積層型電子部品のクラック発生を抑制することである。

本発明のいくつかの目的のうちの一つは、積層型電子部品の耐湿信頼性を向上させることである。

但し、本発明の目的は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

本発明の一実施形態による積層型電子部品は、誘電体層及び内部電極が第１方向に交互に配置される容量形成部と、上記容量形成部の上記第１方向の上部及び下部に配置されたカバー部を含む本体と、上記本体に配置される外部電極と、を含み、上記カバー部は、複数の誘電体結晶粒及び複数の気孔を含み、上記カバー部に含まれた誘電体結晶粒及び気孔の個数をそれぞれＧｎ及びＰｎとするとき、Ｇｎ／Ｐｎは、１０超過３０未満である。

本発明のいくつかの効果のうちの一つは、カバー部の誘電体結晶粒及び気孔の個数の割合を制御することで、積層型電子部品のクラックを抑制したものである。

本発明のいくつかの効果のうちの一つは、耐湿信頼性を向上させたものである。

但し、本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解されることができる。

本発明の一実施形態による積層型電子部品を概略的に示す斜視図である。 図１のＩ－Ｉ'線に沿った断面図である。 図１のＩＩ－ＩＩ'線に沿った断面図である。 図２のＫ領域を拡大した図である。 図１のＩＩ－ＩＩ'線に沿った断面図に対応する本発明の変形例による図である。 気孔形成用セラミックグリーンシートの材料を作製することを説明するための図である。 気孔形成用セラミックグリーンシートに仮焼及び焼結工程を行うことによって気孔が形成されることを説明するための図である。 比較例のカバー部の断面を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で撮影した写真である。 比較例の誘電体結晶粒及び気孔を測定する方法を説明するための図である。 比較例の誘電体結晶粒及び気孔を測定する方法を説明するための図である。 発明例のカバー部の断面を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で撮影した写真である。 発明例の誘電体結晶粒及び気孔を測定する方法を説明するための図である。 発明例の誘電体結晶粒及び気孔を測定する方法を説明するための図である。

以下、具体的な実施形態及び添付された図面を参照して、本発明の実施形態を説明する。しかし、本発明の実施形態は、いくつかの他の形態に変形することができ、本発明の範囲が以下説明する実施形態に限定されるものではない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。

尚、図面において本発明を明確に説明するために説明と関係ない部分は省略し、図示した各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであるため、本発明は必ずしも図示により限定されない。また、同一の思想の範囲内の機能が同一の構成要素は、同一の参照符号を用いて説明することができる。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。

図面において、第１方向は、積層方向又は厚さ（Ｔ）方向、第２方向は、長さ（Ｌ）方向、第３方向は、幅（Ｗ）方向と定義することができる。

積層型電子部品
図１は本発明の一実施形態による積層型電子部品を概略的に示す斜視図であり、図２は図１のＩ－Ｉ'線に沿った断面図であり、図３は図１のＩＩ－ＩＩ'線に沿った断面図であり、図４は図２のＫ領域を拡大した図であり、図５は図1のＩＩ－ＩＩ'線に沿った断面図に対応する本発明の変形例による図である。

以下、図１～図５を参照して、本発明の一実施形態による積層型電子部品について詳細に説明する。

本発明の一実施形態による積層型電子部品１００は、誘電体層１１１、及び内部電極１２１、１２２が第１方向に交互に配置される容量形成部Ａ、上記容量形成部の上記第１方向の上部及び下部に配置されたカバー部１１２、１１３を含む本体１１０と、上記本体に配置される外部電極１３１、１３２と、を含み、上記カバー部は、複数の誘電体結晶粒Ｇ及び複数の気孔Ｐを含み、上記カバー部に含まれた誘電体結晶粒及び気孔の個数をそれぞれＧｎ及びＰｎとするとき、Ｇｎ／Ｐｎは、１０超過３０未満である。

本体１１０は、誘電体層１１１と内部電極１２１、１２２が交互に積層されて形成されることができる。

本体１１０の具体的な形状に特に制限はないが、図面に示すように、本体１１０は、六面体状やこれと類似した形状からなることができる。また、本体１１０は、焼成過程で本体１１０に含まれるセラミック粉末の収縮により、完全な直線を有する六面体状ではないが、実質的に六面体状を有することができる。

本体１１０は、第１方向に互いに対向する第１及び第２面１、２、上記第１及び第２面１、２と連結され、第２方向に互いに対向する第３及び第４面３、４、及び第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、且つ第３方向に互いに対向する第５及び第６面５、６を有することができる。

本体１１０を形成する複数の誘電体層１１１は、焼成された状態であって、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

本発明の一実施形態によると、上記誘電体層１１１を形成する原料は、十分な静電容量を得ることができる限り特に制限されない。例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料などを用いることができる。上記チタン酸バリウム系材料は、ＢａＴｉＯ_３系セラミック粉末を含むことができ、上記セラミック粉末は、一例として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）などが一部固溶された（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３又はＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３などが挙げられることができる。

上記誘電体層１１１を形成する材料は、チタン酸バリウム（ＢａＴｉＯ_３）などの粉末に、本発明の目的に応じて、様々なセラミック添加剤、有機溶剤、結合剤、分散剤などが添加されることができる。

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を間に挟んで互いに対向するように配置される第１内部電極１２１及び第２内部電極１２２を含んで容量が形成される容量形成部Ａと、上記容量形成部Ａの第１方向の上部及び下部に形成されるカバー部１１２、１１３と、を含むことができる。

また、上記容量形成部Ａは、キャパシタの容量形成に寄与する部分であって、誘電体層１１１を間に挟んで複数の第１及び第２内部電極１２１、１２２を繰り返し積層することで形成することができる。

一方、容量形成部Ａの誘電体層１１１は、気孔を含むことができ、気孔率が１％以下であることが容量確保の側面で好ましい。ここで、気孔率は、サンプルチップの第３方向の中央から第１及び第２方向に切断した断面において、第１及び第２方向の中央に位置する誘電体層をＳＥＭで観察して測定したものであることができる。

カバー部１１２、１１３は、上記容量形成部Ａの第１方向の上部に配置される上部カバー部１１２と、上記容量形成部Ａの第１方向の下部に配置される下部カバー部１１３と、を含むことができる。

上記上部カバー部１１２及び下部カバー部１１３は、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａの上下面にそれぞれ厚さ方向に積層して形成することができ、基本的には物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

また、本発明の一実施形態によると、カバー部１１２、１１３は、複数の誘電体結晶粒Ｇと、複数の気孔Ｐと、を含むことができる。複数の気孔Ｐが含まれることにより、外力によるクラック発生や伝播を抑制することができる。

また、カバー部１１２、１１３に含まれる誘電体結晶粒Ｇ及び気孔Ｐ個数をそれぞれＧｎ及びＰｎとするとき、Ｇｎ／Ｐｎは、１０超過３０未満であることができる。

Ｇｎ／Ｐｎが１０以下の場合には、気孔Ｐの割合が高すぎるため、水分の浸透経路として作用し、耐湿信頼性が低下するおそれがある。したがって、Ｇｎ／Ｐｎは、１０超過であることが好ましく、１２以上であることがより好ましい。

一方、Ｇｎ／Ｐｎが３０以上の場合には、気孔Ｐの割合が小さすぎるため、気孔Ｐによるクラック発生や伝播の抑制効果が不十分である可能性がある。したがって、Ｇｎ／Ｐｎは３０未満であることが好ましく、２９以下であることがより好ましい。

一実施形態では、誘電体結晶粒Ｇの平均大きさをＧｓ、気孔Ｐの平均大きさをＰｓとするとき、Ｐｓ／Ｇｓは３未満であることができる。

Ｐｓ／Ｇｓが３以上の場合には、気孔Ｐの大きさが大きくなりすぎるため、水分の浸透が容易になり、耐湿信頼性が低下するおそれがある。したがって、Ｐｓ／Ｇｓは３未満であることが好ましく、２．９以下であることがより好ましい。

Ｐｓ／Ｇｓの下限は特に限定する必要がない。但し、気孔Ｐによるクラック発生や伝播の抑制効果をより向上させるためには、２．１以上であってもよい。

本発明において示したＧｎ／Ｐｎ及びＰｓ／Ｇｓの数値範囲を満たすことにより、クラック発生及び伝播を抑制することができ、耐湿信頼性を向上させることができる。したがって、上記上部及び下部カバー部１１３、１１４のそれぞれの厚さは、特に限定される必要がない。但し、カバー部１１３，１１４が薄すぎる場合には、クラック伝播の抑制効果が不十分である可能性があり、厚すぎる場合には、単位体積当たりの容量が低下するおそれがある。したがって、上記上部及び下部カバー部のそれぞれの厚さは、１５μｍ以上３０μｍ以下であってもよい。

また、誘電体結晶粒の平均大きさＧｓ及び気孔の平均大きさＰｓのそれぞれを特に限定する必要がない。

但し、制限されない一例として、誘電体結晶粒の平均大きさＧｓは、１５０ｎｍ以上３９０ｎｍ以下であってもよい。また、気孔の平均大きさＰｓは、１１０ｎｍ以上３１０ｎｍ以下であってもよい。

カバー部１１２、１１３は、内部電極を含まなくてもよく、セラミック材料を含んでもよい。例えば、チタン酸バリウム（ＢａＴｉＯ_３）系セラミック材料を含むことができる。

一方、カバー部１１２、１１３の誘電体結晶粒と気孔の個数及び大きさを制御する方法は、特に限定する必要がない。好ましい一例としては、揮発性物質を含む気孔形成用セラミックグリーンシートを用いてカバー部１１２、１１３を形成することができる。

図６は気孔形成用セラミックグリーンシートの材料を作製することを説明するための図である。図７は気孔形成用セラミックグリーンシートに仮焼及び焼結工程を行うことによって気孔が形成されることを説明するための図である。

図６及び図７を参照して、より具体的に説明すると、気孔形成用セラミックグリーンシートの材料は、ＢａＴｉＯ_３１１を混合した後、硝酸金属塩（Ｍｅｔａｌ Ｎｉｔｒａｔｅ）１２を投入し、ＢａＴｉＯ_３１１を混合することができる。これにより、硝酸金属塩（Ｍｅｔａｌ Ｎｉｔｒａｔｅ）１２がＢａＴｉＯ_３１１を囲む形で存在することができる。その後、バリウムソース（Ｂａｒｉｕｍ ｓｏｕｒｃｅ）１３を投入して混合することができる。バリウムソース（Ｂａｒｉｕｍ ｓｏｕｒｃｅ）１３は、硝酸金属塩（Ｍｅｔａｌ Ｎｉｔｒａｔｅ）１２と反応して硝酸バリウム（Ｂａｒｉｕｍ Ｎｉｔｒａｔｅ）１４を形成することができる。硝酸金属塩（Ｍｅｔａｌ Ｎｉｔｒａｔｅ）１２及びバリウムソース（Ｂａｒｉｕｍ ｓｏｕｒｃｅ）１３の量を調節して焼成した後、気孔の個数及び大きさを調節することができる。

このとき、硝酸金属塩（Ｍｅｔａｌ Ｎｉｔｒａｔｅ）１２は、Ｍｇ、Ｍｎ、Ａｌ、Ｄｙ、Ｔｂ、Ｖ、Ｚｒ、及びＹのうちいずれか１つ以上を含むことができ、バリウムソース（Ｂａｒｉｕｍ ｓｏｕｒｃｅ）１３は、Ｂａ（ＯＨ）_２、ＢａＣＯ_３、及びＢａＣｌ_２のうちいずれか１つ以上を含むことができる。

気孔形成用セラミックグリーンシートが仮焼（Ｂｕｒｎ－ｏｕｔ）工程を経ると、硝酸金属塩（Ｍｅｔａｌ Ｎｉｔｒａｔｅ）１２の成分は揮発され、硝酸バリウム（Ｂａｒｉｕｍ Ｎｉｔｒａｔｅ）１４及びＢａＴｉＯ_３１１が残るようになる。その後、焼結（Ｓｉｎｔｅｒｉｎｇ）工程を経ると、ＢａＴｉＯ_３１１は、焼結されて誘電体結晶粒Ｇを形成するようになり、硝酸バリウム（Ｂａｒｉｕｍ Ｎｉｔｒａｔｅ）１４は、揮発されることによって気孔Ｐを形成するようになる。

誘電体結晶粒と気孔の個数及び大きさを制御する他の方法としては、ＢａＴｉＯ_３１１とポリマーブレンド（Ｐｏｌｙｍｅｒ Ｂｌｅｎｄ）を混合した材料を含む気孔形成用セラミックグリーンシートを利用する方法が挙げられる。このとき、ポリマーブレンド（Ｐｏｌｙｍｅｒ Ｂｌｅｎｄ）は、異種の有機物が混合されたことを意味する。ポリマーブレンド（Ｐｏｌｙｍｅｒ Ｂｌｅｎｄ）の量及び混合割合を調整して、焼成後の気孔の個数及び大きさを調節することができる。

また、ポリマーブレンド（Ｐｏｌｙｍｅｒ Ｂｌｅｎｄ）は、ＰＶＢ（Ｐｏｌｙ ｖｉｎｙｌ ｂｕｔｙｒａｌ）及びＰｏｌｙ ａｃｒｙｌａｔｅ系列の有機物を含むことができる。

一実施形態において、本体１１０の第５及び第６面にはサイドマージン部１１４、１１５が配置されることができる。

積層型電子部品の小型化及び高容量化のためには、内部電極の有効面積の最大化（容量の実現に必要な有効体積分率を増加）が求められる。これを実現するために、内部電極１２１、１２２は容量形成部Ａの第３方向の両端面と接触するようにして、マージンのない設計により、内部電極の幅方向の面積を最大化し、第５及び第６面にサイドマージン部１１４、１１５を配置して単位体積当たりの容量を向上させることができ、内部電極による幅方向の段差を抑制することができる。サイドマージン部１１４、１１５は、内部電極１２１、１２２による段差を抑制するために、積層後の内部電極１２１、１２２が容量形成部Ａの第３方向の両端面と接触するように切断した後、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａの第３方向の両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に第３方向に積層して形成することができる。

サイドマージン部１１４、１１５は、本体１１０の第５面５に配置された第１サイドマージン部１１４と第５面５に配置された第２サイドマージン部１１５を含むことができる。つまり、マージン部１１４、１１５は、容量形成部Ａの第３方向の両端面（ｅｎｄ ｓｕｒｆａｃｅｓ）に配置されることができる。

サイドマージン部１１４、１１５は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

内部電極１２１、１２２は、容量形成部Ａの第３方向の両端面及び第３面と接触する第１内部電極１２１と、容量形成部Ａの第３方向の両端面及び第４面と接触する第２内部電極１２２と、を含むことができる。

このとき、サイドマージン部１１４、１１５に含まれる誘電体結晶粒及び気孔の個数をそれぞれＧｎ１とＰｎ１とするとき、Ｇｎ１／Ｐｎ１は１０超過３０未満であってもよい。

Ｇｎ１／Ｐｎ１が１０以下の場合には、気孔の割合が高すぎるため、水分の浸透経路として作用し、耐湿信頼性が低下するおそれがある。したがって、Ｇｎ１／Ｐｎ１は１０超過であることが好ましく、１２以上であることがより好ましい。

一方、Ｇｎ１／Ｐｎ１が３０以上の場合には、気孔の割合が小さすぎるため、気孔Ｐによるクラック発生及び伝播の抑制効果が不十分である可能性がある。したがって、Ｇｎ１／Ｐｎ１は３０未満であることが好ましく、２９以下であることがより好ましい。

また、サイドマージン部１１４、１１５に含まれる誘電体結晶粒及び気孔の平均大きさをそれぞれＧｓ１とＰｓ１とするとき、Ｐｓ１／Ｇｓ１は３未満であってもよい。

Ｐｓ１／Ｇｓ１が３以上の場合には、気孔の大きさが大きくなりすぎるため、水分の浸透が容易となり、耐湿信頼性が低下するおそれがある。したがって、Ｐｓ１／Ｇｓ１は３未満であることが好ましく、２．９以下であることがより好ましい。

Ｐｓ１／Ｇｓ１の下限は特に限定する必要がない。但し、気孔によるクラック発生及び伝播の抑制効果をより向上させるためには、２．１以上であることができる。

内部電極１２１、１２２は、誘電体層１１１と交互に配置することができる。

内部電極１２１、１２２は、第１及び第２内部電極１２１、１２２を含むことができる。第１及び第２内部電極１２１、１２２は、本体１１０を構成する誘電体層１１１を間に挟んで互いに対向するように交互に配置され、本体１１０の第３及び第４面３、４と、それぞれ接触することができる。

図３を参照すると、第１内部電極１２１は、第４面４と離隔されて第３面３と接触し、第２内部電極１２２は、第３面３と離隔されて第４面４と接触することができる。また、第１内部電極１２１は、第３、第５、及び第６面３、５、６と接触することができ、第２内部電極１２２は、第４、第５、及び第６面４、５、６と接触することができる。

このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に分離されることができる。

内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、スズ（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）、及びこれらの合金のうちいずれか１つ以上を含むことができる。

外部電極１３１、１３２は、本体１１０の第３面３と第４面４に配置される。

外部電極１３１、１３２は、本体１１０の第３及び第４面３、４にそれぞれ配置され、第１及び第２内部電極１２１、１２２とそれぞれ接続された第１及び第２外部電極１３１、１３２を含むことができる。内部電極１２１、１２２は、第１外部電極１３１と接触する第１内部電極１２１及び第２外部電極１３２と接触する第２内部電極１２２を含み、第１及び第２内部電極１２１、１２２の第３方向の両端部は、サイドマージン部１１４、１１５と接触することができる。

図１を参照すると、外部電極１３１、１３２は、サイドマージン部１１４、１１５の第２方向の両端面を覆うように配置されることができる。

本実施形態では、積層型電子部品１００が、２つの外部電極１３１、１３２を有する構造を説明しているが、外部電極１３１、１３２の個数や形状などは、内部電極１２１、１２２の形態や他の目的に応じて変更することができる。

一方、外部電極１３１、１３２は、金属などのように電気導電性を有するものであればいかなる物質を用いて形成されてもよく、電気的特性や構造的安定性などを考慮して具体的な物質が決定されることもできる。さらに、多層構造を有することができる。

例えば、外部電極１３１、１３２は、本体１１０に配置される電極層１３１ａ、１３２ａ及び電極層１３１ａ、１３２ａ上に形成されためっき層１３１ｂ、１３２ｂを含むことができる。

電極層１３１ａ、１３２ａについてのより具体的な例を挙げると、電極層１３１ａ、１３２ａは、導電性金属及びガラスを含む焼成（ｆｉｒｉｎｇ）電極であるか、導電性金属及び樹脂を含む樹脂系電極であることができる。

また、電極層１３１ａ、１３２ａは、本体上に焼成電極及び樹脂系電極が順次形成された形であることができる。また、電極層１３１ａ、１３２ａは、本体上に導電性金属を含むシートを転写する方法により形成したり、焼成電極上に導電性金属を含むシートを転写したりする方法により形成することもできる。

電極層１３１ａ、１３２ａに含まれる導電性金属として電気導電性に優れる材料を用いることができるが、特に限定しない。例えば、導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、及びこれらの合金のうち１つ以上であることができる。

めっき層１３１ｂ、１３２ｂは、実装の特性を向上させる役割を果たす。めっき層１３１ｂ、１３２ｂの種類は特に限定されず、Ｎｉ、Ｓｎ、Ｐｄ、及びこれらの合金のうちいずれか１つ以上を含むめっき層であってもよく、複数の層で形成することもできる。

めっき層１３１ｂ、１３２ｂについてのより具体的な例を挙げると、めっき層１３１ｂ、１３２ｂは、Ｎｉめっき層又はＳｎめっき層であってもよく、電極層１３１ａ、１３２ａ上にＮｉめっき層及びＳｎめっき層が順次形成された形であってもよく、Ｓｎめっき層、Ｎｉめっき層、及びＳｎめっき層が順次形成された形であってもよい。また、めっき層１３１ｂ、１３２ｂは、複数のＮｉめっき層及び／又は複数のＳｎめっき層を含むこともできる。

（実施形態）
カバー部の気孔の個数に対する誘電体結晶粒の個数の割合（Ｇｎ／Ｐｎ）と、カバー部の誘電体結晶粒の平均大きさに対する気孔の平均大きさの割合（Ｐｓ／Ｇｓ）と、が下記表１を満たすサンプルチップを用意した。

上記サンプルチップのクラック抑制効果及び耐湿信頼性を評価し、表１に記載した。

クラックの評価は、焼成が終わったサンプルチップをエポキシモールドに内蔵した後、研磨（ｐｏｌｉｓｈｉｎｇ）処理しながら光学顕微鏡で観察して、アクティブ、カバー界面及び周辺部で発生したクラックがあった場合をＮＧと判定した。

耐湿信頼性の判定の場合は、サンプルチップを８５℃、相対湿度８５％において、保証電圧比１．５ Ｖｒの電界を１２時間印加した後、初期の絶縁抵抗から４ ｏｒｄｅｒ以上低下した場合をＮＧと判断した。

カバー部の気孔と結晶粒の個数及び大きさは、サンプルチップの第３方向の中央から第１及び第２方向に切断した断面において、カバー部をＺＥＩＳＳ社のＳＥＭを利用して、５０ｋ倍率でスキャンしたイメージを分析して測定した。上記スキャンしたイメージを粒径測定ソフトウェアであるＺｏｏｔｏｓを利用して、気孔及び結晶粒のペレット径（Ｆｅｒｅｔ ｄｉａｍｅｔｅｒ）を測定し、気孔及び結晶粒の大きさとした。

図８ａは試験番号３のカバー部の断面をＳＥＭで撮影した写真であり、図８ｂ及び８ｃはそれぞれ誘電体結晶粒及び気孔をＺｏｏｔｏｓによって分析した写真である。図９ａは試験番号７のカバー部の断面をＳＥＭで撮影した写真であり、図９ｂ及び９ｃはそれぞれ誘電体結晶粒及び気孔をＺｏｏｔｏｓによって分析した写真である。

試験番号１～４の場合には、Ｇｎ／Ｐｎが３２以上であり、クラック抑制効果が不十分であった。

試験番号５～７の場合には、Ｇｎ／Ｐｎが本発明で提示した１０超過３０未満を満たしてクラック抑制効果に優れており、耐湿信頼性も優れていることが分かる。

試験番号８の場合には、クラック抑制効果に優れているが、Ｇｎ／Ｐｎが１０以下であり、耐湿信頼性が劣っていた。

以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。

１００ 積層型電子部品
１１０ 本体
１１１ 誘電体層
１１２、１１３ カバー部
１１４、１１５ サイドマージン部
１２１、１２２ 内部電極
１３１、１３２ 外部電極
１３１ａ 電極層
１３２ｂ めっき層

Claims (16)

1. 誘電体層及び内部電極が第１方向に交互に配置される容量形成部、前記容量形成部の前記第１方向の上部及び下部に配置されたカバー部を含む本体と、
   前記本体に配置される外部電極と、を含み、
   前記カバー部は、複数の誘電体結晶粒及び複数の気孔を含み、
   前記カバー部に含まれた誘電体結晶粒及び気孔の個数をそれぞれＧｎ及びＰｎとするとき、Ｇｎ／Ｐｎは１０よりも大きく、３０よりも小さい、積層型電子部品。
2. 前記Ｇｎ／Ｐｎは、１２以上２９以下である、請求項１に記載の積層型電子部品。
3. 前記カバー部に含まれた誘電体結晶粒の平均大きさをＧｓ、前記気孔の平均大きさをＰｓとするとき、Ｐｓ／Ｇｓは３未満である、請求項１または２に記載の積層型電子部品。
4. 前記Ｇｎ／Ｐｎは、１２以上２９以下であり、前記Ｐｓ／Ｇｓは、２．１以上２．９以下である、請求項３に記載の積層型電子部品。
5. 前記本体は、前記第１方向に対向する第１及び第２面、前記第１及び第２面と連結され、第２方向に対向する第３及び第４面、前記第１～４面と連結され、第３方向に対向する第５及び第６面を含み、
   前記本体の第５及び第６面には、サイドマージン部が配置され、
   前記サイドマージン部に含まれた誘電体結晶粒及び気孔の個数をそれぞれＧｎ１及びＰｎ１とするとき、Ｇｎ１／Ｐｎ１は１０よりも大きく、３０よりも小さい、請求項３または４に記載の積層型電子部品。
6. 前記サイドマージン部に含まれた誘電体結晶粒及び気孔の平均大きさをそれぞれＧｓ１及びＰｓ１とするとき、Ｐｓ１／Ｇｓ１は３未満である、請求項５に記載の積層型電子部品。
7. 前記カバー部に含まれた誘電体結晶粒の平均大きさをＧｓ、前記気孔の平均大きさをＰｓとするとき、
   前記Ｇｎ／Ｐｎ及びＧｎ１／Ｐｎ１は、１２以上２９以下であり、前記Ｐｓ／Ｇｓ及びＰｓ１／Ｇｓ１は、２．１以上２．９以下である、請求項６に記載の積層型電子部品。
8. 前記外部電極は、前記第３面に配置される第１外部電極及び前記第４面に配置される第２外部電極を含み、前記内部電極は、前記第１外部電極と接触する第１内部電極及び前記第２外部電極と接触する第２内部電極を含み、
   前記第１及び第２内部電極の前記第３方向の両端部は、前記サイドマージン部と接触する、請求項５から７のいずれか一項に記載の積層型電子部品。
9. 前記Ｇｓは、１５０ｎｍ以上３９０ｎｍ以下である、請求項３から８のいずれか一項に記載の積層型電子部品。
10. 前記Ｐｓは、１１０ｎｍ以上３１０ｎｍ以下である、請求項３から９のいずれか一項に記載の積層型電子部品。
11. 前記カバー部は、前記容量形成部の第１方向の上部に配置される上部カバー部及び前記容量形成部の第１方向の下部に配置される下部カバー部を含み、
    前記上部及び下部カバー部それぞれの厚さは、１５μｍ以上３０μｍ以下である、請求項１から１０のいずれか一項に記載の積層型電子部品。
12. 前記カバー部は、硝酸バリウム又はポリマーブレンドを含む気孔形成用セラミックグリーンシートを利用して形成されたものである、請求項１から１１のいずれか一項に記載の積層型電子部品。
13. 前記容量形成部に含まれた誘電体層の気孔率は、１％以下である、請求項１から１２のいずれか一項に記載の積層型電子部品。
14. 誘電体層及び内部電極が第１方向に交互に配置される容量形成部、前記容量形成部の前記第１方向の上部及び下部に配置されたカバー部を含む本体と、
    前記本体に配置される外部電極と、を含み、
    前記カバー部は、複数の誘電体結晶粒及び複数の気孔を含み、前記カバー部に含まれた誘電体結晶粒の平均大きさをＧｓ、気孔の平均大きさをＰｓとするとき、Ｐｓ／Ｇｓは３未満である、積層型電子部品。
15. 前記Ｐｓ／Ｇｓは、２．１以上２．９以下である、請求項１４に記載の積層型電子部品。
16. 前記カバー部に含まれた誘電体結晶粒及び気孔の個数をそれぞれＧｎ及びＰｎとするとき、Ｇｎ／Ｐｎは１０よりも大きく、３０よりも小さい、請求項１５に記載の積層型電子部品。

Images