JP7036430B2 - 積層セラミックコンデンサ及びその製造方法 - Google Patents
積層セラミックコンデンサ及びその製造方法 Download PDFInfo
- Publication number
- JP7036430B2 JP7036430B2 JP2018090320A JP2018090320A JP7036430B2 JP 7036430 B2 JP7036430 B2 JP 7036430B2 JP 2018090320 A JP2018090320 A JP 2018090320A JP 2018090320 A JP2018090320 A JP 2018090320A JP 7036430 B2 JP7036430 B2 JP 7036430B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- ceramic capacitor
- powder
- margin portion
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
- H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
Description
本発明は、サイドマージン部が後付けされる積層セラミックコンデンサ及びその製造方法に関する。
特許文献1,2には、積層セラミックコンデンサの製造方法において内部電極の周囲を保護するサイドマージン部を後付けする技術が開示されている。この技術では、側面に内部電極が露出した積層体を作製し、この積層体の側面にサイドマージン部を設けることでセラミック素体が得られる。
しかしながら、サイドマージン部を後付けする技術では、耐湿性などの信頼性を確保しにくくなる。このため、特許文献1,2に記載の技術では、サイドマージン部に焼結助剤としてケイ素を添加することによって、サイドマージン部の焼結性の向上が図られている。これにより、積層セラミックコンデンサの信頼性が向上する。
しかしながら、サイドマージン部にケイ素を添加する技術では、焼成時にサイドマージン部に含まれるケイ素が積層体に拡散することにより、積層セラミックコンデンサの静電容量が低下しやすくなる。このため、この技術では、大きい静電容量の積層セラミックコンデンサを得ることが難しい。
以上のような事情に鑑み、本発明の目的は、大きい静電容量と高い信頼性とを両立可能な積層セラミックコンデンサ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、第1領域と、第2領域と、積層体と、サイドマージン部と、を具備する。
上記第1領域には、粒内ポアを含む結晶粒子が分散している。
上記第2領域には、粒内ポアを含む結晶粒子が分散していない。
上記積層体は、第1方向に積層され、上記第2領域を構成する複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する。
上記サイドマージン部は、上記第1方向と直交する第2方向から上記積層体を覆い、上記積層体に隣接する領域が上記第1領域を構成する。
上記第1領域には、粒内ポアを含む結晶粒子が分散している。
上記第2領域には、粒内ポアを含む結晶粒子が分散していない。
上記積層体は、第1方向に積層され、上記第2領域を構成する複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する。
上記サイドマージン部は、上記第1方向と直交する第2方向から上記積層体を覆い、上記積層体に隣接する領域が上記第1領域を構成する。
この積層セラミックコンデンサでは、第1領域が水熱法で作製された水熱粉で形成される。水熱粉は、低コストで作製可能であり均一で微細なセラミック粉末である。この水熱粉で形成された第1領域では、粒内ポアを含む結晶粒子が分散した特徴的な微細組織が見られる。第1領域では、粒内ポアの存在によって、大きい比誘電率が得られにくくなる。
本発明では、静電容量に寄与しないサイドマージン部の少なくとも積層体に隣接する領域を第1領域として構成する。これにより、均一な微粉末である水熱粉を主成分とする未焼成のサイドマージン部が積層体の側面に沿って隙間なく密着するため、高い信頼性の積層セラミックコンデンサが得られる。
本発明では、静電容量に寄与しないサイドマージン部の少なくとも積層体に隣接する領域を第1領域として構成する。これにより、均一な微粉末である水熱粉を主成分とする未焼成のサイドマージン部が積層体の側面に沿って隙間なく密着するため、高い信頼性の積層セラミックコンデンサが得られる。
この一方で、第2領域は、第1領域とは異なり、水熱粉では形成されない。第2領域は、水熱法とは異なり、例えば固相法のような充分に大きい比誘電率が得られる方法で作製されたセラミック粉末で形成される。このため、第2領域では、粒内ポアを含む結晶粒子が分散した微細組織が見られず、大きい比誘電率を得ることができる。
本発明では、セラミック層を第2領域として構成する。これにより、この積層セラミックコンデンサでは、大きい静電容量を得ることができる。このように、この積層セラミックコンデンサでは、サイドマージン部とセラミック層とを異なるセラミック粉末を用いて形成することにより、大きい静電容量と高い信頼性とを両立可能である。
本発明では、セラミック層を第2領域として構成する。これにより、この積層セラミックコンデンサでは、大きい静電容量を得ることができる。このように、この積層セラミックコンデンサでは、サイドマージン部とセラミック層とを異なるセラミック粉末を用いて形成することにより、大きい静電容量と高い信頼性とを両立可能である。
上記サイドマージン部は、その全体にわたって上記第1領域を構成してもよい。
この構成では、水熱粉で形成されたサイドマージン部では、その全体にわたって高い焼結性が得られる。これにより、積層セラミックコンデンサの信頼性が更に向上する。
この構成では、水熱粉で形成されたサイドマージン部では、その全体にわたって高い焼結性が得られる。これにより、積層セラミックコンデンサの信頼性が更に向上する。
上記サイドマージン部は、上記第2領域を構成する外層と、上記外層と上記積層体との間に配置され、上記第1領域を構成する接続層と、を有してもよい。
この構成では、積層体と外層とが、水熱粉で形成された未焼成の接続層を介して良好に接着される。
この構成では、積層体と外層とが、水熱粉で形成された未焼成の接続層を介して良好に接着される。
上記第1領域のケイ素の含有量は、0.5mol%以下であってもよい。
この積層セラミックコンデンサでは、サイドマージン部から積層体へのケイ素の拡散による静電容量の低下が生じにくい。
この積層セラミックコンデンサでは、サイドマージン部から積層体へのケイ素の拡散による静電容量の低下が生じにくい。
上記サイドマージン部の粒界ポア率は、5%以下であってもよい。
この構成では、積層セラミックコンデンサの信頼性が更に向上する。
この構成では、積層セラミックコンデンサの信頼性が更に向上する。
上記第1領域及び上記第2領域はいずれも、バリウム及びチタンを含むペロブスカイト構造の多結晶体として構成されていてもよい。
本発明の一形態に係る積層セラミックコンデンサの製造方法では、軸比c/aが1.008以下のペロブスカイト構造を有し、粒内ポアを含むセラミック粒子を主成分とする第1粉末が用意される。
粒内ポアを含まないセラミック粒子を主成分とする第2粉末が用意される。
第1方向に積層され、上記第2粉末を主成分とする複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層体が作製される。
上記第1方向と直交する第2方向を向いた上記積層体の側面に上記第1粉末を主成分とするサイドマージン部を形成することによりセラミック素体が作製される。
上記セラミック素体が焼成される。
上記第1粉末を主成分とするセラミックシートを上記側面に貼り付けることにより上記サイドマージン部を形成してもよい。
上記セラミックシートは、ケイ素を含まなくてもよい。
粒内ポアを含まないセラミック粒子を主成分とする第2粉末が用意される。
第1方向に積層され、上記第2粉末を主成分とする複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層体が作製される。
上記第1方向と直交する第2方向を向いた上記積層体の側面に上記第1粉末を主成分とするサイドマージン部を形成することによりセラミック素体が作製される。
上記セラミック素体が焼成される。
上記第1粉末を主成分とするセラミックシートを上記側面に貼り付けることにより上記サイドマージン部を形成してもよい。
上記セラミックシートは、ケイ素を含まなくてもよい。
また、本発明の他の形態に係る積層セラミックコンデンサの製造方法では、軸比c/aが1.008以下のペロブスカイト構造を有し、粒内ポアを含むセラミック粒子を主成分とする第1粉末が用意される。
粒内ポアを含まないセラミック粒子を主成分とする第2粉末が用意される。
第1方向に積層され、上記第2粉末を主成分とする複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層体が作製される。
上記第1方向と直交する第2方向を向いた上記積層体の側面に上記第1粉末を主成分とする接続層を介してセラミックシートを貼り付けることによりセラミック素体が作製される。
上記セラミック素体が焼成される。
上記接続層は、ケイ素を含まなくてもよい。
粒内ポアを含まないセラミック粒子を主成分とする第2粉末が用意される。
第1方向に積層され、上記第2粉末を主成分とする複数のセラミック層と、上記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層体が作製される。
上記第1方向と直交する第2方向を向いた上記積層体の側面に上記第1粉末を主成分とする接続層を介してセラミックシートを貼り付けることによりセラミック素体が作製される。
上記セラミック素体が焼成される。
上記接続層は、ケイ素を含まなくてもよい。
これらの製造方法では、第1粉末が水熱法で作製される。これにより、上記積層セラミックコンデンサを製造可能である。特に、水熱粉である第1粉末では、軸比c/aが低く、つまり結晶性が低い。このため、第1粉末で形成されるサイドマージン部では、高い焼結性が得られる。これにより、積層セラミックコンデンサの信頼性が更に向上する。
上記第1粉末の平均粒径は、5nm以上500nm以下であってもよい。
上記第2粉末は、固相法で作製されていてもよい。
上記第2粉末は、固相法で作製されていてもよい。
上記のとおり、本発明では、大きい静電容量と高い信頼性とを両立可能な積層セラミックコンデンサ及びその製造方法を提供することができる。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
<第1の実施形態>
[積層セラミックコンデンサ10の全体構成]
図1~3は、本発明の第1の実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
[積層セラミックコンデンサ10の全体構成]
図1~3は、本発明の第1の実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を具備する。セラミック素体11は、典型的には、X軸方向を向いた2つの端面と、Y軸方向を向いた2つの側面と、Z軸方向を向いた2つの主面と、を有する。セラミック素体11の各面を接続する稜部は面取りされている。
なお、セラミック素体11の形状は、上記のものに限定されない。つまり、セラミック素体11は、図1~3に示すような直方体形状でなくてもよい。例えば、セラミック素体11の各面は曲面であってもよく、セラミック素体11は全体として丸みを帯びた形状であってもよい。
外部電極14,15は、セラミック素体11のX軸方向両端面を覆い、X軸方向両端面に接続する4つの面(2つの主面及び2つの側面)に延出している。これにより、外部電極14,15のいずれにおいても、X-Z平面に平行な断面及びX-Y平面に平行な断面の形状がU字状となっている。
セラミック素体11は、積層体16と、サイドマージン部17と、を有する。サイドマージン部17は、積層体16のY軸方向を向いた両側面の全領域をそれぞれ覆っている。積層体16は、容量形成部18と、カバー部19と、を有する。カバー部19は、容量形成部18のZ軸方向上下面をそれぞれ覆っている。
容量形成部18は、複数のセラミック層20と、複数の第1内部電極12と、複数の第2内部電極13と、を有する。複数のセラミック層20は、X-Y平面に平行に延びる平板状であり、Z軸方向に積層されている。カバー部19には、内部電極12,13が設けられていない。
内部電極12,13は、複数のセラミック層20の間に、Z軸方向に沿って交互に配置されている。第1内部電極12は、第1外部電極14に接続され、第2外部電極15から離間している。第2内部電極13は、第2外部電極15に接続され、第1外部電極14から離間している。
このように、セラミック素体11では、容量形成部18における外部電極14,15が設けられたX軸方向両端面以外の面がサイドマージン部17及びカバー部19によって覆われている。サイドマージン部17及びカバー部19は、主に、容量形成部18の周囲を保護し、内部電極12,13の絶縁性を確保する機能を有する。
内部電極12,13は、それぞれ導電性材料からなり、積層セラミックコンデンサ10の内部電極として機能する。当該導電性材料としては、例えばニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)、又はこれらの合金を含む金属材料が用いられる。
容量形成部18における内部電極12,13以外の領域は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ10では、内部電極12,13間の各セラミック層20の容量を大きくするため、容量形成部18を構成する誘電体セラミックスとして高誘電率のものが用いられる。
より具体的に、積層セラミックコンデンサ10では、容量形成部18を構成する高誘電率の誘電体セラミックスとして、チタン酸バリウム(BaTiO3)系材料の多結晶体、つまりバリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の多結晶体を用いる。これにより、積層セラミックコンデンサ10では大容量が得られる。
なお、容量形成部18は、チタン酸ストロンチウム(SrTiO3)、チタン酸カルシウム(CaTiO3)、チタン酸マグネシウム(MgTiO3)、ジルコン酸カルシウム(CaZrO3)、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O3)、ジルコン酸バリウム(BaZrO3)系、酸化チタン(TiO2)などの組成系で構成してもよい。
サイドマージン部17及びカバー部19も、誘電体セラミックスによって形成されている。サイドマージン部17及びカバー部19を形成する材料は、絶縁性セラミックスであればよいが、容量形成部18のセラミック層20と同様の組成系の誘電体セラミックスを用いることよりセラミック素体11における内部応力が抑制される。
上記の構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層20に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
なお、本実施形態に係る積層セラミックコンデンサ10の構成は、図1~3に示す構成に限定されず、適宜変更可能である。例えば、内部電極12,13の枚数やセラミック層20の厚さは、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
[セラミック素体11の詳細構成]
図4は、図3におけるサイドマージン部17と容量形成部18との境界部付近を拡大して示すセラミック素体11の部分断面図である。図4は、セラミック素体11の微細組織を模式的に示している。セラミック素体11では、サイドマージン部17及び容量形成部18のセラミック層20がいずれも多結晶体として構成される。
図4は、図3におけるサイドマージン部17と容量形成部18との境界部付近を拡大して示すセラミック素体11の部分断面図である。図4は、セラミック素体11の微細組織を模式的に示している。セラミック素体11では、サイドマージン部17及び容量形成部18のセラミック層20がいずれも多結晶体として構成される。
より詳細に、図4に示すように、セラミック素体11は、粒内ポアPを内包する結晶粒子が存在する特徴的な微細組織を有する。粒内ポアPは、結晶粒子内における微細な空間として構成される。つまり、粒内ポアPは、隣接する結晶粒子間の粒界に形成される空間として一般的に見られる粒界ポアとは区別される。
セラミック素体11では、その全領域に粒内ポアPを含む結晶粒子が存在しているわけではない。具体的に、セラミック素体11では、サイドマージン部17が粒内ポアPを含む結晶粒子が分散している第1領域として構成され、容量形成部18のセラミック層20が粒内ポアPを含む結晶粒子が分散していない第2領域として構成される。
詳細については後述するが、サイドマージン部17は、水熱法で作製されたセラミック粉末である水熱粉で形成される。水熱粉は、結晶粒子内に粒内ポアPを含むセラミック粒子を主成分とするという特徴を有する。このため、サイドマージン部17には、焼成後にも水熱粉に起因する粒内ポアPを含む結晶粒子が多く残る。
原料が水熱粉であることは、粒内ポアPを含む結晶粒子の分散によって確認することができる。つまり、水熱粉で形成されたサイドマージン部17では、粒内ポアPを含む結晶粒子がその全体にわたって分散している。なお、サイドマージン部17では、全ての結晶粒子に粒内ポアPが含まれていなくてもよい。
粒内ポアPを含む結晶粒子の量は、結晶粒子のうち粒内ポアPを含む結晶粒子の割合である粒内ポア存在率で評価することができる。原料が水熱粉である場合、粒内ポア存在率は1%以上となる。つまり、水熱粉で形成されたサイドマージン部17における粒内ポア存在率は1%以上となる。
粒内ポア存在率は、例えば、サイドマージン部17の断面を走査型電子顕微鏡によって5万倍で撮像した写真中の所定の領域に観察される全ての結晶粒子のうち、粒内ポアPを含む結晶粒子の割合として得ることができる。このとき、例えば、結晶粒子内に観察される5nm以上の空隙を粒内ポアPとすることができる。
水熱粉で形成された誘電体セラミックスでは、空間である粒内ポアPの存在によって、高い比誘電率が得られにくくなる。しかし、静電容量に寄与しないサイドマージン部17では、高い比誘電率が求められない。つまり、サイドマージン部17を水熱粉で形成しても、積層セラミックコンデンサ10の静電容量が損なわれない。
この一方で、容量形成部18のセラミック層20を水熱粉で形成すると、積層セラミックコンデンサ10の静電容量が低下してしまう。このため、セラミック層20の形成には、水熱粉を用いない。このため、セラミック層20は、粒内ポアPを含まない結晶粒子から構成される多結晶体となる。
詳細については後述するが、セラミック層20は、水熱法とは異なり、例えば固相法のような充分に大きい比誘電率が得られる方法で形成されたセラミック粉末で形成される。このため、セラミック層20では、大きい静電容量が得られる。なお、セラミック層20には、粒内ポアPを含む少量の結晶粒子が偶発的に含まれていてもよい。具体的に、セラミック層20における粒内ポア存在率は0.001%以下である。
サイドマージン部17に含まれる粒内ポアPは、結晶粒子に内包されているため、水分の侵入経路とはなりにくい。このため、サイドマージン部17を水熱粉で形成しても、積層セラミックコンデンサ10の耐湿性は損なわれにくい。同様の観点から、サイドマージン部17では、結晶粒子間の粒界に形成される粒界ポアが少ないことが好ましい。
サイドマージン部17では、その断面における粒界ポア(粒内ポアPを含まない)の割合である粒界ポア率が5%以下であることが好ましい。粒界ポア率は、例えば、サイドマージン部17の断面を走査型電子顕微鏡によって5万倍で撮像した写真中の所定の領域における粒界ポアの占める面積の割合として求めることができる。
また、詳細については後述するが、水熱粉は焼結性が高いため、サイドマージン部17では焼結助剤としてケイ素を含ませなくても高い焼結性が得られる。これにより、焼成時におけるサイドマージン部17から容量形成部18のセラミック層20へのケイ素の拡散による静電容量の低下を防止することができる。
なお、セラミック素体11では、カバー部19が、典型的には、セラミック層20と同様に、水熱粉で形成されない第2領域として構成される。しかし、カバー部19も、サイドマージン部17と同様に静電容量に寄与しないため、水熱粉で形成された第1領域として構成されていてもよい。
[積層セラミックコンデンサ10の製造方法]
図5は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6~10は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図5に沿って、図6~10を適宜参照しながら説明する。
図5は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6~10は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図5に沿って、図6~10を適宜参照しながら説明する。
(ステップS01:第1粉末準備)
ステップS01では、サイドマージン部17を形成するためのセラミック粉末である第1粉末を準備する。つまり、第1粉末は、水熱法で作製された水熱粉である。例えば、チタン酸バリウムの水熱粉は、水熱法によって、熱水が封入された圧力釜中で酸化チタンと水酸化バリウムとを合成することにより得られる。
ステップS01では、サイドマージン部17を形成するためのセラミック粉末である第1粉末を準備する。つまり、第1粉末は、水熱法で作製された水熱粉である。例えば、チタン酸バリウムの水熱粉は、水熱法によって、熱水が封入された圧力釜中で酸化チタンと水酸化バリウムとを合成することにより得られる。
水熱法では低コストでセラミック粉末を作製可能であるため、サイドマージン部17の形成に水熱粉を用いることにより、積層セラミックコンデンサ10の製造コストを低減することができる。また、水熱粉は、均一なサイズを有する略球形の微粉末として得られ、例えば、5nm以上500nm以下の平均粒径を有する。
更に、水熱法では各種格子欠陥が生成されやすく、つまり水熱粉の結晶性は低くなりやすい。本実施形態では、敢えて結晶性の低い水熱粉を用いることによって、サイドマージン部17の焼結性を向上させることができる。この水熱粉の作用については、ステップS07(焼結)の項目において詳細に説明する。
ペロブスカイト構造の結晶性は、単位格子におけるc軸の長さとa軸の長さとの比である軸比c/aで評価可能である。理想的な結晶構造では軸比c/aが約1.01となるが、水熱粉では軸比c/aが1.008以下となる。軸比c/aは、例えば、X線回折で得られるスペクトルから算出することができる。
(ステップS02:第2粉末準備)
ステップS02では、セラミック層20を形成するためのセラミック粉末である第2粉末を準備する。第2粉末は、水熱法以外の方法で作製され、本実施形態では固相法で作製された固相粉である。例えば、チタン酸バリウムの固相粉は、酸化チタン及び炭酸バリウムの混合粉を加熱して固相反応させることにより得られる。
ステップS02では、セラミック層20を形成するためのセラミック粉末である第2粉末を準備する。第2粉末は、水熱法以外の方法で作製され、本実施形態では固相法で作製された固相粉である。例えば、チタン酸バリウムの固相粉は、酸化チタン及び炭酸バリウムの混合粉を加熱して固相反応させることにより得られる。
(ステップS03:セラミックシート準備)
ステップS03では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、サイドマージン部17を形成するための第4セラミックシート117と、を準備する。
ステップS03では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、サイドマージン部17を形成するための第4セラミックシート117と、を準備する。
セラミックシート101,102,103,117は、セラミック粉末を主成分とし、溶剤及びバインダを用いてシート状に成形された未焼成の誘電体グリーンシートとして構成される。セラミックシート101,102,103,117の成形には、例えば、ロールコーターやドクターブレードなどを利用可能である。
より詳細に、セラミックシート101,102,103は、ステップS02で準備された固相粉である第2粉末を主成分として形成される。この一方で、サイドマージン部17を形成する第4セラミックシート117は、ステップS01で準備された水熱粉である第1粉末を主成分として形成される。
上記のとおり、水熱粉は、均一なサイズを有する略球形の微粉末である。このため、水熱粉は、溶剤に分散しやすい。また、溶剤及びバインダに分散した水熱粉のスラリーは、柔軟に変形可能であるため、高い成形性を有する。このため、水熱粉を用いることにより、高品質の第4セラミックシート117が得られる。
また、一般的に、焼結温度の低い内部電極12,13が配置された積層体16では高い焼結性が得られやすいのに対し、サイドマージン部17では高い焼結性が得られにくい。このため、サイドマージン部17を形成するためのセラミックシートには、焼結助剤を多く添加することが一般的である。
この点、焼結性の高い水熱粉を主成分とする第4セラミックシート117には、焼結助剤を多く添加する必要がない。特に、第4セラミックシート117には、焼成時に容量形成部18のセラミック層20への拡散によって静電容量の低下を生じさせやすいケイ素を添加しないことが好ましい。
なお、カバー部19を形成する第3セラミックシート103は、第4セラミックシート117と同様に、ステップS01で準備された第1粉末を主成分として形成してもよい。第3セラミックシート103にも安価な水熱粉を用いることにより、積層セラミックコンデンサ10の製造コストを更に低減することができる。
図6は、セラミックシート101,102,103の平面図である。この段階では、セラミックシート101,102,103が、個片化されていない大判のシートとして構成される。図6には、各積層セラミックコンデンサ10ごとに個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
図6に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部19に対応する第3セラミックシート103には内部電極が形成されていない。
内部電極112,113は、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。
内部電極112,113には、切断線Lyに沿ったX軸方向の隙間が、切断線Ly1本置きに形成されている。第1内部電極112の隙間と第2内部電極113の隙間とはX軸方向に互い違いに配置されている。つまり、第1内部電極112の隙間を通る切断線Lyと第2内部電極113の隙間を通る切断線Lyとが交互に並んでいる。
(ステップS04:積層)
ステップS04は、ステップS03で準備したセラミックシート101,102,103を、図7に示すように積層することにより積層シート104を作製する。積層シート104では、容量形成部18に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
ステップS04は、ステップS03で準備したセラミックシート101,102,103を、図7に示すように積層することにより積層シート104を作製する。積層シート104では、容量形成部18に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
また、積層シート104では、交互に積層されたセラミックシート101,102のZ軸方向上下面にカバー部19に対応する第3セラミックシート103が積層される。なお、図7に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
積層シート104は、セラミックシート101,102,103を圧着することにより一体化される。セラミックシート101,102,103の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート104を高密度化することが可能である。
(ステップS05:切断)
ステップS05では、ステップS04で得られた積層シート104を、図8に示すように切断線Lx,Lyに沿って切断することにより、未焼成の積層体116を作製する。積層体116は、焼成後の積層体16に対応する。積層シート104の切断には、例えば、回転刃や押し切り刃などを用いることができる。
ステップS05では、ステップS04で得られた積層シート104を、図8に示すように切断線Lx,Lyに沿って切断することにより、未焼成の積層体116を作製する。積層体116は、焼成後の積層体16に対応する。積層シート104の切断には、例えば、回転刃や押し切り刃などを用いることができる。
より詳細に、積層シート104は、保持部材Cによって保持された状態で、切断線Lx,Lyに沿って切断される。これにより、積層シート104が個片化され、積層体116が得られる。このとき、保持部材Cは切断されておらず、各積層体116は保持部材Cによって接続されている。
図9は、ステップS05で得られる積層体116の斜視図である。積層体116には、容量形成部118及びカバー部119が形成されている。積層体116では、切断面であるY軸方向を向いた両側面に内部電極112,113が露出している。内部電極112,113の間にはセラミック層120が形成されている。
(ステップS06:サイドマージン部形成)
ステップS06では、ステップS05で得られた積層体116に、ステップS03で準備された第4セラミックシート117を貼り付けることにより、未焼成のセラミック素体111を作製する。つまり、第4セラミックシート117は、未焼成のサイドマージン部17として構成される。
ステップS06では、ステップS05で得られた積層体116に、ステップS03で準備された第4セラミックシート117を貼り付けることにより、未焼成のセラミック素体111を作製する。つまり、第4セラミックシート117は、未焼成のサイドマージン部17として構成される。
ステップS06では、ステップS05における積層体116の切断面であるY軸方向を向いた両側面に第4セラミックシート117が貼り付けられる。このため、ステップS06では、予め保持部材Cから積層体116を剥がし、積層体116の向きを90度回転させておくことが好ましい。
図10は、ステップS06によって得られる未焼成のセラミック素体111の斜視図である。ステップS06では、例えば、積層体116の側面の外形に合わせて切断した第4セラミックシート117を積層体116の両側面に貼り付けることができる。これにより、図10に示す未焼成のセラミック素体111が得られる。
均一な微粉末である水熱粉を主成分とする第4セラミックシート117は、積層体116の側面の微細な凹凸形状に追従して柔軟に変形可能であるため、積層体116の側面に沿って密着可能である。このため、セラミック素体111では、第4セラミックシート117と積層体116との間に隙間が生じにくい。
なお、未焼成のサイドマージン部17の形成方法は上記に限定されない。例えば、第4セラミックシート117は、積層体116の側面に貼り付けた後に、積層体116の側面の輪郭に合わせて切断してもよい。更に、第4セラミックシート117を積層体116の側面で打ち抜いてもよい。
(ステップS07:焼成)
ステップS07では、ステップS06で得られた未焼成のセラミック素体111を焼結させることにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS07により、積層体116が積層体16になり、第4セラミックシート117がサイドマージン部17になる。
ステップS07では、ステップS06で得られた未焼成のセラミック素体111を焼結させることにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS07により、積層体116が積層体16になり、第4セラミックシート117がサイドマージン部17になる。
ステップS07における焼成温度は、セラミック素体111の焼結温度に基づいて決定可能である。例えば、誘電体セラミックスとしてチタン酸バリウム系材料を用いる場合には、焼成温度を1000~1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
結晶性の低い水熱粉では、焼成時に各セラミック粒子を構成する原子の再配列による物質の移動が生じやすい。また、粒内ポアPを内包する水熱粉では、粒内ポアPの分だけ表面積が増大している。これにより、水熱粉では、焼成時における物質の拡散経路が増加するため、更に物質の移動が生じやすくなる。
したがって、第4セラミックシート117では、比較的低温において水熱粉における物質の移動が開始して焼結が進行する。第4セラミックシート117では、焼結の過程において物質の移動が活発に起こることにより焼結が促進される。これにより、焼結性が高く、粒界ポアの少ないサイドマージン部17が得られる。
このように、本実施形態では、焼結助剤としてケイ素を用いることなく、焼結性の高いサイドマージン部17が得られる。このため、積層セラミックコンデンサ10では、サイドマージン部17から容量形成部18のセラミック層20へのケイ素の拡散による静電容量の低下を防止することができる。
また、積層セラミックコンデンサ10では、サイドマージン部17を構成する結晶粒子間の粒界にケイ素を含むガラス質が偏析することによるサイドマージン部17の機械的強度の低下が生じにくい。このため、積層セラミックコンデンサ10では、熱衝撃などの外力によるクラックの発生が抑制される。
更に、上記のように、積層体116と第4セラミックシート117とが隙間なく密着しているため、焼成後のセラミック素体11では積層体16とサイドマージン部17との間に隙間が生じにくい。これにより、積層セラミックコンデンサ10では、更に高い耐湿性が得られる。
なお、第4セラミックシート117にケイ素を全く添加しない構成では、典型的にはケイ素を含有しないサイドマージン部17が得られる。仮に、容量形成部118に含まれる少量のケイ素が第4セラミックシート117に拡散する場合であっても、サイドマージン部17のケイ素の含有量は0.5mol%以下に留まる。
(ステップS08:外部電極形成)
ステップS08では、ステップS07で得られたセラミック素体11に外部電極14,15を形成することにより、図1~3に示す積層セラミックコンデンサ10を作製する。ステップS08では、例えば、セラミック素体11のX軸方向端面に、外部電極14,15を構成する下地膜、中間膜、及び表面膜を形成する。
ステップS08では、ステップS07で得られたセラミック素体11に外部電極14,15を形成することにより、図1~3に示す積層セラミックコンデンサ10を作製する。ステップS08では、例えば、セラミック素体11のX軸方向端面に、外部電極14,15を構成する下地膜、中間膜、及び表面膜を形成する。
より詳細に、ステップS08では、まず、セラミック素体11のX軸方向両端面を覆うように未焼成の電極材料を塗布する。塗布された未焼成の電極材料を、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付けを行うことにより、セラミック素体11に外部電極14,15の下地膜が形成される。
そして、セラミック素体11に焼き付けられた外部電極14,15の下地膜の上に、外部電極14,15の中間膜が形成され、更に外部電極14,15の表面膜が形成される。外部電極14,15の中間膜及び下地膜の形成には、例えば、電解メッキなどのメッキ処理を用いることができる。
なお、上記のステップS08における処理の一部を、ステップS07の前に行ってもよい。例えば、ステップS07の前に未焼成のセラミック素体111のX軸方向両端面に未焼成の電極材料を塗布してもよい。これにより、ステップS07において、未焼成のセラミック素体111の焼成と電極材料の焼き付けとを同時に行うことができる。
[実施例]
以下、上記実施形態の実施例について説明する。本実施例の構成は、本実施形態に含まれる構成の一例に過ぎない。本実施例では、上記の製造方法を用いて、積層セラミックコンデンサ10を作製した。具体的に、軸比c/aが0.996のチタン酸バリウムの水熱粉を用い、ケイ素を添加せずにサイドマージン部17を形成した。
以下、上記実施形態の実施例について説明する。本実施例の構成は、本実施形態に含まれる構成の一例に過ぎない。本実施例では、上記の製造方法を用いて、積層セラミックコンデンサ10を作製した。具体的に、軸比c/aが0.996のチタン酸バリウムの水熱粉を用い、ケイ素を添加せずにサイドマージン部17を形成した。
これに対し、サイドマージン部の構成が本実施形態と異なる比較例に係る積層セラミックコンデンサを作製した。比較例では、軸比c/aが1.01のチタン酸バリウムの固相粉を用い、ケイ素を1mol%添加してサイドマージン部を形成した。実施例及び比較例では、サイドマージン部の原料以外の構成を同様とした。
実施例及び比較例に係るサンプルについて、静電容量測定、耐熱性試験、及び耐湿性試験を行った。耐熱性試験では、実施例及び比較例に係るサンプルをリフロー炉で350℃まで昇温させた。耐湿性試験では、実施例及び比較例に係るサンプルを温度45℃、湿度95%で、10Vの定格電圧を印加した状態で1000時間保持した。
耐熱性試験及び耐湿性試験は、実施例及び比較例に係るサンプルそれぞれ1000個について行った。耐熱性試験では、クラックが発生したサンプルを耐熱不良と判断した。耐湿性試験では、電気抵抗値が10MΩ未満のサンプルを耐湿不良と判断した。表1は、各評価の結果を示している。
表1に示すように、実施例に係るサンプルでは、比較例に係るサンプルよりも大きい静電容量が得られた。比較例に係るサンプルでは、サイドマージン部にケイ素を添加しているため、焼成時にサイドマージン部からセラミック層にケイ素が拡散することにより、静電容量が低下したものと考えられる。
また、実施例に係るサンプルでは耐熱不良が発生しなかったのに対し、比較例に係るサンプルでは耐熱不良が発生した。比較例に係るサンプルでは、サイドマージン部においてケイ素を含むガラス質が結晶粒子間の粒界に偏析することにより、熱衝撃によってクラックが発生しやすくなっているものと考えられる。
更に、実施例に係るサンプルでは耐湿不良が発生しなかったのに対し、比較例に係るサンプルでは耐湿不良が発生した。比較例に係るサンプルでは、サイドマージン部と積層体との間の隙間や、サイドマージン部の粒界ポアなどの影響によって、耐湿性が損なわれているものと考えられる。
<第2の実施形態>
図11は、本発明の第2の実施形態に係る積層セラミックコンデンサ210の斜視図である。積層セラミックコンデンサ210は、サイドマージン部217を有する。積層セラミックコンデンサ210では、サイドマージン部217の構成が第1の実施形態とは異なり、その他の構成が第1の実施形態と共通する。
図11は、本発明の第2の実施形態に係る積層セラミックコンデンサ210の斜視図である。積層セラミックコンデンサ210は、サイドマージン部217を有する。積層セラミックコンデンサ210では、サイドマージン部217の構成が第1の実施形態とは異なり、その他の構成が第1の実施形態と共通する。
サイドマージン部217は、厚さ方向(Y軸方向)に複層構造で構成され、外層217aと接続層217bとを有する。外層217aは、Y軸方向外側に配置され、セラミック素体211の側面を構成する。接続層217bは、積層体16と外層217aとの間に配置され、外層217aを積層体16の側面に接続する。
図12は、図11におけるサイドマージン部217と容量形成部18との境界部付近を拡大して示すセラミック素体211の部分断面図である。サイドマージン部217では、接続層217bが水熱粉で形成される第1領域として構成され、外層217aが水熱粉で形成されない第2領域として構成される。
したがって、サイドマージン部217では、接続層217bに粒内ポアPを含む結晶粒子が分散しており、外層217aに粒内ポアPを含む結晶粒子が分散していない。なお、サイドマージン部217では、積層体16に隣接する領域に接続層217bが配置されていればよく、外層217a及び接続層217b以外の層が含まれていてもよい。
この構成のセラミック素体211は、図13に示す未焼成のセラミック素体311を焼成することにより得られる。セラミック素体311では、積層体116の側面に、外層217aを形成する第5セラミックシート317aが、接続層217bを形成する第6セラミックシート317bを介して配置されている。
外層217aを形成する第5セラミックシート317aは、固相粉である第2粉末を主成分として形成される。接続層217bを形成する第6セラミックシート317bは、水熱粉である第1粉末を主成分として形成される。そして、積層体116の側面に、セラミックシート317a,317bが貼り付けられる。
均一な微粉末である水熱粉を主成分とする第6セラミックシート317bは、積層体116の側面にも、第5セラミックシート317aにも、その形状に追従して柔軟に変形可能である。これにより、第6セラミックシート317bが積層体116及び第5セラミックシート317aのいずれにも密着可能である。
このため、セラミック素体311を焼成して得られるセラミック素体211では、積層体116とサイドマージン部217との間に隙間が生じにくい。また、水熱法で形成されたサイドマージン部217の接続層217bでは、高い焼結性が得られる。したがって、積層セラミックコンデンサ210では、高い耐湿性が得られる。
なお、積層セラミックコンデンサ210のサイドマージン部217では、外層217aも接続層217bと同様に、水熱粉で形成された第1領域として構成されていてもよい。この場合、外層217aを形成する第5セラミックシート317aを、水熱粉である第1粉末を主成分として形成することができる。
<その他の実施形態>
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、積層セラミックコンデンサでは、容量形成部がZ軸方向に複数に分割して設けられていてもよい。この場合、各容量形成部において内部電極がZ軸方向に沿って交互に配置されていればよく、容量形成部が切り替わる部分において第1内部電極又は第2内部電極が連続して配置されていてもよい。
また、サイドマージン部の形成方法は、セラミックシートを用いた方法に限定されず、例えば、水熱粉を主成分とするセラミックスラリーに積層体の側面を浸漬させるディップ法を用いてもよい。このような方法で形成されたサイドマージン部でも、上記と同様に、高い焼結性が得られる。
10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極
16…積層体
17…サイドマージン部
18…容量形成部
19…カバー部
20…セラミック層
P…粒内ポア
11…セラミック素体
12,13…内部電極
14,15…外部電極
16…積層体
17…サイドマージン部
18…容量形成部
19…カバー部
20…セラミック層
P…粒内ポア
Claims (14)
- 粒内ポアを含む結晶粒子が分散している第1領域と、
粒内ポアを含む結晶粒子が分散していない第2領域と、
第1方向に積層され、前記第2領域を構成する複数のセラミック層と、前記複数のセラミック層の間に配置された内部電極と、を有する積層体と、
前記第1方向と直交する第2方向から前記積層体を覆い、前記積層体に隣接する領域が前記第1領域を構成するサイドマージン部と、
を具備する積層セラミックコンデンサ。 - 請求項1に記載の積層セラミックコンデンサであって、
前記サイドマージン部は、その全体にわたって前記第1領域を構成する
積層セラミックコンデンサ。 - 請求項1に記載の積層セラミックコンデンサであって、
前記サイドマージン部は、前記第2領域を構成する外層と、前記外層と前記積層体との間に配置され、前記第1領域を構成する接続層と、を有する
積層セラミックコンデンサ。 - 請求項1から3のいずれか1項に記載の積層セラミックコンデンサであって、
前記第1領域のケイ素の含有量は、0.5mol%以下である
積層セラミックコンデンサ。 - 請求項1から4のいずれか1項に記載の積層セラミックコンデンサであって、
前記サイドマージン部の粒界ポア率は、5%以下である
積層セラミックコンデンサ。 - 請求項1から5のいずれか1項に記載の積層セラミックコンデンサであって、
前記第1領域及び前記第2領域はいずれも、バリウム及びチタンを含むペロブスカイト構造の多結晶体として構成される
積層セラミックコンデンサ。 - 軸比c/aが1.008以下のペロブスカイト構造を有し、粒内ポアを含むセラミック粒子を主成分とする第1粉末を用意し、
粒内ポアを含まないセラミック粒子を主成分とする第2粉末を用意し、
第1方向に積層され、前記第2粉末を主成分とする複数のセラミック層と、前記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層体を作製し、
前記第1方向と直交する第2方向を向いた前記積層体の側面に前記第1粉末を主成分とするサイドマージン部を形成することによりセラミック素体を作製し、
前記セラミック素体を焼成する
積層セラミックコンデンサの製造方法。 - 請求項7に記載の積層セラミックコンデンサの製造方法であって、
前記第1粉末を主成分とするセラミックシートを前記側面に貼り付けることにより前記サイドマージン部を形成する
積層セラミックコンデンサの製造方法。 - 請求項8に記載の積層セラミックコンデンサの製造方法であって、
前記セラミックシートは、ケイ素を含まない
積層セラミックコンデンサの製造方法。 - 軸比c/aが1.008以下のペロブスカイト構造を有し、粒内ポアを含むセラミック粒子を主成分とする第1粉末を用意し、
粒内ポアを含まないセラミック粒子を主成分とする第2粉末を用意し、
第1方向に積層され、前記第2粉末を主成分とする複数のセラミック層と、前記複数のセラミック層の間に配置された内部電極と、を有する未焼成の積層体を作製し、
前記第1方向と直交する第2方向を向いた前記積層体の側面に前記第1粉末を主成分とする接続層を介してセラミックシートを貼り付けることによりセラミック素体を作製し、
前記セラミック素体を焼成する
積層セラミックコンデンサの製造方法。 - 請求項10に記載の積層セラミックコンデンサの製造方法であって、
前記接続層は、ケイ素を含まない
積層セラミックコンデンサの製造方法。 - 請求項7から11のいずれか1項に記載の積層セラミックコンデンサの製造方法であって、
前記第1粉末は、水熱法で作製されている
積層セラミックコンデンサの製造方法。 - 請求項7から12のいずれか1項に記載の積層セラミックコンデンサの製造方法であって、
前記第1粉末の平均粒径は、5nm以上500nm以下である
積層セラミックコンデンサの製造方法。 - 請求項7から13のいずれか1項に記載の積層セラミックコンデンサの製造方法であって、
前記第2粉末は、固相法で作製されている
積層セラミックコンデンサの製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018090320A JP7036430B2 (ja) | 2018-05-09 | 2018-05-09 | 積層セラミックコンデンサ及びその製造方法 |
US16/395,618 US11257624B2 (en) | 2018-05-09 | 2019-04-26 | Multi-layer ceramic capacitor and method of producing the same |
US17/647,566 US11569040B2 (en) | 2018-05-09 | 2022-01-10 | Multi-layer ceramic capacitor and method of producing the same |
JP2022026346A JP7241943B2 (ja) | 2018-05-09 | 2022-02-24 | 積層セラミックコンデンサ及びその製造方法 |
US18/147,185 US20230162924A1 (en) | 2018-05-09 | 2022-12-28 | Multi-layer ceramic capacitor and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018090320A JP7036430B2 (ja) | 2018-05-09 | 2018-05-09 | 積層セラミックコンデンサ及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022026346A Division JP7241943B2 (ja) | 2018-05-09 | 2022-02-24 | 積層セラミックコンデンサ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019197790A JP2019197790A (ja) | 2019-11-14 |
JP7036430B2 true JP7036430B2 (ja) | 2022-03-15 |
Family
ID=68463332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018090320A Active JP7036430B2 (ja) | 2018-05-09 | 2018-05-09 | 積層セラミックコンデンサ及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US11257624B2 (ja) |
JP (1) | JP7036430B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7032916B2 (ja) * | 2017-12-04 | 2022-03-09 | 太陽誘電株式会社 | セラミックコンデンサおよびその製造方法 |
JP7328749B2 (ja) * | 2018-10-24 | 2023-08-17 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
KR20190116119A (ko) * | 2019-07-01 | 2019-10-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
US11961681B2 (en) * | 2020-12-28 | 2024-04-16 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor including internal electrodes having pores on ends thereof and board having the same mounted thereon |
KR20220096546A (ko) * | 2020-12-31 | 2022-07-07 | 삼성전기주식회사 | 적층형 전자 부품 |
JP2022125694A (ja) | 2021-02-17 | 2022-08-29 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR20240046267A (ko) * | 2021-09-30 | 2024-04-08 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 세라믹 콘덴서 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007074731A1 (ja) | 2005-12-26 | 2007-07-05 | Kyocera Corporation | 積層セラミックコンデンサ |
JP2012129494A (ja) | 2010-12-15 | 2012-07-05 | Samsung Electro-Mechanics Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
JP2013209239A (ja) | 2012-03-30 | 2013-10-10 | Tdk Corp | 誘電体磁器組成物および積層セラミックコンデンサ |
JP2016001721A (ja) | 2014-05-21 | 2016-01-07 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2018067566A (ja) | 2016-10-17 | 2018-04-26 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3391269B2 (ja) * | 1998-01-20 | 2003-03-31 | 株式会社村田製作所 | 誘電体セラミックおよびその製造方法、ならびに、積層セラミック電子部品およびその製造方法 |
KR101108958B1 (ko) * | 2003-02-25 | 2012-01-31 | 쿄세라 코포레이션 | 적층 세라믹 콘덴서 및 그 제조방법 |
KR20110065623A (ko) * | 2009-12-10 | 2011-06-16 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR101124091B1 (ko) * | 2009-12-10 | 2012-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR20130049295A (ko) * | 2011-11-04 | 2013-05-14 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
JP5835150B2 (ja) * | 2012-08-09 | 2015-12-24 | 株式会社村田製作所 | 積層セラミックコンデンサ |
KR102089700B1 (ko) * | 2014-05-28 | 2020-04-14 | 삼성전기주식회사 | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판 |
JP6665438B2 (ja) | 2015-07-17 | 2020-03-13 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP7221718B2 (ja) | 2019-02-13 | 2023-02-14 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
-
2018
- 2018-05-09 JP JP2018090320A patent/JP7036430B2/ja active Active
-
2019
- 2019-04-26 US US16/395,618 patent/US11257624B2/en active Active
-
2022
- 2022-01-10 US US17/647,566 patent/US11569040B2/en active Active
- 2022-12-28 US US18/147,185 patent/US20230162924A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007074731A1 (ja) | 2005-12-26 | 2007-07-05 | Kyocera Corporation | 積層セラミックコンデンサ |
JP2012129494A (ja) | 2010-12-15 | 2012-07-05 | Samsung Electro-Mechanics Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
JP2013209239A (ja) | 2012-03-30 | 2013-10-10 | Tdk Corp | 誘電体磁器組成物および積層セラミックコンデンサ |
JP2016001721A (ja) | 2014-05-21 | 2016-01-07 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP2018067566A (ja) | 2016-10-17 | 2018-04-26 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US11569040B2 (en) | 2023-01-31 |
JP2019197790A (ja) | 2019-11-14 |
US20220130616A1 (en) | 2022-04-28 |
US20230162924A1 (en) | 2023-05-25 |
US20190348222A1 (en) | 2019-11-14 |
US11257624B2 (en) | 2022-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7036430B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP7273093B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
US10224148B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
JP7326407B2 (ja) | 積層セラミックコンデンサ | |
US10622152B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
US11527362B2 (en) | Multi-layer ceramic capacitor and method of producing the same | |
JP7167227B2 (ja) | 積層セラミックコンデンサ | |
US9136058B2 (en) | Laminated ceramic electronic component and manufacturing method therefor | |
JP6933326B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP7428779B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP2020191330A (ja) | 積層セラミック電子部品及び積層セラミック電子部品の製造方法 | |
JP7241943B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP6858217B2 (ja) | 積層セラミックコンデンサの製造方法 | |
JP2020188086A (ja) | 積層セラミック電子部品 | |
WO2024070427A1 (ja) | セラミック電子部品、およびセラミック電子部品の製造方法 | |
WO2024070416A1 (ja) | セラミック電子部品、およびセラミック電子部品の製造方法 | |
JP2023136777A (ja) | セラミック電子部品およびその製造方法 | |
JP2019145781A (ja) | 積層セラミック電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7036430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |