CN106384667B - 叠层型陶瓷电子零件 - Google Patents

叠层型陶瓷电子零件 Download PDF

Info

Publication number
CN106384667B
CN106384667B CN201610911032.6A CN201610911032A CN106384667B CN 106384667 B CN106384667 B CN 106384667B CN 201610911032 A CN201610911032 A CN 201610911032A CN 106384667 B CN106384667 B CN 106384667B
Authority
CN
China
Prior art keywords
ceramic
voidage
laminated
laminate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610911032.6A
Other languages
English (en)
Other versions
CN106384667A (zh
Inventor
森田浩郎
森田浩一郎
今井敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Publication of CN106384667A publication Critical patent/CN106384667A/zh
Application granted granted Critical
Publication of CN106384667B publication Critical patent/CN106384667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

本发明提供一种叠层型陶瓷电子零件，即便在烧结芯片具有层离及残留应力的情形时，也可确实地防止因回流焊时等所受到的热冲击而导致在该烧结芯片产生裂痕。叠层型陶瓷电容器(10‑1)在陶瓷部(11a)的筒状陶瓷部分(11a2)以不从陶瓷部(11a)的表面露出的方式包含筒形状的高空隙率部分(11d)，该高空隙率部分(11d)具有较该筒状陶瓷部分(11a2)的空隙率高的空隙率，且一体地包含与各层状导体部(11b)的左右侧缘相向的2个层状部分(11d1)及(11d2)、以及与最外侧的2个层状导体部(11b)的外侧面相向的2个层状部分(11d3)及(11d4)。

Description

叠层型陶瓷电子零件
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2011年6月13日、申请号为201180039434.7、发明名称为“叠层型陶瓷电子零件”的发明专利申请案。
技术领域
本发明涉及包含叠层型陶瓷电容器之叠层型陶瓷电子零件。
背景技术
图1表示作为叠层型陶瓷电子零件而广为人知的以往的叠层型陶瓷电容器的外观，图2(Sa)表示沿图1的Sa-Sa线的截面，图2(Sb)表示沿图1的Sb-Sb线的截面。附带而言，图1中分别为L表示长度，W表示宽度，H表示高度。
该叠层型陶瓷电容器10包含：大致长方体形状的烧结芯片11，在陶瓷部11a内相向配置有多个(图中为20个)层状导体部11b；以及1对外部端子12，设置在该烧结芯片11的长度方向的两端部。构成烧结芯片11的陶瓷部11a可划分为：多个(图中为19个)层状陶瓷部分11a1，存在于层状导体部11b之间；以及筒状陶瓷部分11a2，以包围层状导体部11b全体的周围的方式存在。构成烧结芯片11的多个层状导体部11b中从上方起第奇数个层状导体部11b的端缘电性连接于一方的外部端子12，且从上方起第偶数个层状导体部11b的端缘电性连接于另一方的外部端子12。
所述叠层型陶瓷电容器10的烧结芯片11通常通过如下方法制作，即：将形成有未烧结的层状导体部的陶瓷生片与未形成有未烧结的层状导体部的陶瓷生片以特定顺序层叠并压接而获得未烧结芯片，其后，将该未烧结芯片投入煅烧炉中进行未烧结的层状导体部与陶瓷生片的同时烧结。该煅烧步骤中，未烧结的层状导体部与陶瓷生片的热膨胀及收缩的行为产生差异，因此制作的煅烧芯片11易于成为具有层离(层间剥离)与残留应力的芯片。
所述叠层型陶瓷电容器10，一般而言通过回流焊安装在电路基板等上，因此在烧结芯片11具有层离及残留应力的情形时，有因回流焊时所受到的热冲击而导致该层离及残留应力增大，从而在该烧结芯片11产生裂痕的担忧。
该层离及残留应力易于存在于各层状陶瓷部分11a1与各层状导体部11b的界面BF1(省略符号的图示)、及筒状陶瓷部分11a2与最外侧的2个层状导体部11b(最上位的层状导体部11b与最下位的层状导体部11b)的界面BF2(省略符号的图示)。因此，如果因回流焊时所受到的热冲击而导致层离及残留应力增大，从而产生将各界面BF1及BF2劈开的应力，则有该应力传递至筒状陶瓷部分11a2的主要是左右部分(即，与各层状导体部11b的两侧缘相向的部分)而导致在该左右部分产生裂痕的担忧。产生该裂痕的担忧不仅在回流焊时，即便在安装在电路基板等上的所述叠层型陶瓷电容器10置于高温下而受到热冲击的情形时，或因该叠层型陶瓷电容器10的自身的发热而产生温度上升从而受到热冲击的情形时等同样也会产生。
在日本专利特开2003-309039号公报(专利文献1)中揭示有一种叠层型陶瓷电容器10'，其以烧结芯片不具有层离及残留应力的方式构成。将该叠层型陶瓷电容器10'的构成示于图3(A)及图3(B)中。如图所示，叠层型陶瓷电容器10'具有与叠层型陶瓷电容器10大致相同的构成。在叠层型陶瓷电容器10'中，构成烧结芯片11的陶瓷部11a的筒状陶瓷部分11a2的上下部分的孔隙11c的存在率，从该筒状陶瓷部分11a的上下表面向内侧越来越高。孔隙11c是通过使陶瓷生片中所含的黏合剂在煅烧步骤中消失而形成。由复数个陶瓷生片构成筒状陶瓷部分11a2的上下部分，通过使该复数个陶瓷生片的黏合剂含有率从上下表面向内侧越来越高，而使孔隙11c的存在率朝向内侧越来越高。筒状陶瓷部分11a2的左右部分的孔隙11c的存在率，与层状陶瓷部分11a1的孔隙存在率相同。
该叠层型陶瓷电容器10'以使构成烧结芯片11的陶瓷部11a的筒状陶瓷部分11a2的上下部分的孔隙11c的存在率，从其上下表面向内侧越来越高的方式构成，因此即便因回流焊等导致层离及残留应力增大而使得应力从界面BF2传递至筒状陶瓷部分11a2的上下部分，该应力的传递也会通过主要与最外侧的2个层状导体部11b邻接的孔隙11c群而得到一定程度的抑制。
然而，所述叠层型陶瓷电容器10'的筒状陶瓷部分11a2的左右部分的孔隙11c的存在率与层状陶瓷部分11a1的孔隙存在率相同，因此如果因回流焊时等所受到的热冲击而导致所述层离及残留应力增大，从而产生将各界面BF1及BF2劈开的应力，则该应力会直接传递至筒状陶瓷部分11a2的左右部分。
总而言之，所述叠层型陶瓷电容器10'如果因回流焊时等所受到的热冲击而导致所述层离及残留应力增大，从而产生将各界面BF1及BF2劈开的应力，则有该应力传递至筒状陶瓷部分11a2的主要是左右部分，从而与所述叠层型陶瓷电容器10同样地在该左右部分产生裂痕的担忧。
先前技术文献
专利文献
专利文献1：日本专利特开2003-309039号公报
发明内容
[发明所欲解决的问题]
本发明的一实施方式的目的在于提供一种叠层型陶瓷电容器，其即便在烧结芯片具有层离及残留应力的情形时，也可确实地抑制因回流焊时等所受到的热冲击而导致在该烧结芯片产生裂痕。
[解决问题的技术手段]
为达成所述目的，本发明的一实施方式的叠层型陶瓷电子零件包含在陶瓷部内相向配置有多个层状导体部的大致长方体形状的烧结芯片；且构成该烧结芯片的陶瓷部划分为：多个层状陶瓷部分，存在于层状导体部之间；以及筒状陶瓷部分，以包围层状导体部全体的周围的方式存在；所述陶瓷部的筒状陶瓷部分以不从该筒状陶瓷部分的表面露出的方式包含高空隙率部分，该高空隙率部分具有较该筒状陶瓷部分的空隙率高的空隙率，且包含与至少各层状导体部的各侧缘相向的2个层状部分。
在所述叠层型陶瓷电子零件的烧结芯片具有层离及残留应力的情形时，如果因回流焊时等所受到的热冲击而导致该层离及残留应力增大，从而产生将各层状陶瓷部分与各层状导体部的界面、及筒状陶瓷部分与最外侧的2个层状导体部的界面劈开的应力，则有该应力传递至筒状陶瓷部分的“与各层状导体部的各侧缘相向的部分”而在该部分产生裂痕的担忧。
然而，所述叠层型陶瓷电子零件的筒状陶瓷部分以不从该筒状陶瓷部分的表面露出的方式包含高空隙率部分，该高空隙率部分具有较该筒状陶瓷部分的空隙率高的空隙率，且包含与至少各层状导体部的各侧缘相向的2个层状部分，因此即便因回流焊时等所受到的热冲击而导致所述层离及残留应力增大从而产生将各界面劈开的应力，基于依赖于与各层状导体部的各侧缘相向的“高空隙率的2个层状部分”的应力分散作用及应力缓冲作用，也可有效地抑制该应力传递至筒状陶瓷部分的“与各层状导体部的各侧缘相向的部分。
[发明的效果]
根据本发明的一实施方式，即便在烧结芯片具有层离及残留应力的情形时，也可确实地防止因回流焊时等所受到的热冲击而在该烧结芯片产生裂痕。
本发明的目的、构成、特征及作用效果通过以下的详细说明与随附图式而变得明确。
附图说明
图1是以往的叠层型陶瓷电容器的外观图。
图2(Sa)是沿图1的Sa-Sa线的截面图，图2(Sb)是沿图1的Sb-Sb线的截面图。
图3(A)及图3(B)是专利文献1中揭示的发明的叠层型陶瓷电容器的图，图3(A)是与图2(Sa)对应的截面图，图3(B)是与图2(Sb)对应的截面图。
图4是本发明的叠层型陶瓷电容器(第1实施方式)的与图2(Sa)对应的截面图。
图5是本发明的叠层型陶瓷电容器(第1实施方式)的与图2(Sb)对应的截面图。
图6是说明图4及图5所示的叠层型陶瓷电容器(第1实施方式)的制法的图。
图7是本发明的叠层型陶瓷电容器(第2实施方式)的与图2(Sa)对应的截面图。
图8是本发明的叠层型陶瓷电容器(第2实施方式)的与图2(Sb)对应的截面图。
符号的说明
10-1、10-2 叠层型陶瓷电容器
11 烧结芯片
11a 陶瓷部
11a1 陶瓷部的层状陶瓷部分
11a2 陶瓷部的筒状陶瓷部分
11b 层状导体部
11d、11d' 高空隙率部分
11d1、11d2、11d3、11d4 高空隙率部分的层状部分
具体实施方式
图4及图5表示本发明的一实施方式的叠层型陶瓷电容器。图4是与图2(Sa)对应的截面图，图5是与图2(Sb)对应的截面图。对图4及图5所示的构成要素中与图1、图2(Sa)及图2(Sb)所示的构成要素相同的部分，使用与图1、图2(Sa)及图2(Sb)中所使用的参照符号相同的参照符号进行说明。
该叠层型陶瓷电容器10-1包含：大致长方体形状的烧结芯片11；以及1对外部端子12，设置在该烧结芯片11的长度方向的两端部。烧结芯片11包含：陶瓷部11a；以及多个(图中为20个)层状导体部11b，在陶瓷部11a内以相互相向的方式配置。陶瓷部11a可划分为：多个(图中为19个)层状陶瓷部分11a1，存在于层状导体部11b之间；以及筒状陶瓷部分11a2，以包围层状导体部11b全体的周围的方式存在。多个层状导体部11b中从上方起第奇数个层状导体部11b的端缘电性连接于一方的外部端子12，且从上方起第偶数个层状导体部11b的端缘电性连接于另一方的外部端子12。
陶瓷部11a的筒状陶瓷部分11a2的上下部分及左右部分具有大致均等的厚度T11a2。本说明书中存在如下情况，即筒状陶瓷部分11a2的“上下部分”是指与最外侧的2个层状导体部11b(即，最上位的层状导体部11b与最下位的层状导体部11b)的外侧面相向的部分，筒状陶瓷部分11a2的“左右部分”是指与各层状导体部11b的左右侧缘相向的部分。该筒状陶瓷部分11a2具有一体地包含层状部分11d1、11d2、11d3及11d4的筒形状的高空隙率部分11d。层状部分11d1、11d2具有较筒状陶瓷部分11a2的空隙率高的空隙率，且与各层状导体部11b的左右侧缘相向。此外，层状部分11d3、11d4与最外侧的2个层状导体部11b(即，最上位的层状导体部11b与最下位的层状导体部11b)的外侧面相向。
4个层状部分11d1～11d4具有大致均等的厚度T11d及大致均等的长度L11d，该厚度T11d小于筒状陶瓷部分11a2的厚度T11a2，且该长度L11d小于烧结芯片11(筒状陶瓷部分11a2)的长度L11。各层状部分11d1～11d4位于筒状陶瓷部分11a2的左右部分及上下部分的厚度方向的大致中央，因此高空隙率部分11d不从陶瓷部11a的表面露出，且不与各层状导体部11b接触。
一实施方式中，4个层状部分11d1～11d4的空隙率例如为2～20％，但并不限定于此。此外，除高空隙率部分11d以外的筒状陶瓷部分11a2的空隙率小于高空隙率部分11d的空隙率而例如未达2％，但并不限定于此。进而，高空隙率部分11d为孔隙偏向的部分。孔隙的直径例如为大致0.1～3.0μm，但并不限定于此。
本发明的一实施方式中，筒状陶瓷部分11a2的厚度(T11a2)也可为不均等，各层状部分11d1～11d4的厚度(T11d)也可为不均等，各层状部分11d1～11d4的位置也可少许偏离筒状陶瓷部分11a2的厚度(T11a2)的中央。
此外，本发明的一实施方式中，各层状部分11d1～11d4的长度(L11d)也可为不均等，各层状部分11d1～11d4的长度(L11d)也可为与烧结芯片11的长度L11大致相同。
接下来，参照图6对叠层型陶瓷电容器10-1的制造方法的一例进行说明。
首先，准备形成有未烧结的层状导体部LCP1的第1陶瓷生片GS1、在与层状导体部LCP1相差180度的方向上形成有未烧结的层状导体部LCP2的第2陶瓷生片GS2、以及未形成有层状导体部的第3陶瓷生片GS3。
第1～第3陶瓷生片GS1～GS3用的陶瓷生片为共通，均通过如下方法制作，即通过使用模涂机或刮刀等的涂覆法将预先制备的陶瓷浆料涂覆为特定厚度并使之干燥。未烧结的层状导体部LCP1及LCP2是通过如下方法制作，即通过丝网印刷或凹版印刷等印刷法将预先准备的导体膏印刷于陶瓷生片上并使之干燥。
本发明的一态样中，陶瓷浆料是混合介电质陶瓷粉末、溶剂、黏合剂及添加剂而获得。本发明的一态样中，介电质陶瓷粉末使用以BaTiO3为主成分、且以元素比率换算而得的Mg与Mn的总量未达0.20mol％者。例如，可使用以按元素比率计Ba为48.92mol％、Ti为48.92mol％、Mg为0.08mol％、Mn为0.08mol％、Ho为1.00mol％、Si为1.00mol％的方式调配BaTiO3、MgO、Mn3O4、Ho2O3、SiO2而得的介电质陶瓷粉末。导体膏是混合金属粉末、溶剂、黏合剂及添加剂而获得，例如作为金属粉末而可使用Ni粉末。
其次，通过将第1～第3陶瓷生片GS1～GS3以图6所示的顺序层叠并压接而获得未烧结芯片。在以1608尺寸(长度的基准尺寸为1.6mm，宽度及高度的基准尺寸为0.8mm)获得叠层型陶瓷电容器10-1(层状导体部11b的数量为20个)的情形时，第1～第3陶瓷生片GS1～GS3的长度为约16mm，宽度为约0.8mm，将第1及第2陶瓷生片GS1及GS2分别各使用10片。此外，使位于未烧结芯片中且以包围未烧结的层状导体部LCP1及LCP2全体的周围的方式存在的筒状部分(相当于烧结芯片11的筒状陶瓷部分11a2)的上下部分及左右部分的厚度大致均等，因此在形成在第1及第2陶瓷生片GS1及GS2上的未烧结的层状导体部LCP1及LCP2的左右残存有例如约0.2mm宽度的边缘。此外，以使呈包围未烧结的层状导体部LCP1及LCP2全体的周围的方式存在的筒状部分的上下部分的厚度成为与该边缘大致相同的尺寸的方式，调整构成两部分的第3陶瓷生片GS3的使用片数。
本发明的一实施方式中，也可准备分别形成有复数个层状导体部LCP1及LCP2的大型尺寸的第1～第3陶瓷生片，并将其叠层压接物切断为芯片尺寸，由此获得未烧结芯片。
其次，将以所述方式获得的未烧结芯片投入煅烧炉中，在还原性气体环境下进行未烧结的层状导体部LCP1及LCP2与陶瓷生片(GS1～GS3)的同时烧结，从而获得烧结芯片11。该煅烧步骤也可设定较以往的升温速度(通常为100～500℃/h)高的升温速度，例如2000～3000℃/h，以约1200℃进行2小时的煅烧。该情形时，因煅烧步骤中的升温较以往为急速的缘故，与从该未烧结芯片的表面进行烧结同时地，通过来自未烧结或烧结途中的层状导体部LCP1及LCP2的热传导而从未烧结芯片的内部进行烧结，从而热不均等地施加于未烧结芯片内部。由此，根据未烧结芯片内的部位而在烧结的进行速度产生差异，由此，可获得具有所述的筒形状的高空隙率部分11d的烧结构造体。
本发明的一态样中，陶瓷部11a是使用Mg与Mn的总量为特定量、例如未达0.20mol％的介电质陶瓷粉末而制作成。因此，可限定Mg与Mn对粒成长的抑制作用，由此产生孔隙呈层状集合在陶瓷部11a的筒状陶瓷部分11a2的上下左右部分的厚度T11a2的大致中央的现象，从而形成有图4及图5所示的高空隙率部分11d。该情形时，构成未烧结芯片的陶瓷生片(GS1～GS3)中所含的Ba、Mg、Ho及Si的氧化物偏析于高空隙率部分11d。
在通过电子显微镜观察经过以上煅烧步骤而制作的与1608尺寸对应的烧结芯片11的高空隙率部分11d(各层状部分11d1～11d4)时，可确认出在其上下部分及左右部分的厚度形成为约0.2mm的筒状陶瓷部分11a2的厚度方向的大致中央，形成有厚度T11d为30μm的高空隙率部分11d(各层状部分11d1～11d4)。此外，可确认出在高空隙率部分11d(各层状部分11d1～11d4)，直径为大致0.1～3.0μm的孔隙无偏倚地集合，且在高空隙率部分11d以外的部分实质上不存在孔隙。进而，可确认出高空隙率部分11d(各层状部分11d1～11d4)的空隙率处于2～20％的范围内，且除该高空隙率部分11d以外的筒状陶瓷部分11a2的空隙率未达2％。
其次，通过浸渍法等涂覆法将与所述导体膏相同的端子膏以特定厚度涂覆在烧结芯片11的长度方向的两端部，并通过烧附处理使其烧结，从而制作1对外部端子12。一实施方式中，外部端子12也可通过利用电镀等镀敷法在该烧结膜上形成其他种类的金属膜而制作。
所述叠层型陶瓷电容器10-1，一般而言通过回流焊安装在电路基板等上。因此，在烧结芯片11具有层离及残留应力的情形时，有因回流焊时所受到的热冲击而导致该层离及残留应力增大，从而在该烧结芯片11产生裂痕的担忧。该应力如上所述主要传递至筒状陶瓷部分11a2的左右部分，因此成为裂痕的原因的应力易于集中在该左右部分。
本发明的一实施方式的叠层型陶瓷电容器10-1的烧结芯片11中，筒状陶瓷部分11a2包含筒形状的高空隙率部分11d，因此即便因回流焊时等所受到的热冲击而导致所述层离及残留应力增大，从而产生将各界面BF1及BF2劈开的应力，也可通过与各层状导体部11b的左右侧缘相向的“高空隙率的2个层状部分11d1及11d2”而防止该应力向筒状陶瓷部分11a2的左右部分传递。存在各层状部分11d1及11d2中的孔隙群具有应力分散作用及应力缓冲作用。这样，传递至各层状部分11d1及11d2的应力通过各层状部分11d1及11d2中所包含的孔隙群而分散，从而抑制向筒状陶瓷部分11a2的左右部分的传递。同样地，应力从界面BF2向筒状陶瓷部分11a2的上下部分的传递是通过“高空隙率的2个层状部分11d3及11d4”抑制。
如上所述，根据本发明的一实施方式，即便在烧结芯片11具有层离及残留应力的情形时，也可确实地防止因回流焊时等所受到的热冲击而导致该烧结芯片11产生裂痕。
此外，所述高空隙率部分11d以不从陶瓷部11a的表面露出的方式形成。因此，可防止水分通过高空隙率部分11d的孔隙从外部浸入，因该水分浸入而导致叠层型陶瓷电容器10-1产生特性劣化的情况。这样，本发明的一实施方式的所述叠层型陶瓷电容器10-1的安装前后的耐湿度特性优异，并且耐热循环特性也优异。
此外，在本发明的一实施方式中，2个层状部分11d1及11d2以不与该各层状导体部11b接触的方式形成。由此，可防止产生起因于各层状导体部11b的左右侧缘与高空隙率部分11d的各层状部分11d1及11d2接触的裂痕。
此外，本发明的一实施方式中，所述高空隙率部分11d的空隙率处于2～20％的范围内，且除该高空隙率部分11d以外的筒状陶瓷部分11a2的空隙率未达2％。因此，筒状陶瓷部分11a2的除高空隙率部分11d以外的部分，不易产生因所生成的孔隙群而引起的刚性劣化。该筒状陶瓷部分11a2的除高空隙率部分11d以外的部分包围高空隙率部分11d，因此可防止在高空隙率部分11d产生起因于热冲击或外力附加等的断裂。
此外，本发明的一实施方式中，Ba、Mg、Ho及Si的氧化物偏析于高空隙率部分11d，因此通过这些氧化物提高该高空隙率部分11d的刚性，从而可更有效地避免因所述热冲击或外力附加而导致在该高空隙率部分11d产生断裂。
本发明的其他实施方式中，参照图7及图8进行说明。图7及图8是表示本发明的其他实施方式的叠层型陶瓷电容器的图，图7是与图2(Sa)对应的截面图，图8是与图2(Sb)对应的截面图。对图7及图8所示的构成要素中与图1、图2(Sa)及图2(Sb)所示的构成要素相同的部分，使用与图1、图2(Sa)及图2(Sb)中所使用的参照符号相同的参照符号进行说明。
本发明的其他实施方式的叠层型陶瓷电容器10-2在以下方面与叠层型陶瓷电容器10-1不同。即，叠层型陶瓷电容器10-2包含24片层状导体部11b，且筒状陶瓷部分11a2以其左右部分的厚度T11a2-1大于上下部分的厚度T11a2-2的方式形成。此外，叠层型陶瓷电容器10-2中，高空隙率部分11d'包含与各层状导体部11b的左右侧缘相向的2个层状部分11d1及11d2。
筒状陶瓷部分11a2的左右部分具有大致均等的厚度T11a2-1，且上下部分具有大致均等的厚度T11a2-2。该上下部分的厚度T11a2-2小于左右部分的厚度T11a2-1。该筒状陶瓷部分11a2包含高空隙率部分11d'，该高空隙率部分11d'具有较筒状陶瓷部分11a2的空隙率高的空隙率，且包含与各层状导体部11b的左右侧缘相向的2个层状部分11d1及11d2。
2个层状部分11d1及11d2以具有大致均等的厚度T11d'的方式形成，且相互具有相等的长度L11d'。厚度T11d'小于筒状陶瓷部分11a2的厚度左右部分的T11a2-1，该长度L11d'小于烧结芯片11(筒状陶瓷部分11a2)的长度L11。各层状部分11d1及11d2以高空隙率部分11d'不从陶瓷部11a的表面露出、且不与各层状导体部11b接触的方式，形成在筒状陶瓷部分11a2的左右部分的厚度T11a2-1的大致中央。
本发明的一态样中，构成高空隙率部分11d'的成2个层状部分11d1及11d2的空隙率处于例如2～20％的范围内。此外，除高空隙率部分11d'以外的筒状陶瓷部分11a2的空隙率小于高空隙率部分11d'的空隙率，例如未达2％。进而，高空隙率部分11d'为孔隙偏向的部分，该孔隙的直径处于大致0.1～3.0μm的范围内。
本发明的一态样中，筒状陶瓷部分11a2的左右部分的厚度(T11a2-1)也可不均等，各层状部分11d1及11d2的厚度(T11d')也可不均等，各层状部分11d1及11d2的位置也可少许偏离筒状陶瓷部分11a2的左右部分的厚度(T11a2-1)的中央。
本发明的一态样中，各层状部分11d1及11d2的长度(L11d')也可不均等，各层状部分11d1及11d2的长度(L11d')也可与烧结芯片11的长度L11大致相同。
此处，再次参照图6对图7及图8所示的叠层型陶瓷电容器10-2的制造方法的一例进行说明。叠层型陶瓷电容器10-2的制造方法中，对与叠层型陶瓷电容器10-1的制造方法相同的步骤适当省略说明。
首先，与叠层型陶瓷电容器10-1的制造方法相同地，准备第1～第3陶瓷生片GS1～GS3。其次，通过将第1～第3陶瓷生片GS1～GS3以图6所示的顺序层叠压接而获得未烧结芯片。在以1608尺寸获得图7及图8所示的叠层型陶瓷电容器10-2(层状导体部11b的数量为24个)的情形时，第1～第3陶瓷生片GS1～GS3的长度为约1.6mm且宽度为约0.8mm，第1及第2陶瓷生片GS1及GS2的使用片数分别为12片。此外，使存在于未烧结芯片中且以包围未烧结的层状导体部LCP1及LCP2全体的周围的方式存在的筒状部分(相当于图7及图8所示的烧结芯片11的筒状陶瓷部分11a2)的左右部分的厚度为大致均等，因此在形成在第1及第2陶瓷生片GS1及GS2上的未烧结的层状导体部LCP1及LCP2的左右残存有例如约0.2mm宽度的边缘。此外，以呈包围未烧结的层状导体部LCP1及LCP2全体的周围的方式存在的筒状部分的上下部分的厚度小于该边缘，例如成为约0.1mm的方式，调整构成两部分的第3陶瓷生片GS3的使用片数。
其次，将以所述方式获得的未烧结芯片投入煅烧炉中，并在还原性气体环境下将升温速度设定为例如2000～3000℃/h，以约1200℃进行2小时的未烧结的层状导体部LCP1及LCP2与陶瓷生片(GS1～GS3)的同时烧结，从而获得烧结芯片11。
如上所述，本发明的一态样中，陶瓷部11a是使用Mg与Mn的总量为特定量、例如未达0.20mol％的介电质陶瓷粉末而制作成。因此，可限制Mg与Mn对粒成长的抑制作用，因此易于使孔隙产生于筒状陶瓷部分11a2。本发明的一态样中，通过使以包围未烧结的层状导体部LCP1及LCP2全体的周围的方式存在的筒状部分(相当于图7及图8所示的烧结芯片11的筒状陶瓷部分11a2)的上下部分的厚度为特定厚度，例如为80μm以下，而不会在该上下部分产生清晰的孔隙层，另一方面，可使孔隙呈层状集合在左右部分的厚度T11a2-1的大致中央。其结果，形成图7及图8所示的高空隙率部分11d'。该情形时，构成未烧结芯片的陶瓷生片(GS1～GS3)中所含有的Ba、Mg、Ho及Si的氧化物偏析于高空隙率部分11d'。
在通过电子显微镜观察经过以上煅烧步骤而制作的与1608尺寸对应的烧结芯片11的高空隙率部分11d'(各层状部分11d1及11d2)时，可确认出在其左右部分的厚度形成为约0.2mm的筒状陶瓷部分11a2的左右部分的厚度方向的大致中央形成有厚度T11d'为30μm的高空隙率部分11d'(各层状部分11d1及11d2)，及在筒状陶瓷部分11a2的上下部分未形成有高空隙率部分11d。此外，可确认出在高空隙率部分11d'(各层状部分11d1及11d2)，直径为大致0.1～3.0μm的孔隙无偏倚地集合，且在高空隙率部分11d'以外的部分实质上不存在孔隙。进而，可确认出高空隙率部分11d'(各层状部分11d1及11d2)的空隙率处于2～20％的范围内，且除该高空隙率部分11d以外的筒状陶瓷部分11a2的空隙率未达2％。
其次，在烧结芯片11的长度方向的两端部制作1对外部端子12。外部端子12的形成方法与叠层型陶瓷电容器10-1的情形相同。
本发明的其他实施方式的叠层型陶瓷电容器10-2的烧结芯片11中，在构成该烧结芯片11的陶瓷部11a的筒状陶瓷部分11a2的左右部分具有高空隙率部分11d'，因此即便因回流焊时等所受到的热冲击而导致所述层离及残留应力增大，从而产生将各界面BF1及BF2劈开的应力，也可通过“高空隙率的2个层状部分11d1及11d2”而防止该应力向筒状陶瓷部分11a2的左右部分传递。
如上所述，本发明的其他实施方式中，即便在烧结芯片11具有层离及残留应力的情形时，也可确实地防止因回流焊时等所受到的热冲击而导致在该烧结芯片11产生裂痕。此外，因所述高空隙率部分11d'不从陶瓷部11a的表面露出而可防止因来自外部的水分浸入所引起的特性劣化的情况，与叠层型陶瓷电容器10-1的情形相同。此外，2个层状部分11d1及11d2不与该各层状导体部11b接触，因此可防止因接触而引起产生裂痕，该方面也与叠层型陶瓷电容器10-1的情形相同。
进而，所述高空隙率部分11d'的空隙率处于2～20％的范围内，且除该高空隙率部分11d'以外的所述筒状陶瓷部分11a2的空隙率未达2％。因此，筒状陶瓷部分11a2的除高空隙率部分11d'以外的部分不易产生因所生成的孔隙群而引起的刚性劣化。该筒状陶瓷部分11a2的除高空隙率部分11d'以外的部分包围高空隙率部分11d'，因此可防止在高空隙率部分11d'产生起因于热冲击或外力附加等的断裂。
此外，本发明的一态样中，Ba、Mg、Ho及Si的氧化物偏析于高空隙率部分11d'，因此通过这些氧化物提高该高空隙率部分11d的刚性的方面，也与叠层型陶瓷电容器10-1的情形相同。
本发明的实施方式并不限定于以上明示性地叙述的态样，可对本说明书中具体揭示的态样进行各种变更。例如，可任意变更层状导体部11b的数量。此外，也可将本发明应用于叠层型陶瓷电容器以外的电子零件，例如压电元件或线圈元件等。

Claims (10)

1.一种叠层型陶瓷电子零件，包含在陶瓷部内相向配置有多个层状导体部的大致长方体形状的烧结芯片；且构成该烧结芯片的陶瓷部划分为：多个层状陶瓷部分，存在于层状导体部之间；以及筒状陶瓷部分，以包围层状导体部全体的周围的方式存在；
所述陶瓷部的筒状陶瓷部分包含高空隙率部分，该高空隙率部分具有较除了该高空隙率部分以外的筒状陶瓷部分的空隙率高的空隙率，且该高空隙率部分以不从陶瓷部的表面露出的方式包含与至少各层状导体部的侧缘相向的2个层状部分；
在所述高空隙率部分，直径为0.1～3.0μm的孔隙无偏倚地集合。
2.根据权利要求1所述的叠层型陶瓷电子零件，其特征在于：
所述高空隙率部分形成筒形状，其除包含与各层状导体部的侧缘相向的2个层状部分之外，还一体地包含与最外侧的2个层状导体部的外侧面相向的2个层状部分。
3.根据权利要求1或2所述的叠层型陶瓷电子零件，其特征在于：
所述高空隙率部分的与各层状导体部的侧缘相向的2个层状部分，不与该各层状导体部接触。
4.根据权利要求1或2所述的叠层型陶瓷电子零件，其特征在于：
所述高空隙率部分的空隙率处于2～20％的范围内，除该高空隙率部分以外的所述筒状陶瓷部分的空隙率未达2％。
5.根据权利要求3所述的叠层型陶瓷电子零件，其特征在于：
所述高空隙率部分的空隙率处于2～20％的范围内，除该高空隙率部分以外的所述筒状陶瓷部分的空隙率未达2％。
6.根据权利要求1或2所述的叠层型陶瓷电子零件，其特征在于：
该叠层型陶瓷电子零件为叠层型陶瓷电容器。
7.根据权利要求3所述的叠层型陶瓷电子零件，其特征在于：
该叠层型陶瓷电子零件为叠层型陶瓷电容器。
8.根据权利要求4所述的叠层型陶瓷电子零件，其特征在于：
该叠层型陶瓷电子零件为叠层型陶瓷电容器。
9.根据权利要求5所述的叠层型陶瓷电子零件，其特征在于：
该叠层型陶瓷电子零件为叠层型陶瓷电容器。
10.根据权利要求1所述的叠层型陶瓷电子零件，其特征在于：
Ba、Mg、Ho及Si的氧化物被包含、偏析于所述高空隙率部分。
CN201610911032.6A 2010-08-18 2011-06-13 叠层型陶瓷电子零件 Active CN106384667B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-183002 2010-08-18
JP2010183002 2010-08-18
CN2011800394347A CN103314420A (zh) 2010-08-18 2011-06-13 叠层型陶瓷电子零件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2011800394347A Division CN103314420A (zh) 2010-08-18 2011-06-13 叠层型陶瓷电子零件

Publications (2)

Publication Number Publication Date
CN106384667A CN106384667A (zh) 2017-02-08
CN106384667B true CN106384667B (zh) 2018-09-28

Family

ID=45604997

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011800394347A Pending CN103314420A (zh) 2010-08-18 2011-06-13 叠层型陶瓷电子零件
CN201610911032.6A Active CN106384667B (zh) 2010-08-18 2011-06-13 叠层型陶瓷电子零件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2011800394347A Pending CN103314420A (zh) 2010-08-18 2011-06-13 叠层型陶瓷电子零件

Country Status (5)

Country Link
US (1) US9368281B2 (zh)
JP (1) JPWO2012023334A1 (zh)
KR (1) KR101508503B1 (zh)
CN (2) CN103314420A (zh)
WO (1) WO2012023334A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5773702B2 (ja) * 2011-03-30 2015-09-02 京セラ株式会社 コンデンサ
KR101514512B1 (ko) 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101565640B1 (ko) 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101477405B1 (ko) * 2013-07-05 2014-12-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR20150121567A (ko) * 2014-04-21 2015-10-29 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
JP6430732B2 (ja) * 2014-07-03 2018-11-28 京セラ株式会社 セラミック焼結体および電子部品
KR101585619B1 (ko) * 2014-11-20 2016-01-15 주식회사 아모텍 감전보호소자 및 이를 구비한 휴대용 전자장치
KR101565725B1 (ko) * 2015-01-08 2015-11-05 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101854519B1 (ko) * 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
US10410794B2 (en) * 2016-07-11 2019-09-10 Kemet Electronics Corporation Multilayer ceramic structure
JP7227690B2 (ja) 2017-07-26 2023-02-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP2019067797A (ja) * 2017-09-28 2019-04-25 Tdk株式会社 薄膜キャパシタ
JP7069935B2 (ja) * 2018-03-27 2022-05-18 Tdk株式会社 積層セラミック電子部品
KR102141217B1 (ko) * 2018-07-26 2020-08-04 삼성전기주식회사 적층 세라믹 커패시터
JP6816225B2 (ja) * 2019-07-29 2021-01-20 太陽誘電株式会社 積層セラミックコンデンサ
JP2021163834A (ja) * 2020-03-31 2021-10-11 太陽誘電株式会社 セラミック電子部品およびその製造方法
DE102020118857B4 (de) * 2020-07-16 2023-10-26 Tdk Electronics Ag Vielschichtkondensator
JP2022073573A (ja) * 2020-11-02 2022-05-17 株式会社村田製作所 積層セラミックコンデンサ包装体
KR20220063555A (ko) * 2020-11-10 2022-05-17 삼성전기주식회사 적층 세라믹 커패시터
JP2022114762A (ja) * 2021-01-27 2022-08-08 太陽誘電株式会社 セラミック電子部品、回路基板およびセラミック電子部品の製造方法
JP2022123936A (ja) * 2021-02-15 2022-08-25 株式会社村田製作所 積層セラミックコンデンサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282085A (zh) * 1999-07-21 2001-01-31 太阳诱电株式会社 堆积陶瓷电容器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340082A (ja) * 1998-05-28 1999-12-10 Taiyo Yuden Co Ltd 積層チップ部品とその製造方法
JP3854454B2 (ja) * 2000-09-14 2006-12-06 太陽誘電株式会社 誘電体磁器組成物及び磁器コンデンサ
JP2003309039A (ja) * 2002-04-17 2003-10-31 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP2005159056A (ja) 2003-11-26 2005-06-16 Kyocera Corp 積層セラミック電子部品
JP4586831B2 (ja) * 2007-08-08 2010-11-24 Ｔｄｋ株式会社 セラミックグリーンシート構造、及び、積層セラミック電子部品の製造方法
JP4998222B2 (ja) * 2007-11-14 2012-08-15 株式会社村田製作所 積層セラミックコンデンサ及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282085A (zh) * 1999-07-21 2001-01-31 太阳诱电株式会社 堆积陶瓷电容器

Also Published As

Publication number Publication date
WO2012023334A1 (ja) 2012-02-23
JPWO2012023334A1 (ja) 2013-10-28
KR101508503B1 (ko) 2015-04-07
CN103314420A (zh) 2013-09-18
US20130208399A1 (en) 2013-08-15
KR20130061168A (ko) 2013-06-10
CN106384667A (zh) 2017-02-08
US9368281B2 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
CN106384667B (zh) 叠层型陶瓷电子零件
JP3664757B2 (ja) セラミック発熱体の製造方法
CN105161283B (zh) 线圈零件
US4573101A (en) LC Composite component
JP6079899B2 (ja) 積層セラミック電子部品
CN109119241A (zh) 层叠电感器的制造方法以及层叠电感器
KR20180116746A (ko) 외부전극용 도전성 페이스트 및 그 외부전극용 도전성 페이스트를 이용하여 제조하는 전자부품의 제조 방법
JPWO2008099772A1 (ja) 積層セラミックコンデンサおよびその製造方法
CN107180699A (zh) 电子部件及其制造方法
CN102385989A (zh) 层叠陶瓷电容器
JP2000182835A (ja) 積層フェライトチップインダクタアレイ
CN107531577A (zh) 低温烧结陶瓷材料、陶瓷烧结体以及陶瓷电子部件
CN109559877A (zh) 层叠线圈部件
JP2006253322A (ja) 電子部品
KR20080101771A (ko) 페라이트 페이스트, 및 적층형 세라믹 부품의 제조방법
JP5084668B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
JP2012004189A (ja) 積層セラミックコンデンサ
JPWO2010026825A1 (ja) 積層コイル部品およびその製造方法
CN103247438B (zh) 陶瓷电子部件及其制造方法
US6165379A (en) Ferrite sintered compact and electronic part comprising the same
WO2013099297A1 (ja) 積層インダクタ
JP2593137B2 (ja) 導電ペースト
JP2007096205A (ja) チップ型ｎｔｃ素子
JP2006108530A (ja) 抵抗ペーストおよびそれを使用した低温焼成ガラスセラミックス回路基板
JP6252020B2 (ja) 静電気保護部品及び静電気保護部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant