JPH11340082A - 積層チップ部品とその製造方法 - Google Patents
積層チップ部品とその製造方法Info
- Publication number
- JPH11340082A JPH11340082A JP10146999A JP14699998A JPH11340082A JP H11340082 A JPH11340082 A JP H11340082A JP 10146999 A JP10146999 A JP 10146999A JP 14699998 A JP14699998 A JP 14699998A JP H11340082 A JPH11340082 A JP H11340082A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- layer
- multilayer chip
- chip component
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 積層チップ部品１０を配線基板２２上に形成
された導体ランド２４に半田付けすると、半田の固化収
縮によって積層チップ部品１０の素体１８の上側で、外
部電極２０の縁部の直下にクラック２８を生じることが
ある。 【解決手段】 複数のセラミック層１２と複数の内部導
体層１４とを所定のパターンで積層し、最外層に保護層
１６を積層してなる素体１８と、素体１８の両端部に形
成された一対の外部電極２０，２０とを備えた積層チッ
プ部品１０において、保護層１６内の、外部電極２０の
縁部を含む平面と交差する部分に扁平な空隙３５を内部
導体層１４と略平行に設けた。
された導体ランド２４に半田付けすると、半田の固化収
縮によって積層チップ部品１０の素体１８の上側で、外
部電極２０の縁部の直下にクラック２８を生じることが
ある。 【解決手段】 複数のセラミック層１２と複数の内部導
体層１４とを所定のパターンで積層し、最外層に保護層
１６を積層してなる素体１８と、素体１８の両端部に形
成された一対の外部電極２０，２０とを備えた積層チッ
プ部品１０において、保護層１６内の、外部電極２０の
縁部を含む平面と交差する部分に扁平な空隙３５を内部
導体層１４と略平行に設けた。
Description
【０００１】
【発明の属する技術分野】この発明は、例えば積層チッ
プコンデンサ、積層チップインダクタ、複合ＬＣチップ
等の積層チップ部品とその製造方法に関するものであ
る。
プコンデンサ、積層チップインダクタ、複合ＬＣチップ
等の積層チップ部品とその製造方法に関するものであ
る。
【０００２】
【従来の技術】図５は従来の積層チップコンデンサの一
部を切り欠いた斜視図である。同図において、１０は積
層チップコンデンサであり、この積層チップコンデンサ
１０は、誘電体層（セラミック層）１２と内部電極（内
部導体層）１４とを交互に積層し、最外層に保護層１６
を積層してなる素体１８と、素体１８の両端部に形成さ
れた一対の外部電極２０，２０とからなる。
部を切り欠いた斜視図である。同図において、１０は積
層チップコンデンサであり、この積層チップコンデンサ
１０は、誘電体層（セラミック層）１２と内部電極（内
部導体層）１４とを交互に積層し、最外層に保護層１６
を積層してなる素体１８と、素体１８の両端部に形成さ
れた一対の外部電極２０，２０とからなる。
【０００３】内部電極１４，１４は誘電体層１２を介し
て対向し、この対向する内部電極１４，１４は別々の外
部電極２０，２０に電気的に接続されている。また、誘
電体層１２及び保護層１６は例えばＢａＴｉＯ３ 等を
主成分とする誘電体磁器組成物からなり、内部電極１４
はＡｇ，Ａｇ−Ｐｄ，Ｎｉ等の金属粉末を主成分とする
導電性ペーストの焼結体からなる。
て対向し、この対向する内部電極１４，１４は別々の外
部電極２０，２０に電気的に接続されている。また、誘
電体層１２及び保護層１６は例えばＢａＴｉＯ３ 等を
主成分とする誘電体磁器組成物からなり、内部電極１４
はＡｇ，Ａｇ−Ｐｄ，Ｎｉ等の金属粉末を主成分とする
導電性ペーストの焼結体からなる。
【０００４】この積層チップコンデンサ１０は、例え
ば、次のようなプロセスにより製造されている。
ば、次のようなプロセスにより製造されている。
【０００５】まず、例えばＢａＴｉＯ３ 等を主成分と
するセラミック原料粉末及び有機バインダーを用いてセ
ラミックスラリーを作り、このセラミックスラリーをド
クターブレード法でシート状に成形し、これを乾燥させ
てセラミックグリーンシートを得る。また、Ａｇ，Ａｇ
−Ｐｄ，Ｎｉ等の金属粉末を主成分とする導電性ペース
トを用意する。
するセラミック原料粉末及び有機バインダーを用いてセ
ラミックスラリーを作り、このセラミックスラリーをド
クターブレード法でシート状に成形し、これを乾燥させ
てセラミックグリーンシートを得る。また、Ａｇ，Ａｇ
−Ｐｄ，Ｎｉ等の金属粉末を主成分とする導電性ペース
トを用意する。
【０００６】次に、このセラミックグリーンシートに導
電性ペーストからなる多数の内部電極パターンをスクリ
ーン印刷法で印刷する。そして、この多数の内部電極パ
ターンを印刷したセラミックグリーンシートを複数枚積
層し、その外側に内部電極パターンを印刷してないセラ
ミックグリーンシートを複数枚積層する。
電性ペーストからなる多数の内部電極パターンをスクリ
ーン印刷法で印刷する。そして、この多数の内部電極パ
ターンを印刷したセラミックグリーンシートを複数枚積
層し、その外側に内部電極パターンを印刷してないセラ
ミックグリーンシートを複数枚積層する。
【０００７】次に、これらのセラミックグリーンシート
を圧着し、得られた積層体をチップ状に裁断し、このチ
ップ状の積層体を、例えば１２００〜１３００℃程度の
高温で焼成して素体を形成する。この焼成により、内部
電極パターンは内部電極となり、これを印刷していたセ
ラミックグリーンシートは誘電体層１２となり、内部電
極パターンを印刷してないセラミックグリーンシートは
保護層１６となる。
を圧着し、得られた積層体をチップ状に裁断し、このチ
ップ状の積層体を、例えば１２００〜１３００℃程度の
高温で焼成して素体を形成する。この焼成により、内部
電極パターンは内部電極となり、これを印刷していたセ
ラミックグリーンシートは誘電体層１２となり、内部電
極パターンを印刷してないセラミックグリーンシートは
保護層１６となる。
【０００８】次に、上記焼成により形成された素体の両
端部に外部電極用の導電性ペーストを塗布して焼き付
け、その外側に半田メッキを施して外部電極２０，２０
を形成する。これにより、完成品の積層チップコンデン
サ１０が得られる。
端部に外部電極用の導電性ペーストを塗布して焼き付
け、その外側に半田メッキを施して外部電極２０，２０
を形成する。これにより、完成品の積層チップコンデン
サ１０が得られる。
【０００９】この積層チップコンデンサ１０は、図６に
示すように、配線基板２２上に形成された導体ランド２
４にフローやリフローにより半田付けされる。ここで、
フローとは、溶融半田中に配線基板２２を積層チップコ
ンデンサ１０とともに浸漬して、配線基板２２に積層チ
ップコンデンサ１０を半田付けする方法であり、リフロ
ーとは、配線基板２２上の導体ランド２４に半田ペース
トを予め塗布し、この上に積層チップコンデンサを載置
し、全体を半田ペーストが溶融する温度で加熱して半田
ペーストを溶融させ、積層チップコンデンサ１０を半田
付けする方法である。
示すように、配線基板２２上に形成された導体ランド２
４にフローやリフローにより半田付けされる。ここで、
フローとは、溶融半田中に配線基板２２を積層チップコ
ンデンサ１０とともに浸漬して、配線基板２２に積層チ
ップコンデンサ１０を半田付けする方法であり、リフロ
ーとは、配線基板２２上の導体ランド２４に半田ペース
トを予め塗布し、この上に積層チップコンデンサを載置
し、全体を半田ペーストが溶融する温度で加熱して半田
ペーストを溶融させ、積層チップコンデンサ１０を半田
付けする方法である。
【００１０】
【発明が解決しようとする課題】ところで、積層チップ
コンデンサ１０を配線基板２２上に形成された導体ラン
ド２４にフローやリフローにより半田付けすると、ま
ず、積層チップコンデンサ１０の外部電極２０と配線基
板２２上に形成された導体ランド２４とが半田の滴２６
を介して接続される。
コンデンサ１０を配線基板２２上に形成された導体ラン
ド２４にフローやリフローにより半田付けすると、ま
ず、積層チップコンデンサ１０の外部電極２０と配線基
板２２上に形成された導体ランド２４とが半田の滴２６
を介して接続される。
【００１１】しかし、この半田の滴２６が冷却し、固化
する際、半田の滴は収縮し、図６に矢印Ａで示すよう
に、積層チップコンデンサ１０の外部電極２０と配線基
板２２の導体ランド２４の間に両者を引っ張る応力が生
ずる。特に、配線基板２２の導体ランド２４上に載置さ
れた積層チップコンデンサ１０の素体１８の上側で、外
部電極２０の縁部の直下に大きな引っ張り応力が働き、
この部分に、図６、図７に示すようにクラック２８を生
じてしまうことがある。そして、クラック２８が内部電
極１４にまで達すると積層チップ部品の信頼性が劣化し
てしまうという問題があった。
する際、半田の滴は収縮し、図６に矢印Ａで示すよう
に、積層チップコンデンサ１０の外部電極２０と配線基
板２２の導体ランド２４の間に両者を引っ張る応力が生
ずる。特に、配線基板２２の導体ランド２４上に載置さ
れた積層チップコンデンサ１０の素体１８の上側で、外
部電極２０の縁部の直下に大きな引っ張り応力が働き、
この部分に、図６、図７に示すようにクラック２８を生
じてしまうことがある。そして、クラック２８が内部電
極１４にまで達すると積層チップ部品の信頼性が劣化し
てしまうという問題があった。
【００１２】この発明は、配線基板上に形成された導体
ランドにフローやリフローで半田付けをしても、少なく
とも内部導体層にまで達するようなクラックは生じない
ような積層チップ部品とその製造方法を提供することを
目的とする。
ランドにフローやリフローで半田付けをしても、少なく
とも内部導体層にまで達するようなクラックは生じない
ような積層チップ部品とその製造方法を提供することを
目的とする。
【００１３】
【課題を解決するための手段】この発明に係る積層チッ
プ部品は、セラミック層と内部導体層とを積層し、最外
層に保護層を積層してなる素体と、該素体の両端部に形
成された一対の外部電極とを備えた積層チップ部品にお
いて、前記保護層内の、前記外部電極の縁部を含む平面
と交差する部分に扁平な空隙を前記内部導体層と略平行
に形成したものである。
プ部品は、セラミック層と内部導体層とを積層し、最外
層に保護層を積層してなる素体と、該素体の両端部に形
成された一対の外部電極とを備えた積層チップ部品にお
いて、前記保護層内の、前記外部電極の縁部を含む平面
と交差する部分に扁平な空隙を前記内部導体層と略平行
に形成したものである。
【００１４】ここで、前記セラミック層を誘電体磁器組
成物で形成し、前記内部導体層を該セラミック層を介し
て対向させ、対向する該内部導体層を別々の外部電極に
接続させ、積層チップコンデンサを形成してもよい。
成物で形成し、前記内部導体層を該セラミック層を介し
て対向させ、対向する該内部導体層を別々の外部電極に
接続させ、積層チップコンデンサを形成してもよい。
【００１５】また、前記セラミック層内の、前記外部電
極の縁部を含む平面と交差する部分にも扁平な空隙を前
記内部導体層と略平行に形成してもよい。このようにす
れば、保護層が基板に対して直角になった場合、すなわ
ち保護層が上面側にならない場合にもクラックの発生が
防止される。
極の縁部を含む平面と交差する部分にも扁平な空隙を前
記内部導体層と略平行に形成してもよい。このようにす
れば、保護層が基板に対して直角になった場合、すなわ
ち保護層が上面側にならない場合にもクラックの発生が
防止される。
【００１６】この発明に係る積層チップ部品の製造方法
は、複数のセラミック層用のセラミックグリーンシート
と複数の内部導体用の導電パターンとを所定のパターン
で積層し、最外層に保護層用のセラミックグリーンシー
トを積層してなる積層体を形成する工程と、該積層体を
焼成して素体を形成する工程と、該素体の両端部に外部
電極を形成する工程とを備えた積層チップ部品の製造方
法において、前記保護層用のセラミックグリーンシート
の、前記外部電極の縁部を含む平面と交差することにな
る部分に、焼成によって消失する材料のパターンを形成
したものである。
は、複数のセラミック層用のセラミックグリーンシート
と複数の内部導体用の導電パターンとを所定のパターン
で積層し、最外層に保護層用のセラミックグリーンシー
トを積層してなる積層体を形成する工程と、該積層体を
焼成して素体を形成する工程と、該素体の両端部に外部
電極を形成する工程とを備えた積層チップ部品の製造方
法において、前記保護層用のセラミックグリーンシート
の、前記外部電極の縁部を含む平面と交差することにな
る部分に、焼成によって消失する材料のパターンを形成
したものである。
【００１７】ここで、前記セラミック層用のセラミック
グリーンシートの、前記外部電極の縁部を含む平面と交
差することになる部分に、焼成によって消失する材料の
パターンを更に形成してもよい。また、焼成によって消
失する材料としては有機バインダー、カーボン等を挙げ
ることができるが、これらに限定されるものではなく、
焼成によって焼失する材料であれば、これら以外の材料
を使用してもよい。
グリーンシートの、前記外部電極の縁部を含む平面と交
差することになる部分に、焼成によって消失する材料の
パターンを更に形成してもよい。また、焼成によって消
失する材料としては有機バインダー、カーボン等を挙げ
ることができるが、これらに限定されるものではなく、
焼成によって焼失する材料であれば、これら以外の材料
を使用してもよい。
【００１８】なお、後述する実施例では積層チップコン
デンサについてのみ説明しているが、この発明は積層チ
ップコンデンサのみならず、積層チップインダクタ、複
合ＬＣチップ等の積層チップ部品にも適用できるもので
ある。
デンサについてのみ説明しているが、この発明は積層チ
ップコンデンサのみならず、積層チップインダクタ、複
合ＬＣチップ等の積層チップ部品にも適用できるもので
ある。
【００１９】
【実施例】実施例１ まず、ＢａＴｉＯ３ を主成分とするセラミック粉末
と、有機バインダーであるＰＶＢ（ポリビニルブチラー
ル）樹脂と、可塑剤であるＤＯＰ（ジオプチルフタレー
ト）を各々秤量し、これらをボールミルに入れ、湿式で
充分に混合してセラミックスラリーを形成した。
と、有機バインダーであるＰＶＢ（ポリビニルブチラー
ル）樹脂と、可塑剤であるＤＯＰ（ジオプチルフタレー
ト）を各々秤量し、これらをボールミルに入れ、湿式で
充分に混合してセラミックスラリーを形成した。
【００２０】次に、上記混合によって形成されたセラミ
ックスラリーをドクターブレード法でＰＥＴフィルム上
にシート状に成形し、これを乾燥させて、厚さ８μｍの
セラミックグリーンシートを得た。
ックスラリーをドクターブレード法でＰＥＴフィルム上
にシート状に成形し、これを乾燥させて、厚さ８μｍの
セラミックグリーンシートを得た。
【００２１】また、Ｎｉ粉末と、ＢａＴｉＯ３ 粉末
と、エチルセルロース樹脂を各々秤量し、これらを３本
ロールミルで充分に混練して、内部電極用の導電性ペー
ストを形成した。
と、エチルセルロース樹脂を各々秤量し、これらを３本
ロールミルで充分に混練して、内部電極用の導電性ペー
ストを形成した。
【００２２】次に、図１に示すように、セラミックグリ
ーンシート３０上に有機バインダーからなる多数のバイ
ンダパターン３２を、スクリーン印刷法で形成し、この
セラミックグリーンシートを内部電極用のセラミックグ
リーンシートとした。なお、同図中、３３はカットライ
ンである。
ーンシート３０上に有機バインダーからなる多数のバイ
ンダパターン３２を、スクリーン印刷法で形成し、この
セラミックグリーンシートを内部電極用のセラミックグ
リーンシートとした。なお、同図中、３３はカットライ
ンである。
【００２３】また、図２に示すように、セラミックグリ
ーンシート３０上に導電性ペーストからなる多数の内部
電極パターン３４をスクリーン印刷法で形成した。そし
て、同図に示すように、このセラミックグリーンシート
３０に有機バインダーからなる多数のバインダパターン
３６を、スクリーン印刷法で形成し、このセラミックグ
リーンシートを内部電極用のセラミックグリーンシート
とした。
ーンシート３０上に導電性ペーストからなる多数の内部
電極パターン３４をスクリーン印刷法で形成した。そし
て、同図に示すように、このセラミックグリーンシート
３０に有機バインダーからなる多数のバインダパターン
３６を、スクリーン印刷法で形成し、このセラミックグ
リーンシートを内部電極用のセラミックグリーンシート
とした。
【００２４】次に、これらのセラミックグリーンシート
を、表１に示す通りの条件で積層し、温度１００℃下に
おいて、圧力０．６ｔ／ｃｍ２ で加圧し、厚さ２．０
ｍｍの積層体を得た。
を、表１に示す通りの条件で積層し、温度１００℃下に
おいて、圧力０．６ｔ／ｃｍ２ で加圧し、厚さ２．０
ｍｍの積層体を得た。
【００２５】次に、この積層体を内部電極パターンに合
わせて格子状に切断し、３．７ｍｍ×２．０ｍｍ×２．
０ｍｍのチップ状の積層体を得た。そして、このチップ
状の積層体を、Ｈ２ 濃度１．０％の窒素雰囲気中にお
いて１３００℃で焼成した。
わせて格子状に切断し、３．７ｍｍ×２．０ｍｍ×２．
０ｍｍのチップ状の積層体を得た。そして、このチップ
状の積層体を、Ｈ２ 濃度１．０％の窒素雰囲気中にお
いて１３００℃で焼成した。
【００２６】次に、上記焼成により形成された素体の両
端部に外部電極用の導電性ペーストを塗布して焼き付
け、その外側に半田メッキを施して外部電極を形成し
た。これにより、図３に示すような積層セラミックコン
デンサ１０が得られた。この積層セラミックコンデンサ
１０の誘電体層１２及び保護層１６には扁平な空隙３５
が形成されている。
端部に外部電極用の導電性ペーストを塗布して焼き付
け、その外側に半田メッキを施して外部電極を形成し
た。これにより、図３に示すような積層セラミックコン
デンサ１０が得られた。この積層セラミックコンデンサ
１０の誘電体層１２及び保護層１６には扁平な空隙３５
が形成されている。
【００２７】次に、この積層チップコンデンサ２００個
を内部電極層に対して直角な面で切断し、この切断面を
研磨し、光学顕微鏡を使用し、この研磨面を倍率７６倍
で観察したところ、クラックの発生状況及び発生数は、
表２に示す通りであった。
を内部電極層に対して直角な面で切断し、この切断面を
研磨し、光学顕微鏡を使用し、この研磨面を倍率７６倍
で観察したところ、クラックの発生状況及び発生数は、
表２に示す通りであった。
【００２８】次に、この積層チップコンデンサについて
絶縁抵抗劣化数を調べたところ、表２に示す通りであっ
た。
絶縁抵抗劣化数を調べたところ、表２に示す通りであっ
た。
【００２９】実施例２ 内部電極パターン３４だけを印刷し、バインダパターン
３６を印刷してないものを内部電極用のセラミックグリ
ーンシートとし、その他の条件は表１に示す通りとし、
実施例１と同様にして、図４に示すような積層セラミッ
クコンデンサ１０を作成した。そして、実施例１と同様
にしてクラックの発生及び絶縁抵抗の劣化を調べたとこ
ろ、表２に示す通りの結果が得られた。
３６を印刷してないものを内部電極用のセラミックグリ
ーンシートとし、その他の条件は表１に示す通りとし、
実施例１と同様にして、図４に示すような積層セラミッ
クコンデンサ１０を作成した。そして、実施例１と同様
にしてクラックの発生及び絶縁抵抗の劣化を調べたとこ
ろ、表２に示す通りの結果が得られた。
【００３０】比較例１ 有機バインダーからなる多数のパターンを形成してな
い、通常のセラミックグリーンシートを内部電極用及び
保護層用のセラミックグリーンシートとした他は実施例
１と同様にして積層セラミックコンデンサを作成した。
そして、実施例１と同様にクラックの発生及び絶縁抵抗
の劣化を調べたところ、表２に示す通りの結果が得られ
た。
い、通常のセラミックグリーンシートを内部電極用及び
保護層用のセラミックグリーンシートとした他は実施例
１と同様にして積層セラミックコンデンサを作成した。
そして、実施例１と同様にクラックの発生及び絶縁抵抗
の劣化を調べたところ、表２に示す通りの結果が得られ
た。
【００３１】
【表１】
【００３２】
【表２】
【００３３】上記の結果から、比較例１では内部電極ま
で達するクラックの発生が認められるが、実施例１，２
では、内部電極まで達するクラックは認められない。従
って、この結果から、この発明によれば半田付けによる
クラックの発生を防止できることがわかる。
で達するクラックの発生が認められるが、実施例１，２
では、内部電極まで達するクラックは認められない。従
って、この結果から、この発明によれば半田付けによる
クラックの発生を防止できることがわかる。
【００３４】
【発明の効果】この発明によれば、半田付けの際に外部
電極に大きな応力が作用しても素体の外部電極の縁部の
下方位置に、内部導体層にまで達するようなクラックは
生じ難い、信頼性の高い積層チップ部品を提供すること
ができるという効果がある。
電極に大きな応力が作用しても素体の外部電極の縁部の
下方位置に、内部導体層にまで達するようなクラックは
生じ難い、信頼性の高い積層チップ部品を提供すること
ができるという効果がある。
【図面の簡単な説明】
【図１】有機バインダーのパターンを印刷した保護層用
のセラミックグリーンシートの平面図である。
のセラミックグリーンシートの平面図である。
【図２】有機バインダーのパターンを印刷した誘電体層
用のセラミックグリーンシートの平面図である。
用のセラミックグリーンシートの平面図である。
【図３】この発明の一例に係る積層チップコンデンサの
断面図である。
断面図である。
【図４】この発明の他の例に係る積層チップコンデンサ
の一部を切り欠いた斜視図である。
の一部を切り欠いた斜視図である。
【図５】従来例に係る積層チップコンデンサの一部を切
り欠いた斜視図である。
り欠いた斜視図である。
【図６】配線基板に積層チップコンデンサを取り付けた
状態を側方から示した説明図である。
状態を側方から示した説明図である。
【図７】素体の一部にクラックの入った積層チップコン
デンサの一部を切り欠いた斜視図である。
デンサの一部を切り欠いた斜視図である。
１０ 積層チップコンデンサ １２ セラミック層（誘電体層） １４ 内部導体層（内部電極） １６ 保護層 １８ 素体 ２０ 外部電極 ２２ 配線基板 ２４ 導体ランド ２６ 半田の滴 ２８ クラック ３０ セラミックグリーンシート ３２ バインダパターン ３３ カットライン ３４ 内部電極パターン ３５ 空隙 ３６ バインダパターン
Claims (6)
- 【請求項１】 複数のセラミック層と複数の内部導体層
とを所定のパターンで積層し、最外層に保護層を積層し
てなる素体と、該素体の両端部に形成された一対の外部
電極とを備えた積層チップ部品において、前記保護層内
の、前記外部電極の縁部を含む平面と交差する部分に扁
平な空隙を前記内部導体層と略平行に設けたことを特徴
とする積層チップ部品。 - 【請求項２】 前記セラミック層が誘電体磁器組成物か
らなり、前記内部導体層が該セラミック層を介して対向
し、対向する該内部導体層が別々の外部電極に接続され
ていることを特徴とする請求項１に記載の積層チップ部
品。 - 【請求項３】 前記セラミック層内の、前記外部電極の
縁部を含む平面と交差する部分に扁平な空隙を前記内部
導体層と略平行に設けたことを特徴とする請求項１又は
２に記載の積層チップ部品。 - 【請求項４】 複数のセラミック層用のセラミックグリ
ーンシートと複数の内部導体層用の導電パターンとを所
定のパターンで積層し、最外層に保護層用のセラミック
グリーンシートを積層してなる積層体を形成する工程
と、該積層体を焼成して素体を形成する工程と、該素体
の両端部に外部電極を形成する工程とを備えた積層チッ
プ部品の製造方法において、前記保護層用のセラミック
グリーンシートの、前記外部電極の縁部を含む平面と交
差することになる部分に、焼成によって消失する材料の
パターンを形成したことを特徴とする積層チップ部品の
製造方法。 - 【請求項５】 前記セラミック層用のセラミックグリー
ンシートの、前記外部電極の縁部を含む平面と交差する
ことになる部分に、焼成によって消失する材料のパター
ンを形成したことを特徴とする請求項４に記載の積層チ
ップ部品の製造方法。 - 【請求項６】 前記焼成によって消失する材料が有機バ
インダー又はカーボンであることを特徴とする請求項４
又は５に記載の積層チップ部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10146999A JPH11340082A (ja) | 1998-05-28 | 1998-05-28 | 積層チップ部品とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10146999A JPH11340082A (ja) | 1998-05-28 | 1998-05-28 | 積層チップ部品とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340082A true JPH11340082A (ja) | 1999-12-10 |
Family
ID=15420304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10146999A Withdrawn JPH11340082A (ja) | 1998-05-28 | 1998-05-28 | 積層チップ部品とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340082A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7799409B2 (en) | 2007-08-08 | 2010-09-21 | Tdk Corporation | Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component |
| US20130208399A1 (en) * | 2010-08-18 | 2013-08-15 | Taiyo Yuden Co., Ltd. | Laminated ceramic electronic component |
| WO2016121745A1 (ja) * | 2015-01-29 | 2016-08-04 | 京セラ株式会社 | コンデンサおよびモジュール |
| JP2020141091A (ja) * | 2019-03-01 | 2020-09-03 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
-
1998
- 1998-05-28 JP JP10146999A patent/JPH11340082A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7799409B2 (en) | 2007-08-08 | 2010-09-21 | Tdk Corporation | Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component |
| US20130208399A1 (en) * | 2010-08-18 | 2013-08-15 | Taiyo Yuden Co., Ltd. | Laminated ceramic electronic component |
| CN103314420A (zh) * | 2010-08-18 | 2013-09-18 | 太阳诱电株式会社 | 叠层型陶瓷电子零件 |
| KR101508503B1 (ko) * | 2010-08-18 | 2015-04-07 | 다이요 유덴 가부시키가이샤 | 적층형 세라믹 전자 부품 |
| US9368281B2 (en) | 2010-08-18 | 2016-06-14 | Taiyo Yuden Co., Ltd. | Laminated ceramic electronic component |
| CN106384667A (zh) * | 2010-08-18 | 2017-02-08 | 太阳诱电株式会社 | 叠层型陶瓷电子零件 |
| WO2016121745A1 (ja) * | 2015-01-29 | 2016-08-04 | 京セラ株式会社 | コンデンサおよびモジュール |
| JPWO2016121745A1 (ja) * | 2015-01-29 | 2017-11-24 | 京セラ株式会社 | コンデンサおよびモジュール |
| JP2020141091A (ja) * | 2019-03-01 | 2020-09-03 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100481393B1 (ko) | 적층 세라믹 전자 부품과 그 도전 페이스트 | |
| KR101337275B1 (ko) | 적층 세라믹 콘덴서 | |
| US7833370B2 (en) | Method for manufacturing a ceramic multi-layered substrate | |
| KR100645710B1 (ko) | 적층 세라믹 캐패시터 | |
| JP2007036003A (ja) | 積層コンデンサ | |
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| KR100585549B1 (ko) | 적층 세라믹 전자부품 | |
| JP2000277371A (ja) | 積層セラミック電子部品 | |
| JP2011124542A (ja) | 積層セラミックキャパシタ | |
| JP2003022929A (ja) | 積層セラミックコンデンサ | |
| KR100676035B1 (ko) | 적층 세라믹 콘덴서 | |
| JP2000340448A (ja) | 積層セラミックコンデンサ | |
| JP2004096010A (ja) | 積層型セラミック電子部品の製造方法 | |
| JPH11354370A (ja) | 積層セラミック電子部品 | |
| KR101496816B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| JPH11340082A (ja) | 積層チップ部品とその製造方法 | |
| EP1189495B1 (en) | Method of manufacturing multilayer ceramic substrate | |
| JP2000269074A (ja) | 積層セラミックコンデンサとその製造方法 | |
| JP2005294618A (ja) | 電子部品 | |
| US20090230596A1 (en) | Method of manufacturing multi-layered ceramic substrate | |
| KR20140148157A (ko) | 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품 | |
| WO2022270299A1 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP2005268290A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP4185452B2 (ja) | 積層型電子部品 | |
| JP2006041319A (ja) | 表面実装型多連コンデンサ及びその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |