JPWO2016121745A1 - コンデンサおよびモジュール - Google Patents

コンデンサおよびモジュール Download PDF

Info

Publication number
JPWO2016121745A1
JPWO2016121745A1 JP2016572049A JP2016572049A JPWO2016121745A1 JP WO2016121745 A1 JPWO2016121745 A1 JP WO2016121745A1 JP 2016572049 A JP2016572049 A JP 2016572049A JP 2016572049 A JP2016572049 A JP 2016572049A JP WO2016121745 A1 JPWO2016121745 A1 JP WO2016121745A1
Authority
JP
Japan
Prior art keywords
capacitor
pores
cover portion
dielectric
outer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016572049A
Other languages
English (en)
Other versions
JP6216085B2 (ja
Inventor
勇介 東
勇介 東
秀悦 関
秀悦 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Application granted granted Critical
Publication of JP6216085B2 publication Critical patent/JP6216085B2/ja
Publication of JPWO2016121745A1 publication Critical patent/JPWO2016121745A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】 デラミネーションの発生を抑制することのできるコンデンサおよびこれを用いた信頼性の高いモジュールを提供する。【解決手段】 セラミック層5と内部電極層7とが交互に積層された誘電体部9と、該誘電体部9の周囲に設けられたカバー部11とを備えており、カバー部11が気孔12を有するとともに、カバー部11のうち、セラミック層5と内部電極層7との積層方向に対して垂直な方向に位置する部位を側面カバー部11Aとし、該側面カバー部11Aを幅方向に誘電体部側領域11Aa、中央領域11Abおよび表面側領域11Acと3等分したときに、誘電体部側領域11Aaは中央領域11Abおよび表面側領域11Acよりも気孔12の数が多い。【選択図】 図1

Description

本開示は、コンデンサおよびこれを実装したモジュールに関する。
コンデンサは、電子回路における電流および電圧を制御する機能あるいは蓄電池としての機能を有することから多くの電子機器に用いられている。
コンデンサの例としては、積層セラミックコンデンサ、フィルムコンデンサ、アルミ電解コンデンサおよびタンタルコンデンサが挙げられる。
上記したコンデンサの中で、積層セラミックコンデンサは、他のコンデンサに比べて、高い静電容量を維持しつつ小型化が進んでおり、携帯電話など小型の電子機器への需要がますます増える傾向にある。
図9(a)は、一般的な積層セラミックコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。
積層セラミックコンデンサ100は、コンデンサ本体101と、コンデンサ本体101の両端部に設けられた外部電極103とから構成されている。以下、積層セラミックコンデンサのことをコンデンサと記す。
コンデンサ本体101は、セラミック層105と内部電極層107とが交互に積層され誘電体部109と、誘電体部109の周囲に設けられたカバー部111とを備えている。
コンデンサは、電圧が印加されると、誘電体部109が積層方向に伸びる電歪効果が発生するが、このとき誘電体部109の周囲に設けられているカバー部111には電歪効果が生じないため、誘電体部109とカバー部111との間に歪が生じるようになり、カバー部111内において歪みが集中した部分にデラミネーションが発生する場合がある(例えば、特許文献1を参照)。
特開2002−289456号公報
本発明の目的は、デラミネーションの発生を抑制することのできるコンデンサおよびこれを用いた信頼性の高いモジュールを提供することにある。
本開示のコンデンサは、セラミック層と内部電極層とが交互に積層された誘電体部と、該誘電体部の周囲に設けられたカバー部とを備えている。
このコンデンサでは、前記カバー部が気孔を有するとともに、前記カバー部のうち、前記セラミック層と前記内部電極層との積層方向に対して垂直な方向に位置する部位を側面カバー部とする。
また、このコンデンサでは、前記側面カバー部を幅方向に誘電体部側領域、中央領域および表面側領域と3等分したときに、前記誘電体部側領域は前記中央領域および前記表面側領域よりも気孔の数が多い。
本開示のモジュールは、配線基板の表面上にコンデンサが実装されたモジュールであって、前記コンデンサが上記のコンデンサである。
本開示のコンデンサおよびモジュールによれば、デラミネーションが発生し難いコンデンサと、これにより信頼性の高いモジュールを得ることができる。
(a)は、本開示のコンデンサの第1実施形態を模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。(d)は、(b)におけるカバー部付近(A部)を拡大した概略断面図である。 (a)は、第2実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 配線基板の表面上に電子部品の例として、コンデンサが実装されたモジュールの一部分を模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 (a)は、第3実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 (a)は、第4実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 (a)は、第5実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 (a)は、第6実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 本実施形態のコンデンサの製造方法を示す模式図である。 (a)は、従来の積層セラミックコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。
図1(a)は、本開示のコンデンサの第1実施形態を模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。(d)は、(a)におけるカバー部付近(A部)を拡大した概略断面図である。
コンデンサは、コンデンサ本体1と、コンデンサ本体1の対向する両端部に設けられた外部電極3とを有している。
コンデンサ本体1は、誘電体部9とその誘電体部9の周囲に設けられたカバー部11とを有している。
誘電体部9は、セラミック層5と内部電極層7とが交互に積層されたものである。
ここで、誘電体部9は、静電容量の発現に寄与する部位である。カバー部11は、静電容量を発現しない部位である。カバー部11は、セラミック層5と同様の主成分を含む磁器によって形成されているが、コンデンサが所望の誘電特性および機械的特性を満足する範囲であれば、セラミック層5とは異なる組成であっても構わない。
ここで、カバー部11のうち、セラミック層5と内部電極層7との積層方向に対して垂直な方向に位置する側面側のカバー部11Aを、以下、側面カバー部11Aとする。
一方、誘電体部9の上面側および下面側に設けられているカバー部11を外層カバー部11Bとする。
コンデンサ本体1を構成するカバー部11には気孔12が存在する。気孔12は、直径が0.1μm以上であるものと定義する。この場合、気孔12の直径は、カバー部11の断面において、気孔12の開口径となる。
気孔12は、例えば、図1(d)に示すような領域を電子顕微鏡によって観察したときに、カバー部11の磁器とは異なる色彩を呈することから確認できる。電子顕微鏡による観察は、例えば、倍率2000〜5000倍で行う。
コンデンサの特徴部分を表す場合に、図1(b)(d)に示すように、側面カバー部11Aを幅の方向に3等分する方法を採る。
ここで、側面カバー部11Aの幅Wとは、図1(d)に示すように、誘電体部9と側面カバー部11Aとの境界Bから側面カバー部11Aの外表面11aまでの間の間隔のことである。
側面カバー部11Aを幅Wの方向に3等分した各領域は、誘電体部9側から、誘電体部側領域11Aa、中央領域11Abおよび表面側領域11Acである。
誘電体部側領域11Aa、中央領域11Abおよび表面側領域11Acのそれぞれの幅は、符号Wa、WbおよびWcとして表している。
このコンデンサでは、誘電体部側領域11Aaは、中央領域11Abおよび表面側領域11Acよりも気孔12の数が多い。
ここで、気孔12の数に差を有するとは、誘電体部側領域11Aaにおける気孔12の数が、中央領域11Abの気孔12の数および表面側領域11Acの気孔12の数のそれぞれと比較したときに1.2倍以上ある場合を言う。
従来のコンデンサでは、セラミック層105および内部電極層107が、さらに薄層化され、内部電極層107の面積比率および積層数が増大したコンデンサでは、未だ、カバー部111にデラミネーションが発生することがある。
これに対し、第1実施形態のコンデンサによれば、誘電体部側領域11Aaにおける気孔12の数が、中央領域11Abおよび表面側領域11Acのそれぞれにおける気孔12の数よりも多いことから、側面カバー部11Aの中でも、誘電体部9に近い領域の剛性が低い。
これにより、コンデンサに電圧が印加され、誘電体部9が電歪効果によって積層方向に伸びた場合でも、誘電体部9と側面カバー部11Aとの間に生じる歪を低減できる。
その結果、側面カバー部11Aにデラミネーションが発生するのを抑えることができる。
この場合、上記コンデンサにおいて、気孔12の数が表面側領域11Acから誘電体部側領域11Aaに向けて次第に多くなる構造であると、側面カバー部11Aが誘電体部9から受ける歪の影響を側面カバー部11Aの全体で緩和できる効果をさらに高めることができる。
なお、このコンデンサは、側面カバー部11Aの表面側領域11Acが緻密であることからコンデンサの耐湿性が高い。
気孔12の数は、コンデンサの断面を走査型電子顕微鏡によって観察し、撮影した写真を解析することによって求める。
具体的には、コンデンサを図1(b)に示す断面のように加工した後に、図1(d)に示すような所定の領域の写真を撮る。次に、その写真から側面カバー部11Aを幅Wの方向に3等分して誘電体部側領域11Aa、中央領域11Abおよび表面側領域11Acを定め、それぞれの領域の気孔12の数をカウントして求める。このとき、気孔12をカウントする領域は積層方向には同じ高さ方向の位置とする。図1(d)に間隔tとして示した位置である。この場合、各領域を区別するために引いた線上に載った気孔12はカウントしない。
また、このコンデンサにおいて、誘電体部側領域11Aaにおける気孔12の平均径Dが表面側領域11Acにおける気孔12の平均径Dよりも大きいときには、コンデンサにデラミネーションが発生する確率をさらに低くすることができる。
本開示のコンデンサは、上記した第1実施形態の構成に、さらに、以下の構成を加えることができる。
図2(a)は、第2実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。
図3は、配線基板の表面上にコンデンサが実装されたモジュールの一部分を模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。
第2実施形態のコンデンサでは、図2(b)(c)に示すように、コンデンサ本体1を構成する側面カバー部11Aの気孔率が誘電体部9を積層方向に2等分したときの上層側および下層側で異なっている。
つまり、第2実施形態のコンデンサでは、側面カバー部11Aの内部に存在する気孔12の数が誘電体部9を積層方向に見たときに一方側に偏っている。
コンデンサ本体1を構成している側面カバー部11Aが、上記した第1実施形態の構造に加えて、気孔12の数が積層方向にも異なる状態になると、側面カバー部11Aの内部に存在する気孔12によって、コンデンサの積層方向の一方側が拘束されてコンデンサの内部に応力が発生するような場合に、その応力を緩和することができる。
例えば、コンデンサ20が、図3(a)(b)(c)に示すように、配線基板21の表面上にハンダなどの接合部材23よって固着されている場合、コンデンサ20は接合部材23によって拘束されることになる。その拘束力は、コンデンサ20の積層方向では、配線基板21側とその反対側との間で、配線基板21側が大きい。
このような場合、コンデンサ20には大きな応力が発生し、場合によっては、コンデンサ20にクラックが発生することがある。
第2実施形態のコンデンサ20は、側面カバー部11Aに存在する気孔12が偏っている。コンデンサ20を配線基板21に実装する際に、気孔12の数の多い側が配線基板21の表面に近くなるように実装されている。
つまり、コンデンサ20が図3(a)(b)(c)に示すように配線基板21の表面上に実装されたときに、コンデンサ20に発生する応力を側面カバー部11Aの配線基板21側の内部に存在する気孔12によって緩和することができる。
その結果、コンデンサ20にクラックが発生するのを抑制することができる。
以下に示す第3実施形態のコンデンサ30、第4実施形態のコンデンサ40は、上記した第1実施形態の構成または第2実施形態の構成のそれぞれに対して、さらに、以下の構成を加えたものである。
図4(a)は、第3実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。
第3実施形態のコンデンサ30は、第1実施形態の構成を基にしたものである。コンデンサ30は、図3(b)(c)に示すように、カバー部11のうち、誘電体部9の積層方向の上面側および下面側に位置する2つのカバー部をそれぞれ外層カバー部11Ba、11Bbとしたときに、2つの外層カバー部11Ba、11Bb間で気孔12の数または気孔率が異なっている。以下、気孔12の数だけで表す場合がある。
コンデンサ30のように、上記した第1実施形態の構造に加えて、コンデンサ本体1を構成している外層カバー部11Bの気孔12の数または気孔率が誘電体部9の上面側と下面側とで異なる状態であると、外層カバー部11Ba、11Bbのうち、気孔率が高いかまたは気孔12の数の多い外層カバー部11Ba、Bbを配線基板21側に配置することによって、コンデンサの積層方向の一方側が拘束されてコンデンサ30の内部に応力が発生する場合にも、その応力を小さくすることができる。これによりコンデンサ30にクラックが発生するのを抑えることができる。
図5(a)は、第4実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。
第4実施形態のコンデンサ40は、第2実施形態の構成を基にしたものである。図4(b)(c)に示すコンデンサ20についても、誘電体部9の積層方向の上面側および下面側に位置する外層カバー部11Ba、11Bbは、上記した第3実施形態における外層カバー部11Ba、11Bbと同様の構成である。
つまり、コンデンサ40は、誘電体部9の積層方向の上面側および下面側に位置する外層カバー部11Ba、11Bb間で気孔率または気孔12の数が異なっている。
このコンデンサ40においても、第3実施形態のコンデンサ30と同様の効果を得ることができる。
以下に示す第5実施形態のコンデンサ50は、上記した第4実施形態の構成に対して、さらに、以下の構成を加えたものである。
図6(a)は、第5実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。
第5実施形態のコンデンサ50は、誘電体部9内に他のセラミック層5とは厚みtdの異なるセラミック層5を有する。図6(b)(c)では、厚みtdの厚いセラミック層を符号5aとし、厚みの薄いセラミック層を符号5uで表している。
図6(a)(b)(c)では、厚みtdの厚いセラミック層5aが気孔12の数が多いかまたは気孔率の高い方の外層カバー部11A側に配置されている。厚みtdの薄いセラミック層5uは気孔12の数が少ないかまたは気孔率の低い方の外層カバー部11A側に配置されている。
誘電体部9は、セラミック層5および内部電極層7の厚みが薄く、積層数が多くなるほど、カバー部11との間で熱膨張係数など物性に起因した機械的特性の違いが大きくなる。
セラミック層5の厚みtdを厚くした箇所は、セラミック層5の厚みtdが厚くなった分だけ、誘電体部9の熱膨張係数をカバー部11の熱膨張係数に近づけることができる。これによりコンデンサ本体1のカバー部11と誘電体部9との間に局所的に発生する応力を緩和することができる。その結果、コンデンサ50にクラックが発生する可能性を小さくすることができる。
また、上記した第2〜第5実施形態のコンデンサにおいて、誘電体部9を積層方向に見たときに、気孔12の数の多い側面カバー部11Aおよび気孔12の数の多い外層カバー部11B側の内部電極層7が、これとは反対側に位置する気孔12の数の少ない側面カバー部11Aおよび気孔12の数の少ない外層カバー部11B側の内部電極層7に比べて連続性が低いときには、内部電極層7が疎になった分だけ、誘電体部9の熱膨張係数をカバー部11の熱膨張係数に近づけることができる。このような場合にも、コンデンサ本体1のカバー部11と誘電体部9との間に局所的に発生する応力を緩和することができる。その結果、コンデンサ50にクラックが発生する可能性をより小さくすることができる。
ここで、内部電極層7の連続性とは、内部電極層7の有効面積が高いか否かを意味する。内部電極層7の有効面積が高い場合が内部電極層7の連続性が高いことになる。内部電極層7の連続性は、例えば、図1(b)に示すような誘電体部9の断面を観察したときに、その断面に露出した内部電極層7の単位長さ当たりに占める金属部分の長さの割合を求めて判定する。
図7(a)は、第6実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。
第6実施形態のコンデンサ60は、上記した第4実施形態の構成に対して、さらに、以下の構成を加えたものである。
第6実施形態のコンデンサ60は、気孔の数が多いかまたは気孔率の高い外層カバー部11Bbの寸法W2が、この外層カバー部11Bbに対して積層方向の反対側に位置する外層カバー部11Baの寸法W1よりも大きい。
この場合、外層カバー部11Bの長さは、図7(b)(c)に示す、一対の外部電極3が配置された方向および一対の外部電極3が配置された方向に対して垂直な方向のうちの少なくとも一方が大きいことが望ましい。
例えば、図7(b)(c)に示すように、誘電体部9の上面側および下面側に配置されている外層カバー部11Ba、11Bbのうち、気孔率が高いかまたは気孔12の数の多い外層カバー部11Bbの長さがその反対側の外層カバー部11Baよりも大きいときには、外層カバー部11Bbの体積が大きい分だけ、外層カバー部11Bbにクラックが発生した場合でも、そのクラックによる故障の程度を軽減することができる。これにより故障による不良の発生率を低くすることができる。
この場合、外層カバー部11Bの長さは、図7(b)(c)に示しているように、一対の外部電極3が配置された方向、および一対の外部電極3が配置された方向に対して垂直な方向の両方が共に大きいことが望ましい。
なお、第3〜第6実施形態のコンデンサ30、40、50、60についても、第2実施形態のコンデンサ20と同様、コンデンサ30、40、50、60が、配線基板21の表面上にハンダなどの接合部材23よって実装されている場合において同様の効果を有する。
これらのコンデンサを構成するセラミック層5およびカバー部11の材料としては、チタン酸バリウム、チタン酸ジルコン酸バリウム、チタン酸ジルコン酸鉛および二酸化チタン等から選ばれる少なくとも1種の金属酸化物または複合酸化物が好ましい。これらの材料の熱膨張係数としては9×10−6〜11×10−6/℃であるのが良い。
また、内部電極層7の材料としては、ニッケル、銅、パラジウムおよび銀から選ばれる1種の金属もしくはこれらの合金を適用することが好ましい。これらの金属の熱膨張係数としては10×10−6〜20×10−6/℃であることが望ましい。
セラミック層5の平均厚みは0.5〜3μm、内部電極層7の平均厚みは0.2〜2μmであるのが良い。
また、誘電体部9における内部電極層7の積層数は100層以上、カバー部11の厚みは誘電体部9の積層方向の厚みを1としたときに0.01〜0.1であるのが良い。
図8は、本実施形態のコンデンサの製造方法を示す模式図である。
ここで、図8(a)(b)は、交互に積層するパターンシート27a、27bの平面図である。図8(c)は、パターンシート27a、27bを積層して形成された母体積層体31を模式的に示す平面図である。図8(c)では、内部電極パターン23およびセラミックパターン25の存在位置が分かるように透かした状態を示している。図8(d)は、パターンシート27a、27bを積層して形成された母体積層体31を模式的に示す断面図である。
本実施形態のコンデンサを製造する場合、まず、図8(a)(b)に示すように、例えば、チタン酸バリウムを主成分とする誘電体粉末を含むセラミックグリーンシート21の主面上に矩形状の内部電極パターン23と、この内部電極パターン23の周囲にセラミックパターン25とを形成してパターンシート27a、27bを作製する。
次に、パターンシート27a、27bを複数層重ねてコア積層体を形成する。次いで、このコア積層体の上面側および下面側に導体パターンを形成していないセラミックグリーンシート21を所定の枚数だけ重ね、加圧加熱処理を行ってコンデンサ本体1となる積層体29を複数個有する母体積層体31を形成する。
次に、この母体積層体31を図8(c)(d)に示す切断線Cに沿って切断することにより積層体29にする。
このとき、積層体29の切断にはレーザ加工機を用いる。レーザ加工機によりセラミックパターン25に熱を与えて切断する。これにより切断線C付近であるセラミックパターン25の周縁部25aと、ここから遠い内部電極パターン23の周縁部23aとの間でセラミックパターン25に含まれる有機樹脂の含有量を変化させることができる。
このときセラミックパターン25を構成するセラミック粒子がわずかに焼結する。これによりセラミックパターン25の周縁部25a(カバー部11の表面11a)と、ここから遠い内部電極パターン23の周縁部23a(誘電体部9)との間で気孔12の数を変化させることができる。
なお、側面カバー部11Aにおける誘電体部側領域11Aaの気孔12の数を中央領域11Abおよび表面側領域11Acの気孔12の数をよりも多くする場合、側面カバー部11Aの表面側領域11Acから誘電体部側領域11Aaにかけて気孔12の数が多くなる状態に形成する場合、および誘電体部側領域11Aaにおける気孔12の平均径を表面側領域11Acにおける気孔12の平均径よりも大きくする場合など、側面カバー部11Aに気孔12が形成される状態を変化させる場合には、レーザ加工機の出力を変更する。
誘電体部9を積層方向に2等分したときに、側面カバー部11Aにおける気孔12の数を上層側および下層側で異ならせる場合には、母体積層体31をレーザ加工機によって切断する際に、厚み方向の真ん中あたりからレーザ加工機の出力を徐々に下げていくようにして切断する。
誘電体部9の積層方向の上面側および下面側に位置する外層カバー部11Ba、11Bb間で気孔12の数を異ならせる場合には、母体積層体31をレーザ加工機によって切断する際に母体積層体31の上面側から水を噴霧上に拭きかけて切断する。
母体積層体31に水を噴霧上に拭きかけて切断すると、セラミックグリーンシート21に含まれるバリウム(Ba)成分が溶出することから、セラミックグリーンシート21は、その表面付近や切断箇所付近が局部的にチタン(Ti)リッチになる。チタンリッチになった箇所は、これよりもバリウム成分の割合が多い箇所よりも焼結し難くなり、気孔12が外層カバー部11B内に多くなる。
次に、作製した積層体29を所定の条件にて焼成することによりコンデンサ本体1を作製する。なお、外層カバー部11Bの平面方向の長さを誘電体部9の上面側および下面側で変化させる場合には、母体積層体31に水を噴霧上に拭きかけて切断する上記の方法によって得られた積層体29を焼成する際の最高温度を変化させる。このとき内部電極層7の連続性も同時に変化する。
次に、焼成により得られたコンデンサ本体1の内部電極層7が露出した端面を含む端部に外部電極3を形成し、必要に応じてニッケルめっき膜およびスズめっき膜を形成する。こうして、第1〜第6実施形態のコンデンサを得ることができる。
以下、具体的に積層セラミックコンデンサを作製して本発明の効果を確認した。まず、セラミック層用およびカバー部用の材料として以下の誘電体粉末を調製した。誘電体粉末の原料粉末として、チタン酸バリウム粉末、MgO粉末、Y粉末およびMnCO粉末を準備した。これらの各種粉末を、チタン酸バリウム粉末量を100モルとしたときに、MgO粉末を2モル、Y粉末を0.5モル、MnCO粉末を0.5モル添加し、さらに、チタン酸バリウム粉末100質量部に対して、ガラス粉末(SiO=55,BaO=20,CaO=15,LiO=10(モル%))を1質量部添加して誘電体粉末を調製した。
次に、湿式混合した誘電体粉末を、ポリビニルブチラール樹脂を溶解させたトルエンおよびアルコールの混合溶媒中に投入し、直径1mmのジルコニアボールを用いて湿式混合してセラミックスラリを調製し、ドクターブレード法により平均厚みが1μmのセラミックグリーンシートを作製した。また、試料No.8のコンデンサ用に厚みが1.2μmのセラミックグリーンシートも作製した。
次に、このセラミックグリーンシートの上面に矩形状の内部電極パターンを形成し、次いで、内部電極パターンの周囲にセラミックパターンを形成してパターンシートを作製した。内部電極パターンを形成するための導体ペーストは、Ni粉末45質量%に対して、共材としてチタン酸バリウム粉末を20重量%と、エチルセルロース5質量%およびオクチルアルコール95質量%からなる有機ビヒクル30質量%を3本ロールで混練したものを用いた。セラミックパターン用のセラミックペーストはセラミックグリーンシートに用いた誘電体粉末を適用した。
次に、作製したパターンシートを330層重ね、次いで、この積層体の上下面にそれぞれ内部電極パターンを形成していないセラミックグリーンシートを重ね、加圧加熱処理を行って母体積層体を形成した。試料No.8については、水を噴霧しない方になる最初に重ねる方の10層に、厚みが1.2μmのセラミックグリーンシートを用いて作製したパターンシートを用いた。
この後、この母体積層体を、レーザ加工機を用いて所定の寸法に切断して積層体を形成した。
表1の試料No.1は切断にカッター刃を用いた。試料No.2〜4については、レーザ加工機を使用した。試料No.3は、試料No.2の0.9倍、試料No.4は試料No.2の0.7倍の出力で切断した。試料No.5〜9は、試料No.2の条件を基にして作製した。試料No.6〜9については、母体積層体の表面に水を噴霧状に吹きかけて切断した。試料No.5、7および8は、試料No.6の条件で厚み方向の中程まで切断したところで、レーザ加工機の出力を徐々に0.1倍まで低下させて切断を行った。
次に、作製した積層体を大気中にて脱脂した後、水素−窒素の混合ガス雰囲気にて酸素分圧が10−8Paの条件にて、最高温度を1280℃に設定して2時間の焼成を行い、コンデンサ本体を作製した。なお、試料No.9は、焼成温度を他の試料よりも20℃高い温度(1300℃)に設定して作製した。この試料は、内部電極層の連続性が誘電体部の積層方向で変化していた。気孔の数の多い側の外層カバー部側の内部電極層は、これとは反対側の気孔の数の少ない側の外層カバー部側よりも連続性が低かった。
作製したコンデンサ本体のサイズは1005型に相当するものであり、そのサイズはおおよそ、0.95mm×0.48mm×0.48mmであった。また、セラミック層の平均厚みは0.7μm、誘電体部の内部電極層の1層の平均厚みは0.6μmであった。側面カバー部の平均の幅および外層カバー部の平均の厚みは20μmであった。
これらセラミック層および内部電極層の1層の平均厚みは、積層セラミックコンデンサを構成する誘電体部の断面の積層方向の上層、中層および下層における内部電極層の両端部(端から1μmほど内側)および中央部(計9箇所)を測定し、平均値から求めた。
次に、作製したコンデンサ本体の内部電極層が露出した端部に銅ペーストを塗布し、約800℃条件で加熱して外部電極を形成した。
次に、この外部電極の表面に、順に、電解めっき法によりNiメッキ膜およびSnメッキ膜を形成して積層セラミックコンデンサを作製した。
次に、作製した積層セラミックコンデンサについて以下の評価を行った。
誘電体部およびカバー部に存在する気孔の数および気孔の平均径は走査型電子顕微鏡により撮影した断面写真(5000倍)から求めた。このとき、観察領域は、図1(d)に示すように、側面カバー部を幅の方向に3等分し、誘電体部側領域、中央領域および表面側領域を設定した。各領域の面積はそれぞれ100μmとした。各領域を分けた線上に存在する気孔についてはカウントから除外した。気孔の平均径は、各領域の中央部に気孔が30個ほど入る円を描き、画像解析によって各気孔の面積を求め、それぞれの面積から求めた直径を対応させた。
デラミネーションの発生率は、350℃に加温した半田槽中に、積層セラミックコンデンサの試料を約1秒間浸漬させた後に外観を評価することによって求めた。試料数は300個とした。
耐湿負荷試験は、65℃、65%RH、印加電圧6.3Vにおいて100時間放置した後に絶縁抵抗を測定して求めた。試料No.5〜8の試料については、温度を85℃に設定した条件でも耐湿負荷試験を行った。試料数は表1に示すように、300個とし、絶縁抵抗が10Ω以下となったものを不良とした。
絶縁破壊電圧は絶縁抵抗計を用いて測定した。試料数は100個とした。
外層カバー部の幅の比(W1/W2、W3/W4)は、図7(b)(c)に示した方向をスケール表示のできるデジタルマイクロスコープを用いて測定した値から求めた。作製した試料は、W1/W2比とW3/W4比とが同じであった。
また、コンデンサを配線基板の表面上に実装した試料を作製し、耐熱衝撃試験を行った。
配線基板としては、FR−4製の基板の表面に配線パターンが形成された配線基板を用いた。配線パターンは銅箔パターンの表面に半田めっきが施されたものであった。コンデンサは半田によって配線パターン上に実装した。
耐熱衝撃試験は、デラミネーションの発生率を評価した条件と同じ条件で行った。試料数は各試料30個とした。
作製した積層セラミックコンデンサの試料における有効誘電体部を構成する誘電体セラミック層には気孔は観察されなかった。
試料No.2〜9では、側面カバー部の誘電体部側領域は中央領域および表面側領域に比べて気孔の数が多かった。これらの試料では、デラミネーションの発生率が300個中1個以下であった。また、側面カバー部に存在する気孔の平均径が中央領域および表面側領域に存在する気孔の平均径よりも大きかった。
また、試料No.2〜9では、65℃、65%RH、印加電圧6.3V、100時間の耐湿負荷試験において不良が無かった。また、これらの試料はいずれも絶縁破壊電圧が49V/μm以上であった。
さらに、試料No.2〜9は、配線基板に実装した後に行った耐熱衝撃試験においてもクラックの発生個数が30個中2個以下であった。
これに対して、試料No.1では、デラミネーションの発生率が300個中12個、耐湿負荷試験での不良発生率が300個中4個であった。
1・・・・・・コンデンサ本体
3・・・・・・外部電極
5・・・・・・誘電体セラミック層
7・・・・・・内部電極層
9・・・・・・誘電体部
11・・・・・カバー部
11a・・・・カバー部の表面
11A・・・・側面カバー部
11Aa・・・誘電体部側領域
11Ab・・・中央領域
11Ac・・・表面側領域
11B・・・・外層カバー部
12・・・・・気孔
20、30、40、50、60・・・コンデンサ
21・・・・・配線基板
(a)は、本開示のコンデンサの第1実施形態を模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。(d)は、(b)におけるカバー部付近(A部)を拡大した概略断面図である。 (a)は、第2実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 (a)は、配線基板の表面上に電子部品の例として、コンデンサが実装されたモジュールの一部分を模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 (a)は、第3実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 (a)は、第4実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 (a)は、第5実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 (a)は、第6実施形態のコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。 本実施形態のコンデンサの製造方法を示す模式図である。 (a)は、従来の積層セラミックコンデンサを模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。
図1(a)は、本開示のコンデンサの第1実施形態を模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。(d)は、()におけるカバー部付近(A部)を拡大した概略断面図である。
図3(a)は、配線基板の表面上にコンデンサが実装されたモジュールの一部分を模式的に示す斜視図であり、(b)は、(a)のA−A線断面図、(c)は、(a)のB−B線断面図である。
第4実施形態のコンデンサ40は、第2実施形態の構成を基にしたものである。図(b)(c)に示すコンデンサ20についても、誘電体部9の積層方向の上面側および下面側に位置する外層カバー部11Ba、11Bbは、上記した第3実施形態における外層カバー部11Ba、11Bbと同様の構成である。
図6(a)(b)(c)では、厚みtdの厚いセラミック層5aが気孔12の数が多いかまたは気孔率の高い方の外層カバー部11側に配置されている。厚みtdの薄いセラミック層5uは気孔12の数が少ないかまたは気孔率の低い方の外層カバー部11側に配置されている。
耐湿負荷試験は、65℃、65%RH、印加電圧6.3Vにおいて100時間放置した後に絶縁抵抗を測定して求めた。試料No.5〜の試料については、温度を85℃に設定した条件でも耐湿負荷試験を行った。試料数は表1に示すように、300個とし、絶縁抵抗が10Ω以下となったものを不良とした。

Claims (10)

  1. セラミック層と内部電極層とが交互に積層された誘電体部と、該誘電体部の周囲に設けられたカバー部とを備えているコンデンサであって、前記カバー部が気孔を有するとともに、前記カバー部のうち、前記セラミック層と前記内部電極層との積層方向に対して垂直な方向に位置する部位を側面カバー部とし、該側面カバー部を幅方向に誘電体部側領域、中央領域および表面側領域と3等分したときに、前記誘電体部側領域は前記中央領域および前記表面側領域よりも気孔の数が多いことを特徴とするコンデンサ。
  2. 前記気孔の数は、前記表面側領域から前記誘電体部側領域に向けて次第に多くなっていることを特徴とする請求項1に記載のコンデンサ。
  3. 前記気孔の平均径は、前記誘電体部側領域が前記表面側領域よりも大きいことを特徴とする請求項1または2に記載のコンデンサ。
  4. 前記側面カバー部における前記気孔の数は、前記誘電体部を積層方向に2等分したときの上層側および下層側で異なっていることを特徴とする請求項1乃至3のうちいずれかに記載のコンデンサ。
  5. 前記カバー部のうち、前記誘電体部の積層方向の上面側および下面側に位置する2つのカバー部をそれぞれ外層カバー部としたときに、2つの前記外層カバー部の前記気孔の数は異なっており、前記気孔の数の多い方の前記外層カバー部が前記気孔の数の多い方の前記側面カバー部側に配置されていることを特徴とする請求項4に記載のコンデンサ。
  6. 前記気孔の数の多い方の前記外層カバー部側に配置されている前記セラミック層は、前記気孔の数の少ない方の前記外層カバー部側に配置されている前記セラミック層よりも厚みが厚いことを特徴とする請求項5に記載のコンデンサ。
  7. 前記気孔の数の多い方の前記外層カバー部側に配置されている前記内部電極層は、前記気孔の数の少ない方の前記外層カバー部側に配置されている前記内部電極層よりも連続性が低いことを特徴とする請求項5または6に記載のコンデンサ。
  8. 前記セラミック層および前記内部電極層の積層方向に対して垂直な方向に、対向した一対の外部電極を有しており、前記気孔の数の多い方の前記外層カバー部は、前記外部電極が対向した方向の長さが、前記気孔の数の少ない方の前記外層カバー部よりも長さが長いことを特徴とする請求項5乃至7のうちいずれかに記載のコンデンサ。
  9. 前記気孔の数の多い方の前記外層カバー部は、前記外部電極が対向した方向に対して垂直な方向の長さが、前記気孔の数の少ない方の前記外層カバー部よりも長さが長いことを特徴とする請求項5乃至8のうちいずれかに記載のコンデンサ。
  10. 配線基板の表面上にコンデンサが実装されたモジュールであって、前記コンデンサが請求項1乃至9のうちいずれかに記載のコンデンサであることを特徴とするモジュール。
JP2016572049A 2015-01-29 2016-01-26 コンデンサおよびモジュール Active JP6216085B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015015633 2015-01-29
JP2015015633 2015-01-29
PCT/JP2016/052153 WO2016121745A1 (ja) 2015-01-29 2016-01-26 コンデンサおよびモジュール

Publications (2)

Publication Number Publication Date
JP6216085B2 JP6216085B2 (ja) 2017-10-18
JPWO2016121745A1 true JPWO2016121745A1 (ja) 2017-11-24

Family

ID=56543356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016572049A Active JP6216085B2 (ja) 2015-01-29 2016-01-26 コンデンサおよびモジュール

Country Status (4)

Country Link
US (1) US10014112B2 (ja)
JP (1) JP6216085B2 (ja)
CN (1) CN107210131B (ja)
WO (1) WO2016121745A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6937981B2 (ja) * 2017-02-02 2021-09-22 太陽誘電株式会社 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法
JP2019102752A (ja) 2017-12-07 2019-06-24 太陽誘電株式会社 積層セラミックコンデンサ
JP7044534B2 (ja) * 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7347919B2 (ja) 2017-12-15 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサ
JP7069935B2 (ja) * 2018-03-27 2022-05-18 Tdk株式会社 積層セラミック電子部品
JP7040206B2 (ja) * 2018-03-27 2022-03-23 Tdk株式会社 積層セラミック電子部品
KR102597153B1 (ko) * 2018-08-03 2023-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121217A (ko) * 2018-11-13 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR102262902B1 (ko) * 2019-08-23 2021-06-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP7494436B2 (ja) * 2020-01-21 2024-06-04 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
US11961681B2 (en) * 2020-12-28 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor including internal electrodes having pores on ends thereof and board having the same mounted thereon
KR20220096546A (ko) * 2020-12-31 2022-07-07 삼성전기주식회사 적층형 전자 부품
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품
JP2023006562A (ja) * 2021-06-30 2023-01-18 太陽誘電株式会社 セラミック電子部品およびセラミック電子部品の製造方法
WO2023129588A1 (en) * 2021-12-30 2023-07-06 KYOCERA AVX Components Corporation Surface mount multilayer ceramic capacitor
WO2024057786A1 (ja) * 2022-09-14 2024-03-21 株式会社村田製作所 電子部品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129485A (ja) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH11340082A (ja) * 1998-05-28 1999-12-10 Taiyo Yuden Co Ltd 積層チップ部品とその製造方法
JP2005123288A (ja) * 2003-10-15 2005-05-12 Tdk Corp 積層電子部品の製造方法
JP2014204116A (ja) * 2013-04-08 2014-10-27 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297565A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2001244116A (ja) * 2000-02-29 2001-09-07 Taiyo Yuden Co Ltd 電子部品及びその製造方法
JP2001250740A (ja) * 2000-03-08 2001-09-14 Murata Mfg Co Ltd セラミック電子部品
JP4688326B2 (ja) 2001-03-27 2011-05-25 京セラ株式会社 セラミック積層体およびその製法
JP2012151175A (ja) * 2011-01-17 2012-08-09 Murata Mfg Co Ltd セラミック電子部品、セラミック電子部品の実装構造、およびセラミック電子部品の製造方法
KR101376828B1 (ko) * 2012-03-20 2014-03-20 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR101412822B1 (ko) * 2012-09-06 2014-06-27 삼성전기주식회사 외부전극용 전도성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
JP2015035581A (ja) * 2013-07-10 2015-02-19 株式会社村田製作所 セラミック電子部品およびその製造方法
KR102061503B1 (ko) * 2013-09-24 2020-01-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102004769B1 (ko) * 2013-09-30 2019-07-29 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터 실장 기판
JP2015111654A (ja) * 2013-10-28 2015-06-18 株式会社村田製作所 積層電子部品の製造方法及び積層電子部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09129485A (ja) * 1995-10-30 1997-05-16 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法
JPH11340082A (ja) * 1998-05-28 1999-12-10 Taiyo Yuden Co Ltd 積層チップ部品とその製造方法
JP2005123288A (ja) * 2003-10-15 2005-05-12 Tdk Corp 積層電子部品の製造方法
JP2014204116A (ja) * 2013-04-08 2014-10-27 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層セラミックキャパシタ及びその製造方法

Also Published As

Publication number Publication date
WO2016121745A1 (ja) 2016-08-04
US20180012702A1 (en) 2018-01-11
US10014112B2 (en) 2018-07-03
CN107210131A (zh) 2017-09-26
JP6216085B2 (ja) 2017-10-18
CN107210131B (zh) 2018-09-25

Similar Documents

Publication Publication Date Title
JP6216085B2 (ja) コンデンサおよびモジュール
JP6780215B2 (ja) 積層セラミックコンデンサ
JP6342122B2 (ja) 積層セラミック電子部品
US8867190B2 (en) Multilayer ceramic electronic component having an average surface roughness to provide adhesion strength between a dielectric layer and inner electrode and fabrication method thereof
US9870866B2 (en) Multilayer electronic component
KR101845701B1 (ko) 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
KR101751079B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP5773445B2 (ja) 積層セラミック電子部品及びその製造方法
JP6224853B2 (ja) 積層セラミックコンデンサ
JP2012253338A (ja) 積層セラミック電子部品
CN108597868B (zh) 制备多层陶瓷电子元件的方法
JP2013106035A (ja) 積層セラミック電子部品
JP5780856B2 (ja) 積層セラミックコンデンサ
JP5773726B2 (ja) 積層セラミックコンデンサ
JP2022105266A (ja) 積層型電子部品
JP2006332236A (ja) 導電性ペースト、及び積層セラミック電子部品の製造方法、並びに積層セラミック電子部品
JP2022081393A (ja) 積層型電子部品
JP6306311B2 (ja) 積層型電子部品
JP2005303029A (ja) 積層セラミック電子部品の製造方法
JP6117557B2 (ja) 積層型電子部品
KR20130024693A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2005268290A (ja) 積層セラミック電子部品およびその製造方法
US20230215647A1 (en) Multilayer electronic component
JP2018182106A (ja) 積層セラミックコンデンサおよびその製造方法
JP6455633B2 (ja) 多層セラミック基板及び電子装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170711

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170711

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170711

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170921

R150 Certificate of patent or registration of utility model

Ref document number: 6216085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150