WO2024057786A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2024057786A1
WO2024057786A1 PCT/JP2023/029058 JP2023029058W WO2024057786A1 WO 2024057786 A1 WO2024057786 A1 WO 2024057786A1 JP 2023029058 W JP2023029058 W JP 2023029058W WO 2024057786 A1 WO2024057786 A1 WO 2024057786A1
Authority
WO
WIPO (PCT)
Prior art keywords
cavity
layers
electrode
laminate
dielectric
Prior art date
Application number
PCT/JP2023/029058
Other languages
English (en)
French (fr)
Inventor
亮二 ▲高▼澤
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2024057786A1 publication Critical patent/WO2024057786A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks

Definitions

  • the present disclosure relates to electronic components, and more particularly to a structure for suppressing structural defects in electronic components formed in a dielectric material.
  • Patent Document 1 discloses a stacked dielectric resonator having a structure in which a plurality of internal electrode layers are stacked inside a dielectric body constituted by a plurality of dielectric layers. has been done.
  • a plurality of internal electrode layers are connected to an external electrode made of a metal material disposed over the front side of the dielectric.
  • the dielectric is made of ceramic or resin, for example, but during heating during the compression bonding process of multiple dielectric layers, stress is generated due to the difference in thermal contraction rate between the dielectric and the external electrode, and the internal electrode layer Structural defects may occur near the connection between the electrode and the external electrode.
  • stress generated between the dielectric and the electrodes increases, making cracks more likely to occur. If such cracks occur, there is a risk that the electrode portions of the internal electrode layers will be disconnected or explosions will occur during soldering, leading to a deterioration in the quality of the product.
  • the present disclosure has been made to solve such problems, and its purpose is to suppress structural defects in electronic components having a plurality of internal electrodes inside a dielectric.
  • An electronic component includes a laminate in which a plurality of dielectric layers are laminated, an external electrode disposed on at least one outer surface of the laminate, and an external electrode arranged on the plurality of layers of the laminate and connected to the external electrode. and internal electrodes. At least one cavity is formed in the dielectric layer between the internal electrodes within a range of 0 ⁇ m to 200 ⁇ m in the direction in which the internal electrodes extend from the connection position between the external electrode and the internal electrode.
  • a cavity is formed between the plurality of internal electrodes inside the laminate in the vicinity of the connection position between the internal electrode and the external electrode (within a range of 0 ⁇ m to 200 ⁇ m).
  • FIG. 1 is a block diagram of a communication device having a high frequency front end circuit to which a filter device, which is an example of an electronic component according to an embodiment, is applied.
  • 2 is an external perspective view of the filter device of FIG. 1.
  • FIG. 3 is a transparent perspective view showing the internal structure of the filter device of FIG. 2.
  • FIG. 3 is a cross-sectional view of the filter device of FIG. 2 when viewed from the X-axis direction.
  • FIG. 3 is a diagram illustrating a cross-sectional structure near an external electrode in a filter device of an embodiment and a comparative example. It is a figure which shows the 1st example of the formation process of a cavity part. It is a figure which shows the 2nd example of the formation process of a cavity part.
  • FIG. 3 is a diagram for explaining experimental conditions.
  • 8 is a diagram showing experimental results when a cavity is formed by the process of FIG. 7.
  • FIG. 9 is a diagram showing experimental results when a cavity is formed by the process of FIG. 8.
  • FIG. 7 is a cross-sectional view of the filter device of Modification Example 1 when viewed from the X-axis direction.
  • FIG. 7 is a diagram for explaining experimental results including a filter device of Modification 1.
  • FIG. 7 is a cross-sectional view of a filter device of Modification Example 2 when viewed from the Y-axis direction.
  • FIG. 1 is a block diagram of a communication device 10 having a high frequency front end circuit 20 to which a filter device, which is an example of an electronic component according to an embodiment, is applied.
  • the communication device 10 is, for example, a mobile terminal such as a smartphone, or a mobile phone base station.
  • communication device 10 includes an antenna 12, a high frequency front end circuit 20, a mixer 30, a local oscillator 32, a D/A converter (DAC) 40, and an RF circuit 50.
  • the high frequency front end circuit 20 also includes band pass filters 22 and 28, an amplifier 24, and an attenuator 26. Note that in FIG. 1, a case will be described in which the high frequency front end circuit 20 includes a transmitting circuit that transmits a high frequency signal from the antenna 12; however, the high frequency front end circuit 20 is a receiving circuit that receives a high frequency signal via the antenna 12. May contain.
  • the communication device 10 up-converts the signal transmitted from the RF circuit 50 into a high-frequency signal and radiates it from the antenna 12.
  • the modulated digital signal output from the RF circuit 50 is converted into an analog signal by the D/A converter 40.
  • the mixer 30 mixes the signal converted into an analog signal by the D/A converter 40 with the oscillation signal from the local oscillator 32, and up-converts it into a high frequency signal.
  • the bandpass filter 28 removes unnecessary waves generated by upconversion and extracts only signals in a desired frequency band.
  • Attenuator 26 adjusts the strength of the signal.
  • Amplifier 24 amplifies the power of the signal that has passed through attenuator 26 to a predetermined level.
  • the bandpass filter 22 removes unnecessary waves generated during the amplification process and passes only signal components in a frequency band defined by communication standards. The signal that has passed through the bandpass filter 22 is radiated from the antenna 12 as a transmission signal.
  • a filter device compatible with the present disclosure can be employed as the bandpass filters 22 and 28 in the communication device 10 as described above.
  • the filter device 100 is a dielectric filter composed of a plurality of resonators that are distributed constant elements.
  • FIG. 2 is an external perspective view of the filter device 100. In FIG. 2, only the configuration that can be seen from the outer surface of the filter device 100 is shown, and the internal configuration is omitted.
  • FIG. 3 is a transparent perspective view showing the internal structure of the filter device 100.
  • FIG. 4 is a cross-sectional view of the filter device 100 when viewed from the X-axis direction.
  • FIG. 4 is a cross-sectional view of a resonator constituting the filter device 100 along the Y-axis direction.
  • the filter device 100 includes a rectangular parallelepiped or substantially rectangular parallelepiped stacked body 110 in which a plurality of dielectric layers are stacked in the stacking direction.
  • the laminate 110 has an upper surface 111, a lower surface 112, a side surface 113, a side surface 114, a side surface 115, and a side surface 116.
  • the side surface 113 is a side surface in the positive direction of the X-axis
  • the side surface 114 is a side surface in the negative direction of the X-axis.
  • Side surfaces 115 and 116 are side surfaces perpendicular to the Y-axis direction.
  • Each dielectric layer of the laminate 110 is made of ceramics such as low temperature co-fired ceramics (LTCC), or resin. Inside the laminate 110, a plurality of flat conductors provided in each dielectric layer and a plurality of vias provided between dielectric layers form a distributed constant element that constitutes a resonator, and between the distributed constant elements. A capacitor and an inductor are configured to couple the .
  • LTCC low temperature co-fired ceramics
  • the stacking direction of the laminate 110 will be referred to as the "Z-axis direction,” and the direction perpendicular to the Z-axis direction and along the long side of the laminate 110 will be referred to as the "X-axis direction.”
  • the direction along the short side of 110 is defined as the "Y-axis direction.”
  • the positive direction of the Z axis in each figure may be referred to as upper side, and the negative direction may be referred to as lower side.
  • the "Y-axis direction” and "X-axis direction” in this embodiment correspond to the "first direction” and "second direction” in the present disclosure, respectively.
  • the filter device 100 includes shield conductors 121 and 122 that cover side surfaces 115 and 116 of the laminate 110, respectively.
  • the shield conductors 121 and 122 have a substantially C-shape when viewed from the X-axis direction of the laminate 110. That is, the shield conductors 121 and 122 cover part of the upper surface 111 and lower surface 112 of the laminate 110. Portions of the shield conductors 121 and 122 disposed on the lower surface 112 of the laminate 110 are connected to a ground electrode on a mounting board (not shown) by a connecting member such as a solder bump. That is, the shield conductors 121 and 122 also function as ground terminals.
  • an input terminal T1 and an output terminal T2 are arranged on the lower surface 112 of the laminate 110.
  • the input terminal T1 is arranged on the lower surface 112 at a position close to the side surface 113 in the positive direction of the X-axis.
  • the output terminal T2 is arranged on the lower surface 112 at a position close to the side surface 114 in the negative direction of the X-axis.
  • the input terminal T1 and the output terminal T2 are connected to corresponding electrodes on the mounting board by connecting members such as solder bumps.
  • the filter device 100 further includes plate electrodes 130 and 135, a plurality of resonators 141-145, connecting conductors 151-155 and 171-175, and capacitor electrodes 161-165.
  • the resonators 141-145 and the connecting conductors 151-155 and 171-175 may be collectively referred to as “resonators 140", “connecting conductors 150”, and “connecting conductors 170", respectively.
  • the flat plate electrodes 130 and 135 are arranged facing each other at positions spaced apart in the stacking direction (Z-axis direction) inside the stacked body 110.
  • the flat electrode 130 is provided on the dielectric layer near the top surface 111, and is connected to the shield conductors 121, 122 at the ends along the X axis.
  • the flat electrode 130 has a shape that almost covers the dielectric layer when viewed in plan from the stacking direction.
  • the flat electrode 135 is provided on the dielectric layer near the lower surface 112.
  • the flat plate electrode 135 has a substantially H-shape with a notch formed in a portion facing the input terminal T1 and the output terminal T2 when viewed in plan from the stacking direction.
  • the flat plate electrode 135 is connected to the shield conductors 121 and 122 at the end along the X axis.
  • resonators 141 to 145 are arranged between the flat electrode 130 and the flat electrode 135.
  • Each of the resonators 141 to 145 extends in the Y-axis direction.
  • An end (first end) in the positive direction of the Y axis of each of the resonators 141 to 145 is connected to the shield conductor 121.
  • the end (second end) in the negative direction of the Y axis of each of the resonators 141 to 145 is spaced apart from the shield conductor 122.
  • the resonators 141 to 145 are arranged in line in the X-axis direction inside the laminate 110. More specifically, the resonators 141, 142, 143, 144, and 145 are arranged in this order from the positive direction to the negative direction of the X-axis.
  • Each of the resonators 141 to 145 is composed of a plurality of conductors arranged along the stacking direction.
  • the plurality of conductors In a cross section parallel to the ZX plane of each resonator, the plurality of conductors have a generally elliptical shape as a whole.
  • the dimensions in the X-axis direction of the conductors arranged in the uppermost layer and the lowermost layer among the plurality of conductors are narrower than the dimensions in the X-axis direction of the conductors arranged in the layer near the center.
  • high frequency current mainly flows near the surface of a conductor due to the edge effect.
  • the overall cross-sectional shape of the plurality of conductors is rectangular, current will be concentrated at the corner portions (that is, the ends of the top and bottom layer electrodes).
  • concentration of current can be alleviated.
  • the resonator 140 is connected to the flat electrodes 130 and 135 via a connecting conductor 150 at a position near the first end.
  • the connecting conductor 150 extends from the flat electrode 130 to the flat electrode 135 through the plurality of conductors of the corresponding resonator.
  • Each connection conductor is electrically connected to a plurality of conductors constituting the corresponding resonator.
  • each resonator 140 the plurality of conductors forming each resonator are electrically connected by a connecting conductor 170 at a position near the second end.
  • the distance between the second end of each resonator and the connection conductor 150 is designed to be approximately ⁇ /4, where ⁇ is the wavelength of the high-frequency signal transmitted.
  • the resonator 140 functions as a distributed constant type TEM mode resonator with a plurality of conductors as the center conductor and the flat plate electrodes 130 and 135 as the outer conductors.
  • the resonator 141 is connected to the input terminal T1 via the vias V10 and V11 and the flat electrode PL1. Although it is hidden by the resonator in FIG. 3, the resonator 145 is connected to the output terminal T2 via a via and a flat electrode.
  • the resonators 141 to 145 are magnetically coupled to each other, and a high frequency signal input to the input terminal T1 is transmitted by the resonators 141 to 145 and output from the output terminal T2.
  • the filter device 100 functions as a bandpass filter depending on the degree of coupling between each resonator.
  • a capacitor electrode is provided on the second end side of the resonator 140 and protrudes between adjacent resonators.
  • the capacitor electrode has a structure in which a portion of a plurality of conductors constituting a resonator protrudes.
  • the degree of capacitive coupling between resonators can be adjusted by the length of the capacitor electrode in the Y-axis direction, the distance between adjacent resonators, and/or the number of conductors forming the capacitor electrode.
  • a capacitor electrode C10 is provided protruding from the resonator 141 toward the resonator 142
  • a capacitor electrode C20 is provided protruding from the resonator 142 toward the resonator 141. It is provided.
  • a capacitor electrode C30 is provided to protrude from the resonator 143 toward the resonator 142
  • a capacitor electrode C40 is provided to protrude from the resonator 144 to the resonator 143.
  • a capacitor electrode C50 is provided to protrude from the resonator 145 toward the resonator 144.
  • the capacitor electrodes C10 to C50 are not an essential configuration, and some or all of the capacitor electrodes may not be provided as long as the desired degree of coupling between the resonators can be achieved.
  • the filter device also includes a capacitor electrode provided protruding from the resonator 142 toward the resonator 143, a capacitor electrode provided protruding from the resonator 143 toward the resonator 144, A capacitor electrode may be provided to protrude from the resonator 144 toward the resonator 145.
  • a capacitor electrode 160 is arranged opposite to the second end of the resonator 140.
  • a cross section of the capacitor electrode 160 parallel to the ZX plane has the same cross section as the resonator 140.
  • Capacitor electrode 160 is connected to shield conductor 122.
  • a capacitor is configured by the resonator 140 and the corresponding capacitor electrode 160.
  • the laminated body is formed by heating the plurality of dielectric layers and compressing the dielectric layers and the electrodes. It is formed.
  • stress is generated between the dielectric and the electrode due to the difference in thermal contraction rate between the dielectric and the electrode, which can cause structural defects such as cracks. obtain. If such a structural defect occurs, there is a risk that the electrode portion may be disconnected or explosion may occur during soldering during connection with external equipment, leading to a deterioration in the quality of the product.
  • the ratio of the metal portion to the dielectric portion increases near the connection portion between the external electrode and the internal electrode. In this case, the stress generated between the dielectric and the electrode also increases, making it easier for cracks to occur.
  • a cavity is formed in advance in the dielectric material near the connecting portion between the external electrode and the internal electrode, and the cavity causes distortion caused by the difference in thermal contraction rate.
  • a configuration is adopted that reduces the stress generated at the interface between the dielectric and the electrode by releasing the stress. This suppresses the occurrence of structural defects such as cracks and prevents deterioration in product quality.
  • FIG. 5 is a diagram for explaining the cross-sectional structure near the external electrode in the filter devices of the embodiment and the comparative example.
  • the left diagram shows a partial sectional view of the filter device 100 of the embodiment
  • the right diagram shows a partial sectional view of the filter device 100X of the comparative example.
  • the dielectric of the laminate 110 is filled without gaps between the plurality of conductors (ie, internal electrodes) constituting the resonator 140 or the capacitor electrode 160.
  • a cavity 190 is formed in a part of the dielectric between the plurality of internal electrodes.
  • the metal constituting the dielectric layers and the electrodes Stress can occur between the dielectric layer and the metal part during heating and cooling due to differences in shrinkage rates between the dielectric layer and the metal part.
  • the generated stress causes distortion, which may cause structural defects such as cracks 180 in the dielectric between the internal electrodes. If cracks occur, the internal electrodes themselves may be disconnected or explosions may occur when the filter device is soldered, leading to deterioration in quality such as deterioration of filter characteristics or poor installation.
  • the cavity 190 is formed in the dielectric between the plurality of internal electrodes in the vicinity of the connection between the external electrode and the internal electrode, so that stress generated during the manufacturing process is absorbed into the cavity. It is relaxed at the portion 190, and the occurrence of cracks is suppressed.
  • FIG. 6 is a diagram showing a first example of a process for forming a cavity.
  • the process of the first example is generally a method in which vias are formed in ceramic green sheets using a laser or a drill, and then laminated and fired. In this specification, this process is referred to as a "via method.”
  • step (A) a ceramic green sheet 200 is prepared.
  • step (B) an opening (via) 205 is formed in the target green sheet 200 at a desired position using a laser using infrared or ultraviolet rays, a drill, or the like.
  • step (C) the vias 205 of the green sheet 200 are filled with resin paste 220, and a copper paste 210 is printed on one side of the green sheet 200.
  • the resin paste 220 a material that is vaporized and disappears during firing in the subsequent step (E) is used.
  • the resin paste 220 for example, a paste in which carbon is mixed with a resin such as acrylic resin is used. Note that for layers in which vias 205 are not formed, copper paste 210 is printed on the green sheet 200 prepared in step (A).
  • step (D) the green sheets 200 printed with the copper paste 210 are laminated to form the general shape of the laminate 110.
  • step (E) the laminate 110 is formed by firing the laminate formed in step (D). At this time, the resin paste 220 is vaporized and disappears due to heating in the firing process, and a cavity 230 is formed.
  • FIG. 7 is a diagram showing a second example of the process for forming the cavity.
  • the process of the second example is generally a method in which copper paste and ceramic paste are alternately printed on a ceramic green sheet and fired. This process is referred to herein as a "printing method.”
  • step (A) a copper paste 210 is printed on a ceramic green sheet 200.
  • step (B) ceramic paste 201 is printed on printed copper paste 210.
  • step (B) the ceramic paste 201 is not printed in the region 206 that will eventually become the cavity. Note that for the layer in which no cavity is formed, the ceramic paste 201 is printed on the entire surface of the copper paste 210.
  • step (C) resin paste 220 is filled by printing into the region 206 where ceramic paste 201 is not printed, and then copper paste 210 is printed on ceramic paste 201. By repeating this series of operations, the general shape of the laminate 110 is formed (step (D)).
  • the laminate 110 is formed by firing the laminate formed in step (D). At this time, the resin paste 220 is vaporized and disappears due to heating in the firing process, and a cavity 230 is formed.
  • FIG. 8 is a diagram for explaining the above experimental conditions.
  • the experimental conditions include (a) the number of conductor layers, and (b) the distance from the shield conductors 121 and 122 (external electrodes) to the cavity in the direction in which the conductors (internal electrodes) constituting the resonator 140 and the capacitor electrode 160 extend.
  • the crack occurrence rate was investigated. The crack occurrence rate was expressed as the ratio of the number of cracked layers to the total number of dielectric layers between internal electrodes.
  • the number of conductor layers is the total number of conductors that constitute the resonator 140 and the capacitor electrode 160.
  • the number of conductor layers was set to 2 layers (that is, in the case of only the top layer and bottom layer conductors), 11 layers, 21 layers, and 51 layers.
  • the electrode ratio is defined as (t1+t2+...+tn)/T
  • the electrode ratio for 2 layers is 2-4%
  • the electrode ratio for 11 layers is 11-13%
  • the electrode ratio for 21 layers is 20-24%
  • the electrode ratio for 51 layers is 47-53. %. Since the positions of the conductors in the top and bottom layers are fixed, generally speaking, as the electrode ratio increases, that is, as the number of conductor layers increases, the interface between the conductor and dielectric increases and cracks occur. The area of the base point increases.
  • the positions for forming the cavities were set at 0 ⁇ m to 100 ⁇ m, 100 ⁇ m to 200 ⁇ m, and 200 ⁇ m to 300 ⁇ m from the external electrode. Note that the dimension in the width direction of one cavity 190 was set to 3 ⁇ m to 100 ⁇ m.
  • cracks that are subject to the crack occurrence rate are cracks that occur in the dielectric material between the top layer conductor and the bottom layer conductor of the internal electrode and within a range of 0 ⁇ m to 300 ⁇ m from the external electrode. .
  • FIG. 9 shows experimental results using a sample manufactured by the via method of the first example described above.
  • samples are shown in which no cavities are formed for each number of conductors, that is, when the cavity layer number ratio is 0% (Comparative Examples 1 to 4), and samples where the cavity formation position is 200 ⁇ m to 300 ⁇ m. Observations were also made for samples obtained in the following cases (Comparative Examples 5 to 7).
  • the cavity layer number ratio was 100%, that is, even if cavities were formed in all dielectric layers, there were more cavities in the external electrode than in the cavity. Cracks occurred in the nearby dielectric with a probability of 24% to 52%.
  • the tendency that the crack occurrence rate increases as the number of conductor layers increases is the same as in the comparative examples.
  • the crack occurrence rate is lower in all of the examples than in the comparative example.
  • the crack occurrence rate is 0% to 23%, which is lower than the crack occurrence rate of 47% to 52% in Comparative Examples 2, 6, and 7. It has become.
  • the crack occurrence rate when the number of conductor layers is the same, the closer the cavity formation position is to the external electrode, the lower the crack occurrence rate is. Specifically, when the cavity is formed in the range of 0 ⁇ m to 100 ⁇ m, the crack occurrence rate is lower than when the cavity is formed in the range of 100 ⁇ m to 200 ⁇ m. Further, in the examples, when the number of conductor layers is the same and the cavity formation position is the same, the crack occurrence rate decreases as the ratio of the number of cavity layers increases, that is, as cavities are formed in more layers.
  • the crack occurrence rate is reduced by setting the cavity formation position in the range of 0 ⁇ m to 200 ⁇ m from the external terminal, and the closer the cavity formation position is to the external terminal, the greater the crack reduction effect becomes. Furthermore, it can be seen that the higher the cavity layer number ratio, that is, the more dielectric layers in which cavities are formed, the lower the crack occurrence rate is.
  • FIG. 10 shows experimental results using samples produced by the printing method of the second example.
  • the crack occurrence rate is reduced by forming a cavity in the range of 0 ⁇ m to 200 ⁇ m from the external terminal. Furthermore, as the number of dielectric layers in which cavities are formed increases, the crack occurrence rate decreases.
  • cracks can occur by forming the cavity in the range of 0 ⁇ m to 200 ⁇ m from the external terminal and/or by forming the cavity in many dielectric layers. rate can be reduced.
  • the electronic component is a dielectric resonator type filter device
  • it may also have a structure in which a plurality of electrode layers stacked inside a dielectric body are connected to external electrodes.
  • Other electronic components are, for example, capacitors or inductors.
  • FIG. 11 is a cross-sectional view of a filter device 100A according to Modification Example 1 when viewed from the X-axis direction.
  • the cavity 190 is formed not only at a position 0 ⁇ m to 100 ⁇ m from the external electrode but also at a position 100 ⁇ m to 200 ⁇ m from the external electrode.
  • cavity portions 190 are individually formed at both positions of 0 ⁇ m to 100 ⁇ m and 100 ⁇ m to 200 ⁇ m from the external electrode within the same dielectric layer (in the present disclosure). , corresponding to "first cavity” and "second cavity”). In this manner, even when the cavity portions 190 are formed in two regions, the stress generated in the manufacturing process is relaxed in the cavity portions 190, so it is possible to suppress the occurrence of cracks.
  • FIG. 12 is a diagram for explaining experimental results including the filter device 100 of Modification 1.
  • the cavity 190 is formed only at a position of 100 ⁇ m to 200 ⁇ m from the external electrode (Examples 1 to 4 in FIG. 12), and the cavity 190 is formed only at a position of 0 ⁇ m to 100 ⁇ m from the external electrode.
  • the cavity 190 is formed at both positions 0 ⁇ m to 100 ⁇ m and 100 ⁇ m to 200 ⁇ m from the external electrode (Examples 5 to 8 in FIG. 12). The crack occurrence rate is shown.
  • FIG. 12 a filter device manufactured by the via method is targeted, and results are shown for cases in which the number of conductor layers is 2 and 11. Note that Examples 1 to 4 in FIG. 12 correspond to Examples 1 to 4 in FIG. 9, and Examples 9 to 11 in FIG. 12 correspond to Examples 5 to 7 in FIG.
  • Example 5 in Modification 1 is an example in which the ratio of the number of cavity layers at a cavity formation position of 0 ⁇ m to 100 ⁇ m and the ratio of the number of cavity layers at a cavity formation position of 100 ⁇ m to 200 ⁇ m are both 20%.
  • Example 5 of Modification 1 is an example in which the ratio of the number of cavity layers at the cavity formation position of 0 ⁇ m to 100 ⁇ m and the ratio of the number of cavity layers at the cavity formation position of 100 ⁇ m to 200 ⁇ m are both 20%.
  • Example 6 in Modified Example 1 is an example in which the ratio of the number of cavity layers in the cavity formation position of 0 ⁇ m to 100 ⁇ m is 20%, and the ratio of the number of cavity layers in the cavity formation position of 100 ⁇ m to 200 ⁇ m is 50%.
  • Example 7 in Modification 1 is an example in which the ratio of the number of cavity layers at the cavity formation position of 0 ⁇ m to 100 ⁇ m and the ratio of the number of cavity layers at the cavity formation position of 100 ⁇ m to 200 ⁇ m are both 50%.
  • Example 8 of Modification 1 is an example in which the ratio of the number of cavity layers at the cavity formation position of 0 ⁇ m to 100 ⁇ m and the ratio of the number of cavity layers at the cavity formation position of 100 ⁇ m to 200 ⁇ m are both 100%.
  • FIG. 13 is a cross-sectional view of the filter device 100B of Modification Example 2 when viewed from the Y-axis direction.
  • two cavities 190 (corresponding to the "third cavity” and “fourth cavity” of the present disclosure) are arranged. Note that the positions of the two cavities 190 formed in the same dielectric layer in the Y-axis direction may be the same or may be different from each other.
  • An electronic component includes a laminate in which a plurality of dielectric layers are stacked, an external electrode disposed on at least one outer surface of the laminate, and a plurality of layers of the laminate. , and an internal electrode connected to an external electrode. At least one cavity is formed in the dielectric layer between the internal electrodes within a range of 0 ⁇ m to 200 ⁇ m in the first direction in which the internal electrodes extend from the connection position between the external electrode and the internal electrode.
  • At least one cavity is formed within a range of 0 ⁇ m to 100 ⁇ m from the connection position in the direction in which the internal electrode extends.
  • At least one cavity is formed within a range of 100 ⁇ m to 200 ⁇ m in the first direction from the connection position.
  • the at least one cavity includes a first cavity and a second cavity.
  • the first cavity is formed within a range of 0 ⁇ m to 100 ⁇ m in the first direction from the connection position.
  • the second cavity is formed within a range of 100 ⁇ m to 200 ⁇ m in the first direction from the connection position.
  • the at least one cavity includes a third cavity and a fourth cavity.
  • the third cavity extends in a second direction perpendicular to the first direction with respect to the fourth cavity in the layer in which the fourth cavity is formed in the laminate. It is formed at an offset position.
  • At least one cavity is formed in 10% or more of the dielectric layer disposed between the internal electrodes.
  • At least one cavity is formed in 50% or more of the dielectric layers arranged between the internal electrodes.
  • the internal electrodes are arranged on two or more dielectric layers of the laminate.
  • the internal electrodes are arranged in ten or more dielectric layers of the laminate.
  • 10 communication device 12 antenna, 20 high frequency front end circuit, 22, 28 band pass filter, 24 amplifier, 26 attenuator, 30 mixer, 32 local oscillator, 40 D/A converter, 50 RF circuit, 100, 100X filter device, 110 laminate, 111 top surface, 112 bottom surface, 113-116 side surface, 121, 122 shield conductor, 130, 135, PL1 flat plate electrode, 140-145 resonator, 150-155, 170-175 connection conductor, 160-165, C10 , C20, C30, C40, C50 capacitor electrode, 180 crack, 190, 230 cavity, 200 green sheet, 201 ceramic paste, 205, V10, V11 via, 206 area, 210 copper paste, 220 resin paste, T1 input terminal, T2 output terminal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

電子部品（１００）は、複数の誘電体層が積層された積層体（１１０）と、積層体（１１０）の外表面の少なくとも一面に配置された外部電極（１２１）と、積層体（１１０）の複数層に配置され外部電極（１２１）に接続された内部電極（１４０）とを備える。外部電極（１２１）と内部電極（１４０）との接続位置から、内部電極（１４０）が延在する方向の０μｍ～２００μｍの範囲内において、内部電極（１４０）間の誘電体層に少なくとも１つの空洞部（１９０）が形成されている。

Description

電子部品
　本開示は電子部品に関し、より特定的には、誘電体に形成される電子部品の構造欠陥を抑制する構造に関する。
　特開２００７－２３５４６５号公報（特許文献１）には、複数の誘電体層により構成される誘電体の内部に、複数の内部電極層が積層された構成を有する積層型誘電体共振器が開示されている。
特開２００７－２３５４６５号公報
　特開２００７－２３５４６５号公報（特許文献１）に開示された誘電体共振器においては、誘電体の側面の前面にわたって配置された金属材料の外部電極に複数の内部電極層が接続されている。誘電体はたとえばセラミックあるいは樹脂等により形成されているが、複数の誘電体層の圧着工程における加熱の際に、誘電体と外部電極との熱収縮率の違いによって応力が発生し、内部電極層と外部電極との接続部近傍において構造欠陥が発生する場合がある。特に複数の内部電極が外部電極に接続された構成においては、誘電体と電極との間で発生する応力が大きくなり、クラックが生じやすくなる。このようなクラックが発生すると、内部電極層における電極部分の断線、あるいは、はんだ付けの際の爆ぜが生じて、製品の品質低下につながるおそれがある。
　本開示は、このような課題を解決するためになされたものであって、その目的は、誘電体内部に複数の内部電極を有する電子部品における構造欠陥を抑制することである。
　本開示に係る電子部品は、複数の誘電体層が積層された積層体と、積層体の外表面の少なくとも一面に配置された外部電極と、積層体の複数層に配置され、外部電極に接続された内部電極とを備える。外部電極と内部電極との接続位置から、内部電極が延在する方向の０μｍ～２００μｍの範囲内において、内部電極間の誘電体層に少なくとも１つの空洞部が形成されている。
　本開示に係る電子部品は、積層体内部の複数の内部電極の間において、内部電極と外部電極との接続位置の近傍（０μｍ～２００μｍの範囲内）に空洞部が形成されている。このような構成によって、積層体の誘電体と外部電極との間の熱収縮率の違いに起因して生じる歪が空洞部によって解放されて応力が緩和されるため、誘電体におけるクラックの発生が抑制される。したがって、電子部品における構造欠陥を抑制することができる。
実施の形態に係る電子部品の一例であるフィルタ装置が適用される高周波フロントエンド回路を有する通信装置のブロック図である。 図１のフィルタ装置の外形斜視図である。 図２のフィルタ装置の内部構造を示す透過斜視図である。 図２のフィルタ装置をＸ軸方向から見たときの断面図である。 実施の形態および比較例のフィルタ装置における、外部電極付近の断面構造を説明するための図である。 空洞部の形成プロセスの第１例を示す図である。 空洞部の形成プロセスの第２例を示す図である。 実験条件を説明するための図である。 図７のプロセスで空洞部を形成した場合の実験結果を示す図である。 図８のプロセスで空洞部を形成した場合の実験結果を示す図である。 変形例１のフィルタ装置をＸ軸方向から見たときの断面図である。 変形例１のフィルタ装置を含む実験結果を説明するための図である。 変形例２のフィルタ装置をＹ軸方向から見たときの断面図である。
　以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
　［通信装置の基本構成］
　図１は、実施の形態の電子部品の一例であるフィルタ装置が適用される高周波フロントエンド回路２０を有する通信装置１０のブロック図である。通信装置１０は、たとえば、スマートフォンに代表される携帯端末、あるいは、携帯電話基地局である。
　図１を参照して、通信装置１０は、アンテナ１２と、高周波フロントエンド回路２０と、ミキサ３０と、局部発振器３２と、Ｄ／Ａコンバータ（ＤＡＣ）４０と、ＲＦ回路５０とを備える。また、高周波フロントエンド回路２０は、バンドパスフィルタ２２，２８と、増幅器２４と、減衰器２６とを含む。なお、図１においては、高周波フロントエンド回路２０が、アンテナ１２から高周波信号を送信する送信回路を含む場合について説明するが、高周波フロントエンド回路２０はアンテナ１２を介して高周波信号を受信する受信回路を含んでいてもよい。
　通信装置１０は、ＲＦ回路５０から伝達された信号を高周波信号にアップコンバートしてアンテナ１２から放射する。ＲＦ回路５０から出力された変調済みのデジタル信号は、Ｄ／Ａコンバータ４０によってアナログ信号に変換される。ミキサ３０は、Ｄ／Ａコンバータ４０によってアナログ信号に変換された信号を、局部発振器３２からの発振信号と混合して高周波信号へとアップコンバートする。バンドパスフィルタ２８は、アップコンバートによって生じた不要波を除去して、所望の周波数帯域の信号のみを抽出する。減衰器２６は、信号の強度を調整する。増幅器２４は、減衰器２６を通過した信号を、所定のレベルまで電力増幅する。バンドパスフィルタ２２は、増幅過程で生じた不要波を除去するとともに、通信規格で定められた周波数帯域の信号成分のみを通過させる。バンドパスフィルタ２２を通過した信号は、送信信号としてアンテナ１２から放射される。
　上記のような通信装置１０におけるバンドパスフィルタ２２，２８として、本開示に対応したフィルタ装置を採用することができる。
　［フィルタ装置の構成］
　次に図２～図４を用いて、実施の形態１のフィルタ装置１００の詳細な構成について説明する。フィルタ装置１００は、分布定数素子である複数の共振器により構成される誘電体フィルタである。
　図２は、フィルタ装置１００の外観斜視図である。図２においては、フィルタ装置１００の外表面から見ることができる構成についてのみ示されており、内部の構成については省略されている。図３は、フィルタ装置１００の内部構造を示す透過斜視図である。また、図４は、フィルタ装置１００をＸ軸方向から見たときの断面図である。図４は、フィルタ装置１００を構成する共振器のＹ軸方向に沿った断面図である。
　図２を参照して、フィルタ装置１００は、複数の誘電体層が積層方向に積層された、直方体または略直方体の積層体１１０を備えている。積層体１１０は、上面１１１と、下面１１２と、側面１１３と、側面１１４と、側面１１５と、側面１１６とを有している。側面１１３は、Ｘ軸の正方向の側面であり、側面１１４はＸ軸の負方向の側面である。側面１１５，１１６はＹ軸方向に垂直な側面である。
　積層体１１０の各誘電体層は、たとえば低温同時焼成セラミックス（ＬＴＣＣ：Low　Temperature　Co-fired　Ceramics）などのセラミックス、あるいは樹脂により形成されている。積層体１１０の内部において、各誘電体層に設けられた複数の平板導体、および、誘電体層間に設けられた複数のビアによって、共振器を構成する分布定数素子、ならびに、当該分布定数素子間を結合するためのキャパシタおよびインダクタが構成される。
　なお、以降の説明においては、積層体１１０の積層方向を「Ｚ軸方向」とし、Ｚ軸方向に垂直であって積層体１１０の長辺に沿った方向を「Ｘ軸方向」とし、積層体１１０の短辺に沿った方向を「Ｙ軸方向」とする。また、以下では、各図におけるＺ軸の正方向を上側、負方向を下側と称する場合がある。なお、本実施の形態における「Ｙ軸方向」および「Ｘ軸方向」は、本開示における「第１方向」および「第２方向」にそれぞれ対応する。
　図２に示されるように、フィルタ装置１００は、積層体１１０の側面１１５，１１６をそれぞれ覆う、シールド導体１２１，１２２を備えている。シールド導体１２１，１２２は、積層体１１０のＸ軸方向から見たときに略Ｃ字形状を有している。すなわち、シールド導体１２１，１２２は、積層体１１０の上面１１１および下面１１２の一部を覆っている。シールド導体１２１，１２２において、積層体１１０の下面１１２に配置された部分は、図示しない実装基板上の接地電極に、はんだバンプなどの接続部材によって接続される。すなわち、シールド導体１２１，１２２は接地端子としても機能する。
　また、フィルタ装置１００において、積層体１１０の下面１１２には、入力端子Ｔ１および出力端子Ｔ２が配置されている。入力端子Ｔ１は、下面１１２において、Ｘ軸の正方向の側面１１３に近い位置に配置されている。一方で、出力端子Ｔ２は、下面１１２において、Ｘ軸の負方向の側面１１４に近い位置に配置されている。入力端子Ｔ１および出力端子Ｔ２は、実装基板上の対応する電極に、はんだバンプなどの接続部材によって接続される。
　次に図３を参照して、フィルタ装置１００の内部構造について説明する。フィルタ装置１００は、図２に示した構成に加えて、平板電極１３０，１３５と、複数の共振器１４１～１４５と、接続導体１５１～１５５，１７１～１７５と、キャパシタ電極１６１～１６５とをさらに備える。なお、以降の説明において、共振器１４１～１４５および接続導体１５１～１５５，１７１～１７５を、それぞれ包括的に「共振器１４０」，「接続導体１５０」，「接続導体１７０」と称する場合がある。
　平板電極１３０，１３５は、積層体１１０の内部において積層方向（Ｚ軸方向）に離間した位置に、互いに対向して配置されている。平板電極１３０は、上面１１１に近い誘電体層に設けられており、Ｘ軸に沿った端部においてシールド導体１２１，１２２に接続されている。平板電極１３０は、積層方向から平面視した場合に、誘電体層をほぼ覆うような形状を有している。
　平板電極１３５は、下面１１２に近い誘電体層に設けられている。平板電極１３５は、積層方向から平面視した場合に、入力端子Ｔ１および出力端子Ｔ２に対向する部分に切り欠き部が形成された、略Ｈ型形状を有している。平板電極１３５は、Ｘ軸に沿った端部においてシールド導体１２１，１２２に接続されている。
　積層体１１０において、平板電極１３０と平板電極１３５との間に、共振器１４１～１４５が配置されている。共振器１４１～１４５の各々はＹ軸方向に延在している。共振器１４１～１４５の各々におけるＹ軸の正方向の端部（第１端部）は、シールド導体１２１に接続されている。一方、共振器１４１～１４５の各々におけるＹ軸の負方向の端部（第２端部）は、シールド導体１２２から離間している。
　フィルタ装置１００において、共振器１４１～１４５は、積層体１１０の内部においてＸ軸方向に並んで配置されている。より具体的には、Ｘ軸の正方向から負方向に向かって、共振器１４１，１４２，１４３，１４４，１４５の順に配置されている。
　共振器１４１～１４５の各々は、積層方向に沿って配置された複数の導体によって構成されている。各共振器のＺＸ平面に平行な断面において、複数の導体は全体として略楕円形状を有している。言い換えれば、複数の導体において最上層および最下層に配置される導体のＸ軸方向の寸法は、中央付近の層に配置される導体のＸ軸方向の寸法よりも狭い。一般的に、高周波電流は、縁端効果のために、主に導体の表面付近を流れることが知られている。そのため、複数の導体の全体の断面形状が矩形形状の場合、角部分（すなわち、最上層および最下層の電極の端部）に電流が集中することになる。上記のように、複数の導体の断面を略楕円形状とすることによって、電流の集中を緩和することができる。
　図４に示されるように、共振器１４０は、第１端部に近い位置において、接続導体１５０を介して、平板電極１３０，１３５に接続されている。フィルタ装置１００においては、接続導体１５０は、平板電極１３０から、対応する共振器の複数の導体を貫通して平板電極１３５まで延在している。各接続導体は、対応する共振器を構成する複数の導体と電気的に接続されている。
　また、共振器１４０において、各共振器を構成する複数の導体は、第２端部に近い位置において、接続導体１７０によって電気的に接続されている。各共振器において、伝達される高周波信号の波長をλとすると、各共振器の第２端部と接続導体１５０との間の距離は約λ／４となるように設計される。
　共振器１４０は、複数の導体を中心導体とし、平板電極１３０，１３５を外導体とする、分布定数型のＴＥＭモード共振器として機能する。
　共振器１４１は、ビアＶ１０，Ｖ１１および平板電極ＰＬ１を介して、入力端子Ｔ１に接続されている。なお、図３においては、共振器によって隠れて見えなくなっているが、共振器１４５は、ビアおよび平板電極を介して出力端子Ｔ２に接続されている。共振器１４１～１４５は、互いに磁気結合しており、入力端子Ｔ１に入力された高周波信号は、共振器１４１～１４５により伝達されて、出力端子Ｔ２から出力される。このとき、各共振器間の結合度合いによって、フィルタ装置１００は、バンドパスフィルタとして機能する。
　共振器１４０の第２端部側には、隣接する共振器との間に突出したキャパシタ電極が設けられている。キャパシタ電極は、共振器を構成する複数の導体の一部が張り出した構造となっている。キャパシタ電極のＹ軸方向の長さ、隣接する共振器との距離、および／または、キャパシタ電極を構成する導体の数によって、共振器間の容量結合の度合いを調整することができる。
　フィルタ装置１００においては、図３に示されるように、共振器１４１から共振器１４２に向かってキャパシタ電極Ｃ１０が突出して設けられており、共振器１４２から共振器１４１に向かってキャパシタ電極Ｃ２０が突出して設けられている。また、共振器１４３から共振器１４２に向かってキャパシタ電極Ｃ３０が突出して設けられており、共振器１４４から共振器１４３に向かってキャパシタ電極Ｃ４０が突出して設けられている。さらに、共振器１４５から共振器１４４に向かってキャパシタ電極Ｃ５０が突出して設けられている。
　なお、キャパシタ電極Ｃ１０～Ｃ５０は必須の構成ではなく、共振器間の所望の結合度合いが実現できれば、一部または全部のキャパシタ電極は設けられなくてもよい。また、図３の構成に加えて、フィルタ装置は、共振器１４２から共振器１４３に向かって突出して設けられたキャパシタ電極、共振器１４３から共振器１４４に向かって突出して設けられたキャパシタ電極、共振器１４４から共振器１４５に向かって突出して設けられたキャパシタ電極を備えていてもよい。
　また、フィルタ装置１００においては、共振器１４０の第２端部に対向して、キャパシタ電極１６０が配置されている。キャパシタ電極１６０のＺＸ平面に平行な断面は、共振器１４０と同様の断面を有している。キャパシタ電極１６０は、シールド導体１２２に接続されている。これにより、共振器１４０と、対応するキャパシタ電極１６０とによってキャパシタが構成される。図４における共振器とキャパシタ電極との間のギャップ（Ｙ軸方向の距離）ＧＰを調整することによって、共振器１４０と対応するキャパシタ電極１６０とによって構成されるキャパシタのキャパシタンス値を調整することができる。
　上述のフィルタ装置のように、セラミック等の誘電体層と金属の電極とが積層された構成においては、複数の誘電体層を加熱して誘電体層と電極とを圧着することによって積層体が形成される。このような圧着工程において、加熱および冷却が行なわれると、誘電体と電極との間の熱収縮率の差によって誘電体と電極との間で応力が発生し、クラック等の構造欠陥の要因となり得る。このような構造欠陥が発生すると、電極部分の断線、あるいは、外部機器との接続の際のはんだ付けにおいて爆ぜが生じて、製品の品質低下につながるおそれがある。
　実施の形態のフィルタ装置のように、積層体の側面にそれぞれ配置されたシールド導体（外部電極）に、共振器あるいはキャパシタ電極を構成する複数の導体（内部電極）が接続された構成においては、特に外部電極と内部電極との接続部分付近における、誘電体部分に対する金属部分の割合が大きくなる。そうすると、誘電体と電極との間で発生する応力も大きくなり、クラックが生じやすくなる。
　そこで、本実施の形態のフィルタ装置においては、外部電極と内部電極との接続部分付近の誘電体に予め空洞部を形成しておき、当該空洞部によって熱収縮率の差に起因して生じる歪みを解放することで、誘電体と電極との界面で発生する応力を低減する構成を採用する。これによって、クラック等の構造欠陥の発生を抑制し、製品の品質低下を防止する。
　図５は、実施の形態および比較例のフィルタ装置における、外部電極付近の断面構造を説明するための図である。図５においては、左図に実施の形態のフィルタ装置１００の部分断面図が示されており、右図に比較例のフィルタ装置１００Ｘの部分断面図が示されている。
　比較例のフィルタ装置１００Ｘにおいては、共振器１４０あるいはキャパシタ電極１６０を構成する複数の導体（すなわち内部電極）の間には、積層体１１０の誘電体が隙間なく充填されている。
　一方、実施の形態のフィルタ装置１００においては、複数の内部電極の間の誘電体の一部に空洞部１９０が形成されている。
　このような構成において、製造プロセスの際に積層された複数の誘電体層（セラミック層）を加熱圧着して積層体１１０を形成する場合、上述のように、誘電体層と電極を構成する金属部分との収縮率の違いにより、加熱時および冷却時において誘電体層と金属部分との間で応力が生じ得る。比較例のフィルタ装置１００Ｘにおいては、発生した応力によって歪みが生じて、内部電極間の誘電体にクラック１８０のような構造欠陥が発生し得る。クラックが生じると、内部電極自体が断線したり、フィルタ装置をはんだ付けする際に爆ぜが生じてしまい、フィルタ特性の低下あるいは取付不良などの品質低下につながる。
　実施の形態のフィルタ装置１００においては、複数の内部電極の間の誘電体における外部電極と内部電極との接続部の近傍に空洞部１９０が形成されているため、製造プロセスで生じる応力が当該空洞部１９０で緩和されて、クラックの発生が抑制される。
　［空洞部の形成プロセス］
　次に、図６および図７を用いて、内部電極間に空洞部を形成するプロセスについて説明する。
　（第１例：ビア法）
　図６は、空洞部の形成プロセスの第１例を示す図である。第１例のプロセスは、概略的には、セラミックのグリーンシートにレーザあるいはドリルなどでビアを形成して積層および焼成する手法である。本明細書において、当該プロセスを「ビア法」と称する。
　図６を参照して、ビア法においては、まず工程（Ａ）において、セラミックのグリーンシート２００を準備する。そして、工程（Ｂ）において、対象のグリーンシート２００に、赤外線または紫外線を用いたレーザ、あるいは、ドリル等により、所望の位置に開口部（ビア）２０５を形成する。その後、工程（Ｃ）において、グリーンシート２００のビア２０５に樹脂ペースト２２０を充填するとともに、グリーンシート２００の一方の面に銅ペースト２１０を印刷する。樹脂ペースト２２０としては、後続の工程（Ｅ）における焼成で気化されて消失する材料が使用される。樹脂ペースト２２０として、たとえばアクリル樹脂などの樹脂にカーボンが混合されたペーストが用いられる。なお、ビア２０５を形成しない層については、工程（Ａ）で準備したグリーンシート２００に銅ペースト２１０が印刷される。
　そして、工程（Ｄ）において、銅ペースト２１０が印刷されたグリーンシート２００を積層して、積層体１１０の概略形状が形成される。その後、工程（Ｅ）において、工程（Ｄ）で形成された積層物を焼成することによって積層体１１０が形成される。このとき、焼成処理における加熱によって、樹脂ペースト２２０が気化して消失し、空洞部２３０が形成される。
　（第２例：印刷法）
　図７は、空洞部の形成プロセスの第２例を示す図である。第２例のプロセスは、概略的には、セラミックのグリーンシート上に、銅ペーストおよびセラミックペーストを交互に印刷して焼成する手法である。本明細書において、当該プロセスを「印刷法」と称する。
　図７を参照して、印刷法では、工程（Ａ）において、セラミックのグリーンシート２００に銅ペースト２１０を印刷する。次に、工程（Ｂ）において、印刷された銅ペースト２１０上にセラミックペースト２０１を印刷する。ここで、工程（Ｂ）においては、最終的に空洞部となる領域２０６には、セラミックペースト２０１は印刷されない。なお、空洞部を形成しない層については、銅ペースト２１０の全面にセラミックペースト２０１が印刷される。そして、工程（Ｃ）においては、セラミックペースト２０１が印刷されていない領域２０６に樹脂ペースト２２０を印刷により充填し、その後セラミックペースト２０１上に銅ペースト２１０を印刷する。この一連の操作を繰り返すことによって、積層体１１０の概略形状が形成される（工程（Ｄ））。
　そして、工程（Ｄ）で形成された積層物を焼成することによって積層体１１０が形成される。このとき、焼成処理における加熱によって、樹脂ペースト２２０が気化して消失し、空洞部２３０が形成される。
　［実験結果］
　図８～図１０を用いて、本開示に係る構造による効果を検証するために、空洞部の形成位置、および、空洞部を形成する誘電体層の数を変更して積層体のチップサンプルを作製し、誘電体層におけるクラックの発生状況を観察する実験を行なった結果について説明する。
　図８は、上記の実験条件を説明するための図である。実験条件として、（ａ）導体層数、（ｂ）シールド導体１２１，１２２（外部電極）から、共振器１４０およびキャパシタ電極１６０を構成する導体（内部電極）が延在する方向の空洞部までの距離（空洞形成位置）、（ｃ）内部電極間の誘電体層の総数に対する空洞部が形成されている層の数の比率（空洞層数比率）を設定し、これらの条件を変化させたときのクラック発生率を調べた。なお、クラック発生率は、内部電極間の誘電体層の総数に対してクラックが発生した層の数の比率で表した。
　導体層数は、共振器１４０およびキャパシタ電極１６０を構成する導体の総数である。導体層数として、２層（すなわち、最上層および最下層の導体のみの場合）、１１層、２１層、および、５１層を設定した。図８のように、最上層の導体から最下層の導体までの積層体１１０の厚みをＴとし、各導体の厚みをｔ１～ｔｎとし、電極比率を（ｔ１＋ｔ２＋…＋ｔｎ）／Ｔと定義すると、２層の場合の電極比率は２～４％、１１層の場合の電極比率は１１～１３％、２１層の場合の電極比率は２０～２４％、５１層の場合の電極比率は４７～５３％程度となる。最上層および最下層の導体の位置は固定されているため、一般的には、電極比率が大きくなるほど、すなわち、導体層数が多くなるほど、導体と誘電体との界面が増加してクラックの発生基点の面積が増加する。
　また、空洞形成位置として、外部電極から０μｍ～１００μｍ、１００μｍ～２００μｍ、および、２００μｍ～３００μｍを設定した。なお、１つの空洞部１９０の幅方向の寸法は３μｍ～１００μｍとした。
　クラック発生率は、上記の各条件で作製されたフィルタ装置１００のチップサンプルに対して、各条件ごとにＮ＝１００個のサンプルの断面を観察し、クラックが発見されたサンプルの個数から算出した。なお、クラック発生率の対象となるクラックは、内部電極の最上層の導体と最下層の導体との間であって、かつ、外部電極から０μｍ～３００μｍの範囲の誘電体に発生したクラックとした。
　（第１例：ビア法）
　図９は、上記の第１例のビア法によって作製したサンプルによる実験結果を示す。なお、図９においては、比較例として、各導体数において空洞部を形成しない場合すなわち空洞層数比率０％の場合（比較例１～４）のサンプル、および、空洞形成位置を２００μｍ～３００μｍとした場合（比較例５～７）のサンプルについても観察した。
　まず、比較例について見ると、空洞部を形成しない場合（比較例１～４）には、導体層数が増加するにつれてクラック発生率が増加しており、５１層の場合には１００％の確率でクラックが発生した。また、最上層および最下層のみを含む２層の場合でも、約１／４のサンプルでクラックが発生した。
　空洞形成位置を２００μｍ～３００μｍとした比較例５～７の場合においては、空洞層数比率が１００％、すなわち、全部の誘電体層に空洞部を形成しても、空洞部よりも外部電極に近い部分の誘電体に、２４％～５２％の確率でクラックが発生した。
　実施例において、導体層数が増加するほどクラック発生率が増加する傾向は比較例の場合と同じである。しかしながら、同じ導体層数で比べると、実施例のいずれの場合も比較例よりクラック発生率が低下している。たとえば、導体層数が１１層の場合（実施例２～７）のクラック発生率は０％～２３％であり、比較例２，６，７の場合のクラック発生率４７％～５２％より低くなっている。
　また、実施例において、同じ導体層数の場合、空洞形成位置が外部電極に近いほどクラック発生率が低下している。具体的には、０μｍ～１００μｍの範囲に空洞部を形成した場合の方が、１００μｍ～２００μｍの範囲に空洞部を形成した場合よりも、クラック発生率が低下している。さらに、実施例において、同じ導体層数かつ同じ空洞形成位置の場合に、空洞層数比率が高くなるほど、すなわち、より多くの層において空洞部を形成するほどクラック発生率が低下している。
　以上の実験結果から、空洞形成位置を外部端子から０μｍ～２００μｍの範囲とすることによってクラック発生率が低下し、空洞形成位置が外部端子に近くなるほど、クラック低減効果が大きくなることがわかる。また、空洞層数比率が大きいほど、すなわち空洞部が形成された誘電体層が多いほど、クラック発生率が低下することがわかる。
　（第２例：印刷法）
　図１０は、第２例の印刷法によって作製したサンプルによる実験結果を示す。印刷法の場合においても、ビア法の場合と概ね同様の傾向が示されており、外部端子から０μｍ～２００μｍの範囲に空洞部を形成することによって、クラック発生率が低下している。また、空洞部が形成された誘電体層を多くするほど、クラック発生率が低下している。
　以上のように、空洞部の形成手法にかかわらず、外部端子から０μｍ～２００μｍの範囲に空洞部を形成すること、および／または、多くの誘電体層に空洞部を形成することによって、クラック発生率を低減することができる。
　なお、上記の説明においては、電子部品が誘電体共振器タイプのフィルタ装置である場合を例として説明したが、誘電体内に積層された複数の電極層が外部電極と接続された構成を有する他の電子部品にも本開示の特徴を適用することが可能である。他の電子部品は、たとえば、キャパシタあるいはインダクタなどである。
　［変形例］
　以下に、本実施の形態における変形例について説明する。
　（変形例１）
　図１１は、変形例１に係るフィルタ装置１００ＡをＸ軸方向から見たときの断面図である。フィルタ装置１００Ａにおいては、空洞部１９０が、外部電極から０μｍ～１００μｍの位置だけでなく、外部電極から１００μｍ～２００μｍの位置にも形成されている。そして、一部の誘電体層においては、同じ誘電体層内において、外部電極から０μｍ～１００μｍの位置および１００μｍ～２００μｍの位置の双方に、空洞部１９０が個別に形成されている（本開示における、「第１空洞部」および「第２空洞部」に対応）。このように、２つの領域に空洞部１９０が形成される場合においても、製造プロセスで生じる応力が当該空洞部１９０で緩和されるため、クラックの発生を抑制することができる。
　図１２は、変形例１のフィルタ装置１００を含む実験結果を説明するための図である。図１２においては、外部電極から１００μｍ～２００μｍの位置のみに空洞部１９０が形成された場合（図１２の実施例１～４）および外部電極から０μｍ～１００μｍの位置のみに空洞部１９０が形成された場合（図１２の実施例９～１１）に加えて、外部電極から０μｍ～１００μｍおよび１００μｍ～２００μｍの位置の双方に空洞部１９０が形成された場合（図１２の実施例５～８）のクラック発生率が示されている。
　図１２においては、ビア法により製造されたフィルタ装置を対象としており、導体層数が２層および１１層の場合についての結果が示されている。なお、図１２の実施例１～４は図９の実施例１～４に対応し、図１２の実施例９～１１は図９の実施例５～７に対応する。
　変形例１における実施例５は、空洞形成位置が０μｍ～１００μｍにおける空洞層数比率、および、１００μｍ～２００μｍにおける空洞層数比率のいずれもが２０％である場合の例である。変形例１における実施例５は、空洞形成位置が０μｍ～１００μｍにおける空洞層数比率、および、１００μｍ～２００μｍにおける空洞層数比率のいずれもが２０％である場合の例である。変形例１における実施例６は、空洞形成位置が０μｍ～１００μｍにおける空洞層数比率が２０％であり、１００μｍ～２００μｍにおける空洞層数比率が５０％である場合の例である。
　また、変形例１における実施例７は、空洞形成位置が０μｍ～１００μｍにおける空洞層数比率、および、１００μｍ～２００μｍにおける空洞層数比率のいずれもが５０％である場合の例である。そして、変形例１における実施例８は、空洞形成位置が０μｍ～１００μｍにおける空洞層数比率、および、１００μｍ～２００μｍにおける空洞層数比率のいずれもが１００％である場合の例である。
　図１２に示されるように、空洞形成位置が０μｍ～１００μｍおよび１００μｍ～２００μｍの双方である場合には、一方の領域にのみ空洞部１９０が形成される場合に比べて、クラック発生率がさらに低減する傾向にあることがわかる。
　（変形例２）
　図１３は、変形例２のフィルタ装置１００ＢをＹ軸方向から見たときの断面図である。図１３に示されるように、フィルタ装置１００Ｂにおいては、共振器１４０およびキャパシタ電極１６０を形成する導体間の誘電体層の一部において、互いにＸ軸方向にオフセットした位置に２つの空洞部１９０（本開示の「第３空洞部」および「第４空洞部」に対応）が配置されている。なお、同じ誘電体層に形成された２つの空洞部１９０のＹ軸方向の位置は、同じであってもよいし、互いに異なっていてもよい。
　このような構成においても、製造プロセスで生じる応力が当該空洞部１９０で緩和されるので、クラックの発生が抑制される。
　［態様］
　（第１項）一態様に係る電子部品は、複数の誘電体層が積層された積層体と、積層体の外表面の少なくとも一面に配置された外部電極と、積層体の複数層に配置され、外部電極に接続された内部電極とを備える。外部電極と内部電極との接続位置から、内部電極が延在する第１方向の０μｍ～２００μｍの範囲内において、内部電極間の誘電体層に少なくとも１つの空洞部が形成されている。
　（第２項）第１項に記載の電子部品において、少なくとも１つの空洞部は、接続位置から内部電極が延在する方向の０μｍ～１００μｍの範囲内に形成されている。
　（第３項）第１項に記載の電子部品において、少なくとも１つの空洞部は、接続位置から第１方向の１００μｍ～２００μｍの範囲内に形成されている。
　（第４項）第１項に記載の電子部品において、少なくとも１つの空洞部は、第１空洞部および第２空洞部を含み。第１空洞部は、接続位置から第１方向の０μｍ～１００μｍの範囲内に形成されている。第２空洞部は、接続位置から第１方向の１００μｍ～２００μｍの範囲内に形成されている。
　（第５項）第１項に記載の電子部品において、少なくとも１つの空洞部は、第３空洞部および第４空洞部を含む。積層体を第１方向から平面視した場合に、第３空洞部は、積層体における第４空洞部が形成された層において、第４空洞部に対して第１方向に直交する第２方向にオフセットした位置に形成されている。
　（第６項）第１項に記載の電子部品において、少なくとも１つの空洞部は、内部電極の間に配置される誘電体層における１０％以上の層に形成されている。
　（第７項）第６項に記載の電子部品において、少なくとも１つの空洞部は、内部電極の間に配置される誘電体層における５０％以上の層に形成されている。
　（第８項）第７項に記載の電子部品において、少なくとも１つの空洞部は、内部電極の間に配置される誘電体層の全ての層に形成されている。
　（第９項）第１項に記載の電子部品において、内部電極は、積層体の２以上の誘電体層に配置される。
　（第１０項）第９項に記載の電子部品において、内部電極は、積層体の１０以上の誘電体層に配置される。
　今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１０　通信装置、１２　アンテナ、２０　高周波フロントエンド回路、２２，２８　バンドパスフィルタ、２４　増幅器、２６　減衰器、３０　ミキサ、３２　局部発振器、４０　Ｄ／Ａコンバータ、５０　ＲＦ回路、１００，１００Ｘ　フィルタ装置、１１０　積層体、１１１　上面、１１２　下面、１１３～１１６　側面、１２１，１２２　シールド導体、１３０，１３５，ＰＬ１　平板電極、１４０～１４５　共振器、１５０～１５５，１７０～１７５　接続導体、１６０～１６５，Ｃ１０，Ｃ２０，Ｃ３０，Ｃ４０，Ｃ５０　キャパシタ電極、１８０　クラック、１９０，２３０　空洞部、２００　グリーンシート、２０１　セラミックペースト、２０５，Ｖ１０，Ｖ１１　ビア、２０６　領域、２１０　銅ペースト、２２０　樹脂ペースト、Ｔ１　入力端子、Ｔ２　出力端子。

Claims (10)

  1. 　複数の誘電体層が積層された積層体と、
    　前記積層体の外表面の少なくとも一面に配置された外部電極と、
    　前記積層体の複数層に配置され、前記外部電極に接続された内部電極とを備え、
    　前記外部電極と前記内部電極との接続位置から、前記内部電極が延在する第１方向の０μｍ～２００μｍの範囲内において、前記内部電極間の誘電体層に少なくとも１つの空洞部が形成されている、電子部品。
  2. 　前記少なくとも１つの空洞部は、前記接続位置から前記第１方向の０μｍ～１００μｍの範囲内に形成されている、請求項１に記載の電子部品。
  3. 　前記少なくとも１つの空洞部は、前記接続位置から前記第１方向の１００μｍ～２００μｍの範囲内に形成されている、請求項１に記載の電子部品。
  4. 　前記少なくとも１つの空洞部は、第１空洞部および第２空洞部を含み、　前記第１空洞部は、前記接続位置から前記第１方向の０μｍ～１００μｍの範囲内に形成されており、
    　前記第２空洞部は、前記接続位置から前記第１方向の１００μｍ～２００μｍの範囲内に形成されている、請求項１に記載の電子部品。
  5. 　前記少なくとも１つの空洞部は、第３空洞部および第４空洞部を含み、
    　前記積層体を前記第１方向から平面視した場合に、前記第３空洞部は、前記積層体における前記第４空洞部が形成された層において、前記第４空洞部に対して前記第１方向に直交する第２方向にオフセットした位置に形成されている、請求項１に記載の電子部品。
  6. 　前記少なくとも１つの空洞部は、前記内部電極の間に配置される誘電体層における１０％以上の層に形成されている、請求項１に記載の電子部品。
  7. 　前記少なくとも１つの空洞部は、前記内部電極の間に配置される誘電体層における５０％以上の層に形成されている、請求項６に記載の電子部品。
  8. 　前記少なくとも１つの空洞部は、前記内部電極の間に配置される誘電体層の全ての層に形成されている、請求項７に記載の電子部品。
  9. 　前記内部電極は、前記積層体の２以上の誘電体層に配置される、請求項１に記載の電子部品。
  10. 　前記内部電極は、前記積層体の１０以上の誘電体層に配置される、請求項９に記載の電子部品。
PCT/JP2023/029058 2022-09-14 2023-08-09 電子部品 WO2024057786A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-146197 2022-09-14
JP2022146197 2022-09-14

Publications (1)

Publication Number Publication Date
WO2024057786A1 true WO2024057786A1 (ja) 2024-03-21

Family

ID=90274773

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/029058 WO2024057786A1 (ja) 2022-09-14 2023-08-09 電子部品

Country Status (1)

Country Link
WO (1) WO2024057786A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160093442A1 (en) * 2014-09-25 2016-03-31 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
WO2016121745A1 (ja) * 2015-01-29 2016-08-04 京セラ株式会社 コンデンサおよびモジュール
JP2021108365A (ja) * 2019-12-27 2021-07-29 株式会社村田製作所 積層セラミックコンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160093442A1 (en) * 2014-09-25 2016-03-31 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
WO2016121745A1 (ja) * 2015-01-29 2016-08-04 京セラ株式会社 コンデンサおよびモジュール
JP2021108365A (ja) * 2019-12-27 2021-07-29 株式会社村田製作所 積層セラミックコンデンサ

Similar Documents

Publication Publication Date Title
JP7244687B2 (ja) 高周波基体、高周波基体を用いた高周波パッケージ、および高周波モジュール
US9035717B2 (en) Balun transformer
US20060033592A1 (en) Miniature power splitter
US6784759B2 (en) Antenna duplexer and communication apparatus
WO2024057786A1 (ja) 電子部品
JP6315347B2 (ja) 方向性結合器およびそれを用いたモジュール
US8471650B2 (en) Diplexer, and wireless communication module and wireless communication apparatus using the same
JP4711038B2 (ja) 非可逆回路モジュール
JP5213419B2 (ja) バンドパスフィルタならびにそれを用いた無線通信モジュールおよび無線通信機器
WO2022230286A1 (ja) フィルタ装置およびそれを搭載した高周波フロントエンド回路
US20240072403A1 (en) Dielectric filter
WO2022209277A1 (ja) 誘電体フィルタ
US20060164182A1 (en) Surface acoustic wave filter
WO2022210086A1 (ja) 誘電体フィルタおよび誘電体共振器
WO2023079903A1 (ja) 誘電体フィルタ
WO2022209278A1 (ja) 誘電体フィルタ
WO2023090039A1 (ja) 誘電体共振器および誘電体フィルタ
US8497748B2 (en) Bandpass filter, wireless communication module and wireless communication device
JP3464820B2 (ja) 誘電体積層共振器および誘電体フィルタ
US20240021967A1 (en) Dielectric filter
JPH05335804A (ja) 積層型誘電体フィルタ
CN112740476B (zh) 波导管
US20120249258A1 (en) Electronic component
WO2022209457A1 (ja) 誘電体共振器、ならびに、それを用いた誘電体フィルタおよびマルチプレクサ
US20230055439A1 (en) Band pass filter and high frequency front-end circuit including same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23865146

Country of ref document: EP

Kind code of ref document: A1