KR20130024693A - 적층 세라믹 전자부품 및 이의 제조방법 - Google Patents
적층 세라믹 전자부품 및 이의 제조방법 Download PDFInfo
- Publication number
- KR20130024693A KR20130024693A KR1020110128412A KR20110128412A KR20130024693A KR 20130024693 A KR20130024693 A KR 20130024693A KR 1020110128412 A KR1020110128412 A KR 1020110128412A KR 20110128412 A KR20110128412 A KR 20110128412A KR 20130024693 A KR20130024693 A KR 20130024693A
- Authority
- KR
- South Korea
- Prior art keywords
- glass
- conductive metal
- ceramic body
- external electrodes
- external electrode
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000011521 glass Substances 0.000 claims abstract description 91
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 38
- 239000010949 copper Substances 0.000 claims description 35
- 239000002245 particle Substances 0.000 claims description 26
- 239000002923 metal particle Substances 0.000 claims description 22
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- 239000002003 electrode paste Substances 0.000 claims description 14
- 229910052759 nickel Inorganic materials 0.000 claims description 13
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 11
- 239000004332 silver Substances 0.000 claims description 11
- 238000010304 firing Methods 0.000 claims description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 9
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 claims description 9
- 239000002241 glass-ceramic Substances 0.000 claims description 2
- 238000007747 plating Methods 0.000 description 21
- 239000003985 ceramic capacitor Substances 0.000 description 20
- 238000007789 sealing Methods 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 13
- 239000000843 powder Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 4
- 229910002113 barium titanate Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 229910000570 Cupronickel Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000004014 plasticizer Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004846 x-ray emission Methods 0.000 description 2
- 229910002482 Cu–Ni Inorganic materials 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000010828 elution Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 적층 세라믹 전자부품 및 이의 제조방법에 관한 것으로, 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및 상기 제1 내부전극과 전기적으로 연결된 제1 외부전극 및 상기 제2 내부 전극과 전기적으로 연결된 제2 외부전극;을 포함하며, 상기 제1 및 제2 외부전극은 도전성 금속 및 글라스를 포함하며, 상기 제1 및 제2 외부전극 중 적어도 하나를 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%인 적층 세라믹 전자부품 및 이의 제조방법을 제공한다.
본 발명에 따르면 칩의 밀폐성을 향상시킴으로써 신뢰성이 개선된 적층 세라믹 전자부품의 구현이 가능하다.
본 발명에 따르면 칩의 밀폐성을 향상시킴으로써 신뢰성이 개선된 적층 세라믹 전자부품의 구현이 가능하다.
Description
본 발명은 칩의 밀폐성을 향상시킴으로써 신뢰성이 개선된 적층 세라믹 전자부품에 관한 것이다.
최근, 전자 제품들의 소형화 추세에 따라, 적층 세라믹 전자 부품 역시 소형화되고, 대용량화될 것이 요구되고 있다.
적층 세라믹 전자 부품의 소형화 및 대용량화 요구에 맞추어 적층 세라믹 전자부품의 외부전극 역시 박층화되고 있다.
외부전극 페이스트는 주재료로서 구리(Cu)와 같은 전도성 금속을 사용하여 칩 밀폐성 및 칩과의 전기적 연결성을 보장하고, 보조재료로서 글라스를 사용하여 상기 금속의 소결 수축시 빈공간을 채워줌과 동시에 외부전극과 칩의 결합력을 부여하는 역할을 한다.
그러나, 외부전극 페이스트 내 글라스의 함량이 부족한 경우 칩 밀폐성에 문제가 있을 수 있으며, 이를 보완하기 위하여 과잉의 글라스를 첨가하는 경우 금속 소결 후 글라스의 표면 용출로 인하여 도금 불량의 문제가 발생하는 문제가 있다.
특히, 외부전극의 박층화에 따라 원하는 수준의 치밀도 구현은 어려워지며, 글라스의 고온거동 특성상 글라스의 결핍 또는 과잉으로 인한 불량 발생 가능성은 증가하게 된다.
또한, 외부전극 도포 두께가 얇은 소형 사이즈의 적층 세라믹 전자부품에 있어서는 코너 부분의 외부전극 두께가 얇아 코너 커버리지(corner coverage) 성능이 떨어지고 이로 인해 도금액이 침투하는 문제가 있다.
본 발명은 칩의 밀폐성을 향상시킴으로써 신뢰성이 개선된 적층 세라믹 전자부품에 관한 것이다.
본 발명의 일 실시형태는 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및 상기 제1 내부전극과 전기적으로 연결된 제1 외부전극 및 상기 제2 내부 전극과 전기적으로 연결된 제2 외부전극;을 포함하며, 상기 제1 및 제2 외부전극은 도전성 금속 및 글라스를 포함하며, 상기 제1 및 제2 외부전극 중 적어도 하나를 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%인 적층 세라믹 전자부품을 제공한다.
상기 도전성 금속의 함량 대비 상기 글라스의 함량비가 0.3 내지 2.0일 수 있다.
상기 제1 및 제2 외부 전극은 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 페이스트를 도포하여 형성될 수 있다.
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 글라스는 상기 제1 및 제2 외부전극 중 적어도 하나의 내부에 균일하게 분포할 수 있다.
본 발명의 다른 실시형태는 유전체층을 포함하는 세라믹 본체; 상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및 상기 제1 내부전극과 전기적으로 연결된 제1 외부전극 및 상기 제2 내부 전극과 전기적으로 연결된 제2 외부전극;을 포함하며, 상기 제1 및 제2 외부전극은 도전성 금속 및 글라스를 포함하며, 상기 도전성 금속의 함량 대비 상기 글라스의 함량비가 0.3 내지 2.0이며, 상기 제1 및 제2 외부 전극은 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 페이스트를 도포하여 형성된 적층 세라믹 전자부품을 제공한다.
상기 제1 및 제2 외부전극 중 적어도 하나를 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%일 수 있다.
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 글라스는 상기 제1 및 제2 외부전극 중 적어도 하나의 내부에 균일하게 분포할 수 있다.
본 발명의 다른 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하는 세라믹 본체를 마련하는 단계; 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 도전성 금속 및 상기 도전성 금속 대비 함량비가 0.3 내지 2.0인 함량을 갖는 글라스를 포함하는 외부전극 페이스트를 마련하는 단계; 상기 제1 및 제2 내부전극과 전기적으로 연결되도록 외부전극 페이스트를 상기 세라믹 본체 상에 도포하는 단계; 및 상기 세라믹 본체를 소성하여 제1 및 제2 외부전극을 형성하는 단계;를 포함하는 적층 세라믹 전자부품의 제조방법을 제공한다.
상기 제1 및 제2 외부전극 중 적어도 하나를 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%일 수 있다.
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 글라스는 상기 제1 및 제2 외부전극 중 적어도 하나의 내부에 균일하게 분포할 수 있다.
상기 세라믹 본체를 소성하는 단계는 750℃ 이하에서 수행될 수 있다.
본 발명에 따르면 글라스 함량이 증가한 외부전극용 페이스트를 이용하여 외부전극을 형성함으로써, 칩 밀폐성을 향상시켜 신뢰성이 개선된 적층 세라믹 전자부품의 구현이 가능하다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 본 발명의 다른 실시형태에 따른 적층 세라믹 캐패시터의 제조 공정 도이다.
도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터의 단면 SEM(Scanning Electron Microscope) 사진이다.
도 2는 도 1의 A-A' 단면도이다.
도 3은 본 발명의 다른 실시형태에 따른 적층 세라믹 캐패시터의 제조 공정 도이다.
도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터의 단면 SEM(Scanning Electron Microscope) 사진이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 설명한다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터를 개략적으로 나타내는 사시도이다.
도 2는 도 1의 A-A' 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품은 유전체층(1)을 포함하는 세라믹 본체(10); 상기 세라믹 본체(10) 내에서 상기 유전체층(1)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(21, 22); 및 상기 제1 내부전극(21)과 전기적으로 연결된 제1 외부전극(31) 및 상기 제2 내부 전극(22)과 전기적으로 연결된 제2 외부전극(32);을 포함하며, 상기 제1 및 제2 외부전극(31, 32)은 도전성 금속 및 글라스를 포함하며, 상기 제1 및 제2 외부전극(31, 32) 중 적어도 하나를 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%일 수 있다.
이하에서는 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터에 있어서, '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의하기로 한다. 여기서 '두께 방향'은 유전체층를 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(1)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않으며, 예를 들어, 티탄산바륨(BaTiO3) 분말일 수 있다.
상기 유전체층(1)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 제1 및 제2 내부 전극(21, 22)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 은(Ag), 납(Pb), 백금(Pt), 니켈(Ni) 및 구리(Cu) 중 하나 이상의 물질을 포함하는 도전성 페이스트를 사용하여 형성될 수 있다.
본 발명의 일 실시형태에 따른 적층 세라믹 커패시터는 상기 제1 내부전극(21)과 전기적으로 연결된 제1 외부전극(31) 및 상기 제2 내부 전극(22)과 전기적으로 연결된 제2 외부전극(32)을 포함할 수 있다.
상기 제1 및 제2 외부전극(31, 32)은 정전 용량 형성을 위해 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결될 수 있으며, 상기 제2 외부전극(32)은 상기 제1 외부전극(31)과 다른 전위에 연결될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 외부전극(31, 32)은 도전성 금속 및 글라스를 포함하며, 상기 제1 및 제2 외부전극(31, 32) 중 적어도 하나를 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%일 수 있다.
상기 도전성 금속은 특별히 제한되지 않으나, 예를 들어, 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 글라스가 차지하는 면적의 측정 위치는 특별히 제한되지 않으나, 예를 들어, 상기 제1 및 제2 외부 전극(31, 32)을 두께 방향으로 3등분할 때, 중앙부 영역(31b, 32b)일 수 있다.
여기서, 제1 및 제2 외부 전극의 두께라 함은, 상기 세라믹 본체(10)의 길이 방향 양 단부에서 제1 및 제2 외부 전극이 형성된 높이 및 상기 세라믹 본체(10)의 두께 방향의 상면 및 하면에서 제1 및 제2 외부 전극이 형성된 높이를 의미할 수 있다.
상기 글라스가 차지하는 면적의 측정은 특별히 제한되지 않으나, 예를 들어, 상기 중앙부 영역(31b, 32b)에서의 150 μm × 10 μm (가로×세로)의 면적 대비 글라스가 차지하는 면적의 비율로 측정될 수 있다.
예를 들어, 상기 제1 및 제2 외부 전극(31, 32)을 두께 방향으로 3등분할 때, 중앙부 영역(31b, 32b)의 면적 대비 상기 글라스가 차지하는 면적은 도 2와 같이 세라믹 본체(10)의 길이 방향 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)로 이미지를 스캔하여 측정할 수 있다.
구체적으로, 도 2와 같이 세라믹 본체(10)의 폭(W) 방향의 중앙부에서 절단한 길이 및 두께 방향(L-T) 단면을 주사전자현미경(SEM, Scanning Eletron Microscope)으로 스캔한 이미지에서 추출된 외부 전극 영역에 대해서, 외부 전극 단면의 면적 대비 글라스가 차지하는 면적을 측정하여 구할 수 있다.
상기 글라스가 차지하는 면적이 35 내지 80%를 만족함으로써, 상기 글라스의 함량이 극단적으로 증가되어 외부전극이 박층화되더라도 상기 세라믹 본체(10)의 밀폐성이 우수할 수 있다.
구체적으로, 상기 글라스는 도전성 금속의 소결을 촉진시키고, 상기 세라믹 본체(10)와 상기 외부전극의 접착제 역할을 하며, 특히 도전성 금속이 채워주지 못하는 빈공간에 상기 글라스가 채워져 칩 밀폐성을 구현하는 역할을 할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 외부전극(31, 32) 내에 포함되는 상기 글라스가 차지하는 면적이 극단적으로 증가하므로, 상기 세라믹 본체(10)의 밀폐성이 매우 우수할 수 있는 것이다.
이로 인하여, 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터는 고온 절연저항(Insulation Resistance, IR) 특성이 향상되어 신뢰성이 우수할 수 있다.
또한, 외부전극이 박층화됨에 따라 상기 외부전극의 코너부의 두께가 얇아져서 치밀도가 취약하고, 이로 인해 도금액이 세라믹 본체 내로 침투하는 문제가 있었다.
그러나, 본 발명의 일 실시형태에 따르면, 상기 외부 전극의 코너부의 두께가 얇아지더라도 상기 글라스가 차지하는 면적이 증가하므로, 상기 코너부의 치밀도를 증가시킬 수 있어, 도금액 침투에 의한 신뢰성 저하를 방지할 수 있는 효과가 있다.
상기 글라스가 차지하는 면적이 35% 미만의 경우에는 글라스 함량이 적어 본 발명의 목적에 따른 세라믹 본체의 밀폐성을 얻지 못하여 신뢰성 저하의 문제가 있을 수 있다.
또한, 상기 글라스가 차지하는 면적이 80%를 초과하는 경우에는 글라스의 함량이 너무 많아 상기 글라스가 상기 도전성 금속을 이동시켜 상기 외부전극의 코너부 찢어짐이 발생할 수 있고, 글라스 용출로 인한 미도금 불량 및 내부전극과 외부전극의 연결성 저하에 따른 용량 접촉성 저하의 문제가 있을 수 있다.
여기서 신뢰성 판단은 고온, 고습 조건에서 정격 전압(또는 정격 전압보다 높은 전압)에서 평가를 하는 경우 및 고온 조건에서 정격 전압을 달리하면서 평가하는 방법으로 수행될 수 있으며, 절연체인 커패시터와 같은 칩에서는 절연 저항값의 변화로 측정할 수 있다. 크랙 등의 불량이 발생할 경우 절연 저항값이 올라가고, 이로 인하여 불량이 발생할 수 있다.
또한, 미도금 불량은 주석(Sn)을 녹일 수 있는 솔더 저장조(solder pot)에 적층 세라믹 커패시터를 담근 후 빼면 주석층은 제거되고 니켈(Ni) 도금층이 형성되지 않은 부분을 관찰하여 판단할 수 있다. 이외에 선형광 분석기(X-Ray Fluorescence Spectroscopy, XRF)를 이용하여 판단할 수도 있다.
상기 용량 접촉성은 내부전극과 외부전극의 연결성을 판단하는 기준으로서, 모든 적층 세라믹 커패시터는 정격 용량이 있는데 내부전극과 외부전극의 연결성이 떨어지는 경우 용량이 정격 용량보다 낮게 나올 수 있으며, 이로써 판단할 수 있다. 일반적으로 부도체인 글라스가 많은 경우 내부전극과 외부전극의 연결을 방해할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 도전성 금속의 함량 대비 상기 글라스의 함량비는 특별히 제한되지 않으나, 예를 들어 0.3 내지 2.0일 수 있다.
상기 제1 및 제2 외부전극(31, 32)이 상기 도전성 금속의 함량 대비 0.3 내지 2.0의 함량을 갖는 글라스를 포함함으로써, 상기 글라스의 함량이 극단적으로 증가되어 외부전극이 박층화되더라도 상기 세라믹 본체(10)의 밀폐성이 우수할 수 있다.
이로 인하여, 본 발명의 일 실시형태에 따른 적층 세라믹 캐패시터는 고온 절연저항(Insulation Resistance, IR) 특성이 향상되어 신뢰성이 우수할 수 있다.
또한, 상기 외부 전극의 코너부의 두께가 얇아지더라도 상기 글라스의 함량이 증가하므로, 상기 코너부의 치밀도를 증가시킬 수 있어, 도금액 침투에 의한 신뢰성 저하를 방지할 수 있는 효과가 있다.
상기 글라스의 함량이 상기 도전성 금속의 함량 대비 0.3 미만의 경우에는 글라스 함량이 적어 본 발명의 목적에 따른 세라믹 본체의 밀폐성을 얻지 못하는 문제가 있을 수 있다.
또한, 상기 글라스의 함량이 상기 도전성 금속의 함량 대비 2.0을 초과하는 경우에는 글라스의 함량이 너무 많아 상기 글라스가 상기 도전성 금속을 이동시켜 상기 외부전극의 코너부 찢어짐이 발생할 수 있고, 글라스 용출로 인한 미도금 불량 및 내부전극과 외부전극의 연결성 저하에 따른 용량 접촉성 저하의 문제가 있을 수 있다.
상기 제1 및 제2 외부 전극은 특별히 제한되는 것은 아니나, 예를 들어 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 페이스트를 도포하여 형성될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 외부 전극(31, 32) 내에 포함되는 증가된 함량의 글라스로 인한 외부전극과 내부전극 사이의 연결성 불량을 방지하기 위해 이종 크기의 금속 입자를 포함하는 페이스트를 도포하여 상기 제1 및 제2 외부 전극(31, 32)을 형성할 수 있다.
상기 제1 및 제2 외부 전극(31, 32)을 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 페이스트를 도포하여 형성함으로써, 글라스의 함량이 증가하더라도 신뢰성 불량의 문제가 발생하지 않을 수 있다.
또한, 상기 페이스트는 평균 입경이 1.0 μm 이상의 도전성 금속 입자 10 내지 90 중량부를 포함할 수 있으나, 상기 도전성 입자의 평균 입경 및 그 함량에 있어서 특별히 제한되는 것은 아니다.
구체적으로, 상기 페이스트가 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함함으로써, 상기 외부 전극의 소성 과정 중 상기 글라스가 연화되기 전에 구리-니켈 합금(Cu-Ni Alloy)을 형성할 수 있다.
이로 인하여, 본 발명의 일 실시형태에 따라 상기 제1 및 제2 외부 전극(31, 32)이 증가된 함량의 글라스를 포함하더라도, 외부전극과 내부전극 사이의 연결성 불량 문제가 발생하지 않을 수 있다.
상기 평균 입경이 0.3 μm 이하인 도전성 금속 입자가 10 중량부 미만이 포함될 경우, 외부전극의 도전성 금속분말과 내부전극과의 합금(Alloy) 형성 온도보다 글라스가 연화하여 계면으로 이동하는 속도가 빨라져 외부전극과 내부전극 사이의 연결성 불량 문제가 발생할 수 있다.
또한, 상기 평균 입경이 0.3 μm 이하인 도전성 금속 입자가 90 중량부를 초과할 경우, 0.3 μm 이하의 금속 분말이 과도하게 소결되어 글라스가 표면으로 용출하면서 도금 불량 및 칩 붙음 불량이 발생할 수 있다.
상기 글라스는 상기 제1 및 제2 외부전극(31, 32) 중 적어도 하나의 내부에 균일하게 분포할 수 있다.
이로써, 외부전극의 치밀도를 높일 수 있으며, 세라믹 본체(10)의 밀폐성이 우수할 수 있다. 따라서, 본 발명의 일 실시형태에 따르면 신뢰성이 우수한 적층 세라믹 커패시터를 구현할 수 있다.
본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 유전체층(1)을 포함하는 세라믹 본체(10); 상기 세라믹 본체(10) 내에서 상기 유전체층(1)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(21, 22); 및 상기 제1 내부전극(21)과 전기적으로 연결된 제1 외부전극(31) 및 상기 제2 내부 전극(22)과 전기적으로 연결된 제2 외부전극(32);을 포함하며, 상기 제1 및 제2 외부전극(31, 32)은 도전성 금속 및 글라스를 포함하며, 상기 도전성 금속의 함량 대비 상기 글라스의 함량비가 0.3 내지 2.0이며, 상기 제1 및 제2 외부 전극(31, 32)은 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 페이스트를 도포하여 형성될 수 있다.
상기 제1 및 제2 외부전극 중 적어도 하나를 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%일 수 있다.
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
상기 글라스는 상기 제1 및 제2 외부전극 중 적어도 하나의 내부에 균일하게 분포할 수 있다.
상기의 실시형태에 따른 적층 세라믹 전자부품에 대하여 상술한 일 실시형태에 따른 적층 세라믹 전자부품의 특징과 중복되는 설명은 생략하도록 한다.
도 3은 본 발명의 다른 실시형태에 따른 적층 세라믹 캐패시터의 제조 공정 도이다.
도 3을 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 제조방법은 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하는 세라믹 본체를 마련하는 단계; 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 도전성 금속 및 상기 도전성 금속 대비 함량비가 0.3 내지 2.0인 함량을 갖는 글라스를 포함하는 외부전극 페이스트를 마련하는 단계; 상기 제1 및 제2 내부전극과 전기적으로 연결되도록 외부전극 페이스트를 상기 세라믹 본체 상에 도포하는 단계; 및 상기 세라믹 본체를 소성하여 제1 및 제2 외부전극을 형성하는 단계;를 포함할 수 있다.
상기의 실시형태에 따른 적층 세라믹 전자부품의 제조방법에 있어 상술한 일 실시형태에 따른 적층 세라믹 전자부품과 중복되는 설명은 생략하도록 한다.
이하, 본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품의 제조방법을 상세히 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
우선, 유전체층(1) 및 상기 유전체층(1)을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극(21, 22)을 포함하는 세라믹 본체(10)를 마련할 수 있다.
상기 유전체층(1)은 티탄산바륨(BaTiO3) 등의 파우더를 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제와 배합하여 바스킷 밀(Basket Mill)을 이용하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 수 ㎛의 두께로 제조된 세라믹 그린시트로 형성할 수 있다.
그리고, 그린시트 상에 도전성 페이스트를 디스펜싱(dispensing)하고, 스퀴지(squeegee)를 일측 방향으로 진행시키면서 도전성 페이스트에 의한 내부전극 층을 형성할 수 있다.
이때, 도전성 페이스트는 은(Ag), 납(Pb), 백금(Pt) 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나의 물질로 형성되거나 적어도 2개의 물질을 혼합하여 형성될 수 있다.
이와 같이 내부전극 층이 형성된 후 그린시트를 캐리어 필름으로부터 분리시킨 후 복수의 그린시트 각각을 서로 겹쳐서 적층하여 적층체를 형성할 수 있다.
이어 그린시트 적층체를 고온, 고압으로 압착시킨 후, 압착된 시트 적층체를 절단공정을 통해 소정의 크기로 절단하여 세라믹 본체를 제조할 수 있다.
다음으로, 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 도전성 금속 및 상기 도전성 금속 대비 함량비가 0.3 내지 2.0인 함량을 갖는 글라스를 포함하는 외부전극 페이스트를 마련할 수 있다.
상기 외부전극 페이스트는 평균 입경이 1.0 μm 이상의 도전성 금속 입자 10 내지 90 중량부를 포함할 수 있다.
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
다음으로, 상기 제1 및 제2 내부전극(21, 22)과 전기적으로 연결되도록 외부전극 페이스트를 상기 세라믹 본체(10) 상에 도포할 수 있다.
끝으로, 상기 세라믹 본체(10)를 소성하여 제1 및 제2 외부전극(31, 32)을 형성할 수 있다.
상기 세라믹 본체(10)를 소성하는 단계는 750℃ 이하에서 수행될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 외부전극(31, 32)이 증가된 함량의 글라스를 포함하더라도, 외부전극과 내부전극 사이의 연결성 불량 문제가 발생하지 않도록, 상기 세라믹 본체(10)를 750℃ 이하의 낮은 온도에서 소성할 수 있다.
구체적으로, 상기 외부전극 페이스트는 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 도전성 금속을 포함할 수 있으며, 미립의 입자를 사용함에 따른 도전성 금속의 저온 소성을 방지하기 위하여, 낮은 온도에서 소성할 수 있다.
이로 인하여, 본 발명의 일 실시형태에 따르면, 상기 외부 전극의 소성 과정 중 상기 글라스가 연화되기 전에 구리-니켈 합금(Cu-Ni Alloy)을 형성할 수 있다.
따라서, 상기 제1 및 제2 외부 전극(31, 32)이 증가된 함량의 글라스를 포함하더라도, 외부전극과 내부전극 사이의 연결성 불량 문제가 발생하지 않을 수 있다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다.
본 실시예는 외부전극을 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%를 차지하며, 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 도전성 금속 및 상기 도전성 금속 대비 함량비가 0.3 내지 2.0인 함량을 갖는 글라스를 포함하는 외부전극 페이스트를 이용하여 형성된 제1 및 제2 외부전극을 포함하는 적층 세라믹 캐패시터에 대해, 전극 연결성, 도금 불량, 칩 붙음 불량 및 신뢰성을 시험하기 위해 수행되었다.
본 실시예에 따른 적층 세라믹 캐패시터는 하기와 같은 단계로 제작되었다.
우선, 티탄산바륨(BaTiO3) 등의 파우더를 포함하여 형성된 슬러리를 캐리어 필름(carrier film)상에 도포 및 건조하여 복수 개의 세라믹 그린 시트를 마련하며, 이로써 유전체 층을 형성하였다.
다음으로, 니켈 입자 평균 크기가 0.05 내지 0.2 μm 인 내부전극용 도전성 페이스트를 마련하였다.
상기 그린시트 상에 상기 내부전극용 도전성 페이스트를 스크린 인쇄공법으로 도포하여 내부전극을 형성한 후 50층을 적층하여 적층체를 만들었다.
이후 압착, 절단하여 2012 규격의 사이즈(Size)의 칩을 만들며, 상기 칩을 H2 0.1%이하의 환원 분위기의 온도 1050~1200℃에서 소성하였다.
다음으로, 상기 외부전극을 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 20 내지 90%를 차지하도록 형성 및 도금 등의 공정을 거쳐 적층 세라믹 캐패시터로 제작하였다.
아래의 표 1은 적층 세라믹 캐패시터의 외부전극의 구리(Cu) 금속 대비 글라스의 함량에 따른 세라믹 본체와 외부전극 연결성, 도금 불량, 칩 붙음 불량 여부 및 신뢰성을 비교한 표이다.
글라스 함량 (Cu metal 대비 함량비) |
세라믹 본체와 외부전극의 연결성 | 도금 불량 여부 | 칩 붙음 불량 여부 | 신뢰성 (고온 IR) |
|
비교예1 | 0.2 | 0/100 | 0/200 | 2/10000 | 2/40 |
실시예1 | 0.3 | 0/100 | 0/200 | 0/10000 | 0/40 |
실시예2 | 0.7 | 0/100 | 0/200 | 0/10000 | 0/40 |
실시예3 | 1.0 | 0/100 | 0/200 | 0/10000 | 0/40 |
실시예4 | 2.0 | 0/100 | 0/200 | 0/10000 | 0/40 |
비교예2 | 2.1 | 8/100 | 6/200 | 726/10000 | 0/40 |
상기 [표 1]을 참조하면, 비교예 1은 구리(Cu) 메탈 대비 글라스의 함량비가 0.2인 경우로서, 칩 붙음 불량이 발생하였으며, 고온 절연저항(Insulation Resistance, IR) 테스트에서 문제가 있음을 알 수 있다.
또한, 비교예 2는 구리(Cu) 메탈 대비 글라스의 함량비가 2.1인 경우로서, 세라믹 본체와 외부전극의 연결성, 도금 불량, 칩 붙음 불량의 문제가 있으며, 고온 절연저항(Insulation Resistance, IR) 테스트에서 문제가 있음을 알 수 있다.
반면, 실시예 1 내지 4는 본 발명의 수치 범위를 만족하는 경우로서, 세라믹 본체와 외부전극 연결성, 도금 불량, 칩 붙음 불량 여부 및 신뢰성 테스트에서 모두 양호한 결과를 보임을 알 수 있다.
아래의 표 2는 구리(Cu) 금속 입자의 평균 입경에 따른 세라믹 본체와 외부전극 연결성, 도금 불량, 칩 붙음 불량 여부 및 신뢰성을 비교한 표이다.
|
구리(Cu) 금속 입자의 평균 입경 |
세라믹 본체와 외부전극의 연결성 |
도금 불량 여부 |
칩 붙음 불량 여부 |
신뢰성 (고온 IR) |
|
1.0μm 이상(중량부) | 0.3μm 이하 (중량부) |
|||||
비교예3 | 100 | 0 | 12/100 | 0/200 | 2/10000 | 0/40 |
실시예5 | 90 | 10 | 0/100 | 0/200 | 0/10000 | 0/40 |
실시예6 | 75 | 25 | 0/100 | 0/200 | 0/10000 | 0/40 |
실시예7 | 50 | 50 | 0/100 | 0/200 | 0/10000 | 0/40 |
실시예8 | 25 | 75 | 0/100 | 0/200 | 0/10000 | 0/40 |
실시예9 | 10 | 90 | 0/100 | 0/200 | 0/10000 | 0/40 |
비교예4 | 0 | 100 | 0/100 | 3/200 | 368/10000 | 0/40 |
상기 [표 2]를 참조하면, 비교예 3은 평균 입경이 1.0 μm 이상의 금속 입자를 100 중량부 포함하는 경우 세라믹 본체와 외부전극의 연결성에 문제가 있어 정전 용량이 발생하지 않을 수 있다.
또한, 비교예 4는 평균 입경이 0.3 μm 이하인 금속 입자를 100 중량부 포함하는 경우로서, 도금 불량 및 칩 붙음 불량이 발생하는 것을 알 수 있다.
반면, 실시예 5 내지 9는 본 발명의 수치 범위를 만족하는 경우로서, 세라믹 본체와 외부전극 연결성, 도금 불량, 칩 붙음 불량 여부 및 신뢰성 테스트에서 모두 양호한 결과를 보임을 알 수 있다.
아래의 표 3은 외부전극을 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적에 따른 신뢰성, 도금 불량 및 용량 접촉성을 비교한 표이다.
중앙부 영역의 면적 대비 글라스가 차지하는 면적(%) | 신뢰성 (불량개수/샘플 총개수) |
도금불량 (불량개수/샘플 총개수) |
용량접촉성 (불량개수/샘플 총개수) |
|
비교예5 | 20 | 8/40 | 0/2000 | 0/200 |
비교예6 | 25 | 2/40 | 0/2000 | 0/200 |
비교예7 | 30 | 2/40 | 0/2000 | 0/200 |
실시예10 | 35 | 0/40 | 0/2000 | 0/200 |
실시예11 | 40 | 0/40 | 0/2000 | 0/200 |
실시예12 | 50 | 0/40 | 0/2000 | 0/200 |
실시예13 | 60 | 0/40 | 0/2000 | 0/200 |
실시예14 | 70 | 0/40 | 0/2000 | 0/200 |
실시예15 | 80 | 0/40 | 0/2000 | 0/200 |
비교예8 | 85 | 0/40 | 8/2000 | 2/200 |
비교예9 | 90 | 0/40 | 184/2000 | 136/200 |
상기 [표 3]을 참조하면, 중앙부 영역의 면적 대비 글라스가 차지하는 면적이 20%, 25% 및 30%인 경우에는 절연 저항값 상승에 따른 신뢰성 불량이 발생하였음을 알 수 있다.
또한, 중앙부 영역의 면적 대비 글라스가 차지하는 면적이 85% 및 90%인 경우에는 도금 불량 및 용량 접촉성 불량이 발생하였음을 알 수 있다.
반면, 중앙부 영역의 면적 대비 글라스가 차지하는 면적이 35 내지 80%를 만족하는 경우에는 세라믹 본체와 외부전극 연결성에 따른 용량 접촉성, 도금 불량 및 신뢰성 테스트에서 모두 양호한 결과를 보임을 알 수 있다.
결론적으로, 본 발명의 일 실시형태에 따르면, 세라믹 본체와 외부전극 연결성이 우수하며, 도금 불량 및 칩 붙음 불량이 발생하지 않고, 신뢰성이 우수한 적층 세라믹 전자부품의 구현이 가능하다.
즉, 본 발명에 따르면 칩의 밀폐성을 향상시킴으로써 신뢰성이 향상된 적층 세라믹 전자부품의 구현이 가능하다.
도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 단면 SEM(Scanning Electron Microscope) 사진이다.
도 4를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터의 외부전극 단면에서 도전성 금속(2) 대비 글라스(3)의 함량이 극단적으로 증가하였고, 이로 인하여 칩의 밀폐성이 향상되어 신뢰성이 우수함을 알 수 있다.
또한, 상기 글라스(3)는 상기 제1 및 제2 외부전극 중 적어도 하나의 내부에 균일하게 분포하고 있음을 알 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 유전체 층 2: 도전성 금속
3: 글라스 10: 세라믹 본체
21: 제1 내부전극 22: 제2 내부전극
31(31a, 31b, 31c): 제1 외부 전극
32(32a, 32b, 32c): 제2 외부 전극
3: 글라스 10: 세라믹 본체
21: 제1 내부전극 22: 제2 내부전극
31(31a, 31b, 31c): 제1 외부 전극
32(32a, 32b, 32c): 제2 외부 전극
Claims (14)
- 유전체층을 포함하는 세라믹 본체;
상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및
상기 제1 내부전극과 전기적으로 연결된 제1 외부전극 및 상기 제2 내부 전극과 전기적으로 연결된 제2 외부전극;을 포함하며,
상기 제1 및 제2 외부전극은 도전성 금속 및 글라스를 포함하며, 상기 제1 및 제2 외부전극 중 적어도 하나를 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%인 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 도전성 금속의 함량 대비 상기 글라스의 함량비가 0.3 내지 2.0인 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 제1 및 제2 외부 전극은 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 페이스트를 도포하여 형성된 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품.
- 제1항에 있어서,
상기 글라스는 상기 제1 및 제2 외부전극 중 적어도 하나의 내부에 균일하게 분포하는 적층 세라믹 전자부품.
- 유전체층을 포함하는 세라믹 본체;
상기 세라믹 본체 내에서 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극; 및
상기 제1 내부전극과 전기적으로 연결된 제1 외부전극 및 상기 제2 내부 전극과 전기적으로 연결된 제2 외부전극;을 포함하며,
상기 제1 및 제2 외부전극은 도전성 금속 및 글라스를 포함하며, 상기 도전성 금속의 함량 대비 상기 글라스의 함량비가 0.3 내지 2.0이며, 상기 제1 및 제2 외부 전극은 평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 페이스트를 도포하여 형성된 적층 세라믹 전자부품.
- 제6항에 있어서,
상기 제1 및 제2 외부전극 중 적어도 하나를 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%인 적층 세라믹 전자부품.
- 제6항에 있어서,
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품.
- 제6항에 있어서,
상기 글라스는 상기 제1 및 제2 외부전극 중 적어도 하나의 내부에 균일하게 분포하는 적층 세라믹 전자부품.
- 유전체층 및 상기 유전체층을 사이에 두고 서로 대향하도록 배치되는 제1 및 제2 내부 전극을 포함하는 세라믹 본체를 마련하는 단계;
평균 입경이 0.3 μm 이하인 도전성 금속 입자를 10 내지 90 중량부 포함하는 도전성 금속 및 상기 도전성 금속 대비 함량비가 0.3 내지 2.0인 함량을 갖는 글라스를 포함하는 외부전극 페이스트를 마련하는 단계;
상기 제1 및 제2 내부전극과 전기적으로 연결되도록 외부전극 페이스트를 상기 세라믹 본체 상에 도포하는 단계; 및
상기 세라믹 본체를 소성하여 제1 및 제2 외부전극을 형성하는 단계;를 포함하는 적층 세라믹 전자부품의 제조방법.
- 제10항에 있어서,
상기 제1 및 제2 외부전극 중 적어도 하나를 두께 방향으로 3등분할 때, 중앙부 영역의 면적 대비 상기 글라스가 차지하는 면적이 35 내지 80%인 적층 세라믹 전자부품의 제조방법.
- 제10항에 있어서,
상기 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd)으로 이루어진 군으로부터 선택된 하나 이상인 적층 세라믹 전자부품의 제조방법.
- 제10항에 있어서,
상기 글라스는 상기 제1 및 제2 외부전극 중 적어도 하나의 내부에 균일하게 분포하는 적층 세라믹 전자부품의 제조방법.
- 제10항에 있어서,
상기 세라믹 본체를 소성하는 단계는 750℃ 이하에서 수행되는 적층 세라믹 전자부품의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012166685A JP2013048231A (ja) | 2011-08-29 | 2012-07-27 | 積層セラミック電子部品及びその製造方法 |
CN2012102690430A CN103035404A (zh) | 2011-08-29 | 2012-07-30 | 多层陶瓷电子元件及其制备方法 |
US13/569,738 US8767375B2 (en) | 2011-08-29 | 2012-08-08 | Multilayer ceramic electronic component and method of fabricating the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020110086523 | 2011-08-29 | ||
KR20110086523 | 2011-08-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130024693A true KR20130024693A (ko) | 2013-03-08 |
KR101477334B1 KR101477334B1 (ko) | 2014-12-30 |
Family
ID=48176715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020110128412A KR101477334B1 (ko) | 2011-08-29 | 2011-12-02 | 적층 세라믹 전자부품 및 이의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101477334B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140112881A (ko) * | 2013-03-14 | 2014-09-24 | 삼성전기주식회사 | 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품 |
CN114334442A (zh) * | 2020-09-30 | 2022-04-12 | 株式会社村田制作所 | 层叠陶瓷电容器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100533631B1 (ko) * | 2003-10-27 | 2005-12-06 | 삼성전기주식회사 | 외부 단자 전극 도포 방법 |
KR100576859B1 (ko) * | 2004-01-09 | 2006-05-10 | 삼성전기주식회사 | 칩 부품 단자 전극의 도금액 침투 검사 방법 |
EP2065908B1 (en) * | 2006-09-22 | 2018-09-12 | Murata Manufacturing Co. Ltd. | Laminated ceramic capacitor |
KR20110067509A (ko) * | 2009-12-14 | 2011-06-22 | 삼성전기주식회사 | 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 |
-
2011
- 2011-12-02 KR KR1020110128412A patent/KR101477334B1/ko active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140112881A (ko) * | 2013-03-14 | 2014-09-24 | 삼성전기주식회사 | 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품 |
CN114334442A (zh) * | 2020-09-30 | 2022-04-12 | 株式会社村田制作所 | 层叠陶瓷电容器 |
Also Published As
Publication number | Publication date |
---|---|
KR101477334B1 (ko) | 2014-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101751079B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
KR101532114B1 (ko) | 적층 세라믹 전자부품 | |
KR101228752B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
US8767375B2 (en) | Multilayer ceramic electronic component and method of fabricating the same | |
US7859823B2 (en) | Multi-layered ceramic electronic component | |
KR101983129B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
KR101771742B1 (ko) | 적층 세라믹 전자부품 | |
KR20200078083A (ko) | 커패시터 부품 | |
KR20130065199A (ko) | 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 | |
KR101558025B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
KR20140003001A (ko) | 적층 세라믹 전자부품 | |
KR20150125454A (ko) | 외부전극용 페이스트, 적층 세라믹 전자부품 및 그 제조방법 | |
KR102083994B1 (ko) | 외부 전극용 도전성 페이스트 및 이를 이용한 적층 세라믹 전자부품 | |
KR101942739B1 (ko) | 적층 세라믹 전자부품 | |
US11862403B2 (en) | Method of manufacturing multilayer ceramic capacitor and multilayer ceramic capacitor | |
KR101477334B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
KR20130027784A (ko) | 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 | |
CN114694963A (zh) | 多层电子组件 | |
JP2022081390A (ja) | 積層型電子部品 | |
KR20230164498A (ko) | 적층형 전자 부품 | |
KR20240098437A (ko) | 적층형 전자 부품 | |
KR20240093098A (ko) | 적층형 전자 부품 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20191001 Year of fee payment: 6 |