KR20230164498A - 적층형 전자 부품 - Google Patents

적층형 전자 부품 Download PDF

Info

Publication number
KR20230164498A
KR20230164498A KR1020220064307A KR20220064307A KR20230164498A KR 20230164498 A KR20230164498 A KR 20230164498A KR 1020220064307 A KR1020220064307 A KR 1020220064307A KR 20220064307 A KR20220064307 A KR 20220064307A KR 20230164498 A KR20230164498 A KR 20230164498A
Authority
KR
South Korea
Prior art keywords
metal oxide
disposed
electrode
electronic components
laminated electronic
Prior art date
Application number
KR1020220064307A
Other languages
English (en)
Inventor
박선호
이재석
박문수
최창학
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020220064307A priority Critical patent/KR20230164498A/ko
Priority to JP2022166496A priority patent/JP2023174455A/ja
Priority to US17/969,189 priority patent/US20230386749A1/en
Priority to CN202310017400.2A priority patent/CN117133546A/zh
Publication of KR20230164498A publication Critical patent/KR20230164498A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시예에 따른 적층형 전자 부품은, 복수의 유전체층 및 내부 전극을 포함하는 바디; 상기 바디 상에 배치되어 상기 내부 전극과 연결되는 외부 전극; 및 상기 바디와 외부 전극 사이에 배치되는 금속산화물; 을 포함하며, 상기 금속산화물은 칼슘(Ca), 아연(Zn) 및 규소(Si)를 포함하고, 바륨(Ba), 붕소(B) 및 알루미늄(Al)으로 이루어진 군에서 선택된 하나 이상을 더 포함할 수 있다.

Description

적층형 전자 부품{MULTILAYER ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품에 관한 것이다.
적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 IT 산업뿐만 아니라 자동차, 공장 등 대형 전자장비 산업에서도 더욱 사용이 확대되는 추세이다. 기존의 IT 제품 사용 환경에 비해 전자장비 산업업의 사용 환경은 고온, 고진동, 고습한 환경이 대부분이기 때문에, 고신뢰성 적층 세라믹 커패시터를 제작하는 것이 중요하다.
한편, 유전체층과 내부 전극을 포함하는 바디를 고온에서 소성하게 되면 유전체층 내부에 기공(pore)이 형성되고, 형성된 기공들은 적층형 전자 부품 내부로 수분이 침투할 수 있는 채널이 될 수 있다. 즉, 유전체층 또는 내부 전극의 노출된 부분을 외부 전극으로 기밀하게 감싸지 못하면 외부의 수분 침투 등이 용이할 수 있어 내습 신뢰성 불량이 발생할 우려가 있다.
일본 공개특허공보 제2009-016547호
본 발명이 해결하고자 하는 여러 과제 중 하나는 바디 상에 금속산화물층을 형성함으로써 외부의 수분 침투 등을 방지하여 내습 신뢰성이 향상된 적층형 전자 부품을 제공하기 위함이다.
다만, 본 발명이 해결하고자 하는 여러 과제는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 적층형 전자 부품은, 복수의 유전체층 및 내부 전극을 포함하는 바디; 상기 바디 상에 배치되어 상기 내부 전극과 연결되는 외부 전극; 및 상기 바디와 외부 전극 사이에 배치되는 금속산화물; 을 포함하며, 상기 금속산화물은 칼슘(Ca), 아연(Zn) 및 규소(Si)를 포함하고, 바륨(Ba), 붕소(B) 및 알루미늄(Al)으로 이루어진 군에서 선택된 하나 이상을 더 포함할 수 있다.
본 발명의 다른 일 실시예에 따른 적층형 전자 부품은, 복수의 유전체층 및 내부 전극을 포함하는 바디; 상기 바디 상에 배치되어 상기 내부 전극과 연결되는 외부 전극; 및 상기 바디와 외부 전극 사이에 배치되는 금속산화물; 을 포함하며, 상기 금속산화물은 금속산화물 페이스트(paste)를 상기 바디에 코팅한 후 열처리하여 형성되되, 상기 금속산화물 페이스트(paste)는 칼슘(Ca), 아연(Zn) 및 규소(Si)를 포함하고, 바륨(Ba), 붕소(B) 및 알루미늄(Al)으로 이루어진 군에서 선택된 하나 이상을 더 포함할 수 있다.
본 발명의 여러 효과 중 하나는 바디 상에 금속산화물층을 형성함으로써 외부의 수분 침투 등을 방지하여 적층형 전자 부품의 내습 신뢰성을 향상시키는 것이다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I - I'에 따른 단면도이다.
도 3은 도 1의 II - II' 영역을 확대한 도면이다.
도 4a는 도 2의 P1 영역을 확대한 개략도이며, 도 4b는 다른 형상으로 금속산화물층이 형성된 P1' 영역을 확대한 개략도이다.
도 5는 본 발명의 일 실시예에 따른 적층형 전자 부품의 I-I`에 따른 단면도이다.
도 6은 본 발명의 일 실시예에 따른 적층형 전자 부품의 I-I`에 따른 단면도이다.
도 7은 도 4b의 P2` 영역에 대응하는 영역을 SEM을 통해 찍은 이미지이다.
도 8a 및 도 8b는 각각 바디와 외부 전극 사이 및 외부 전극이 배치되지 않은 바디 영역의 금속산화물층을 SEM-EDS 분석을 위해 찍은 비교예 이미지이다.
도 9a 및 도 9b는 각각 바디와 외부 전극 사이 및 외부 전극이 배치되지 않은 바디 영역의 금속산화물층을 SEM-EDS 분석을 위해 찍은 실시예 이미지이다.
도 10a는 비교예의 내습신뢰성(HAST) 평가를 진행한 그래프이고, 도 10b는 실시예의 내습신뢰성(HAST) 평가를 진행한 그래프이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 일 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하에서 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내에서의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 제1 방향은 적층 방향 또는 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다.
적층형 전자 부품
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I - I'에 따른 단면도이다.
도 3은 도 1의 II - II' 영역을 확대한 도면이다.
도 4a는 도 2의 P1 영역을 확대한 개략도이며, 도 4b는 다른 형상으로 금속산화물층이 형성된 P1' 영역을 확대한 개략도이다.
도 5는 본 발명의 일 실시예에 따른 적층형 전자 부품의 I-I`에 따른 단면도이다.
도 6은 본 발명의 일 실시예에 따른 적층형 전자 부품의 I-I`에 따른 단면도이다.
이하, 도 1 내지 도 6을 참조하여, 본 발명의 일 실시형태에 따른 적층형 전자 부품에 대하여 상세히 설명한다.
본 발명의 일 실시예에 따른 적층형 전자 부품(100)은, 복수의 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110), 상기 바디(110) 상에 배치되어 상기 내부 전극(121, 122)과 연결되는 외부 전극(131, 132), 및 상기 바디(110)와 외부 전극 사이(131, 132)에 배치되는 금속산화물(141, 141')을 포함하며, 상기 금속산화물(141, 141')은 칼슘(Ca), 아연(Zn) 및 규소(Si)를 포함하고, 바륨(Ba), 붕소(B) 및 알루미늄(Al)으로 이루어진 군에서 선택된 하나 이상을 더 포함할 수 있다.
바디(110)는 복수의 유전체층(111) 및 상기 유전체층(111)을 사이에 두고 서로 마주하도록 배치되는 내부 전극(121, 122)을 포함할 수 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향으로 서로 마주보는 제1 및 제2 면(1, 2), 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 마주보는 제3 및 제4 면(3, 4), 제1 내지 제4 면(1, 2, 3, 4)과 연결되며 제3 방향으로 서로 마주보는 제5 및 제6 면(5, 6)을 포함할 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로써, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)을 이용하지 않고서는 확인하기 곤란할 정도로 일체화될 수 있다.
유전체층(111)을 형성하는 재료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 일반적으로 페로브스카이트(ABO3)계 재료를 사용할 수 있으며, 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 상기 티탄산바륨계 재료는 BaTiO3계 세라믹 분말을 포함할 수 있으며, 상기 세라믹 분말의 예시로는 BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1-xCax)(Ti1-yZry)O3 또는 Ba(Ti1-yZry)O3 등을 포함할 수 있으며, 보다 구체적으로 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1) 또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 포함할 수 있다.
또한, 유전체층(111)을 형성하는 재료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
한편, 유전체층(111)의 두께(td)는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품(100)의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 유전체층(111)의 두께는 0.6 μm 이하일 수 있으며, 바람직하게는 0.4 μm 이하일 수 있다. 여기서, 유전체층(111)의 두께(td)는 유전체층(111)의 제1 방향 크기를 의미할 수 있으며, 유전체층(111)의 평균 두께(td) 또는 제1 방향 평균 크기를 의미할 수 있다.
유전체층(111)의 평균 두께(td)는 바디(110)의 제1 및 제2 방향(길이 및 두께 방향, L-T 방향) 단면을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 유전체층(111)을 제2 방향으로 등간격인 30개의 지점에서 제1 방향 크기를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 액티브부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층(111)으로 확장하여 평균값을 측정하면, 유전체층(111)의 평균 두께를 더욱 일반화할 수 있다.
한편, 바디(110)는, 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 마주보도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량을 형성하는 액티브부(Ac)를 포함할 수 있다. 즉, 바디(110)는 제1 내부 전극(121)이 인쇄된 유전체층(111)과 제2 내부 전극(122)이 인쇄된 유전체층(111)을 제1 방향으로 번갈아 적층한 후, 소성하여 형성할 수 있다.
제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다. 또한, 제1 및 제2 내부 전극(121, 122)은 각각 제5 및 제6 면(5, 6)을 통해 노출될 수 있다. 이때, 제1 및 제2 내부 전극(121, 122)은 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
위와 같은 구성에 따라, 제1 및 제2 외부 전극(131, 132)에 소정의 전압을 인가하면 제1 및 제2 내부 전극(121, 122) 사이에 전하가 축적된다. 이때, 적층형 전자 부품(100)의 정전 용량은 액티브부(Ac)에서 제1 방향을 따라 서로 중첩되는 제1 및 제2 내부 전극(121, 122)의 오버랩 된 면적과 비례하게 된다.
내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 예를 들어, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함할 수 있으며, 도전성 페이스트(paste)를 사용하여 내부 전극(121, 122)을 형성할 수 있다.
내부 전극(121, 122)의 두께(te)는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품(100)의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 내부 전극(121, 122)의 두께(te)는 0.6 μm 이하일 수 있으며, 바람직하게는 0.4 μm 이하일 수 있다. 여기서, 내부 전극(121, 122)의 두께(te)는 내부 전극(121, 122)의 제1 방향 크기를 의미할 수 있으며, 내부 전극(121, 122)의 평균 두께(te) 또는 제1 방향 평균 크기를 의미할 수 있다.
내부 전극(121, 122)의 평균 두께(te)는 바디(110)의 제1 및 제2 방향 (길이 및 두께 방향, L-T 방향) 단면을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 내부 전극(121, 122)을 제2 방향으로 등간격인 30개의 지점에서 제1 방향 크기를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 액티브부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극(121, 122)으로 확장하여 평균값을 측정하면, 내부 전극(121, 122)의 평균 두께를 더욱 일반화할 수 있다.
한편, 바디(110)는 액티브부(Ac)의 제1 방향 상부 및 하부에 형성된 커버부(112, 113)를 포함할 수 있다. 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층(111) 또는 2개 이상의 유전체층(111)을 액티브부(Ac)의 상하면에 각각 제1 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
상부 커버부(112) 및 하부 커버부(113)는 내부 전극(121, 122)을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다. 즉, 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어, 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
한편, 커버부(112, 113)의 두께(tc)는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(112, 113)의 두께는 100 μm 이하일 수 있으며, 바람직하게는 30 μm 이하, 보다 바람직하게는 20 μm 이하일 수 있다. 여기서 커버부(112, 113)의 두께(tc)는 제1 방향 크기를 의미할 수 있으며, 커버부(112, 113)의 평균 두께(tc) 또는 제1 방향 평균 크기를 의미할 수 있다.
커버부(112, 113)의 평균 두께(tc)는 바디(110)의 제1 및 제3 방향 (폭 및 두께 방향, W-T 방향) 단면을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 제3 방향으로 등간격인 30개의 지점에서 제1 방향 크기를 측정하여 평균값을 측정할 수 있다. 또한, 이러한 평균값 측정을 상부 및 하부 커버부(112, 113)로 확장하여 평균값을 측정하면, 커버부(112, 113)의 평균 두께(tp)를 더욱 일반화할 수 있다. 여기서 커버부(112, 113)의 평균 두께(tc)는 커버부(112, 113)의 제1 방향 평균 크기를 의미할 수 있다.
한편, 액티브부(Ac)의 제3 방향 양 단면(end-surface)에는 마진부(114, 115)가 배치될 수 있다. 마진부(114, 115)는 바디(110)의 제5 면(5)에 배치된 제1 마진부(114)와 제6 면(6)에 배치된 제2 마진부(115)를 포함할 수 있다. 즉, 마진부(114, 115)는 바디(110)의 제3 방향 양 단면에 배치될 수 있다. 또한, 마진부(114, 115)는 바디(110)를 제1 및 제3 방향 (폭 및 두께 방향, W-T 방향) 단면에서 제1 및 제2 내부 전극(121, 122)의 제3 방향 양 끝단과 바디(110)의 경계면 사이의 영역을 의미할 수 있다.
마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극(121, 122)의 손상을 방지하는 역할을 수행할 수 있다.
마진부(114, 115)는 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극(121, 122)이 바디(110)의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층(111) 또는 2 개 이상의 유전체층(111)을 액티브부의 제3 방향 양 단면에 제3 방향으로 적층하여 형성될 수 있다.
마진부(114, 115)는 내부 전극(121, 122)을 포함하지 않고, 유전체층(111)과 동일한 재료를 포함할 수 있으며, 예를 들어, 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
한편, 마진부(114, 115)의 평균 폭은 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 마진부(114, 115)의 평균 폭은 80 μm 이하일 수 있으며, 바람직하게는 30 μm 이하, 보다 바람직하게는 20 μm 이하일 수 있다. 여기서, 마진부(114, 115)의 평균 폭은 제3 방향 평균 크기를 의미할 수 있다.
마진부(114, 115)의 평균 폭은 바디(110)의 제1 및 제3 방향 (폭 및 두께 방향, W-T 방향) 단면을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 제1 방향으로 등간격인 30개의 지점에서 제3 방향 크기를 측정하여 평균값을 측정할 수 있다. 또한, 이러한 평균값 측정을 제1 및 제2 마진부(114, 115)로 확장하여 평균값을 측정하면, 마진부(114, 115)의 평균 폭을 더욱 일반화할 수 있다. 여기서, 마진부(114, 115)의 평균 폭은 마진부(114, 115)의 제3 방향 평균 크기를 의미할 수 있다.
일반적으로, 복수의 유전체층 및 내부 전극을 포함하는 바디를 고온에서 소성 열처리를 진행하게 되면, 유전체층 내부에 기공(pore)이 형성되고, 상기 기공(pore)들은 외부의 수분 및 습기가 바디 내부로 침투할 수 있는 채널이 될 수 있다. 유전체층 및 내부 전극이 노출된 바디의 면을 외부 전극으로 기밀하게 감싸지 못하면, 외부의 수분 및 습기가 유전층과 내부 전극의 취약한 부분으로 침투하게 되어 내습 불량이 발생하게 된다.
현재 가장 보편적으로 사용하는 외부 전극용 페이스트(paste)는 소결형 구리(Cu) 전극인데, 상기 소결형 구리(Cu) 전극에서의 기공(pore) 발생은 불가피하다. 소성 과정 중 발생한 기공(pore)이 바디의 내부로부터 외부까지 이어져 오픈채널(open channel)이 되는 경우에는 외부의 수분 및 습기가 커패시터의 용량을 형성하는 액티브부(Ac)까지 침투하게 되고, 최종적으로 고장을 유발할 수 있다.
이에 본 발명의 일 실시예에 따른 적층형 전자 부품은, 상기의 제조방법으로 인해 발생하는 내습 신뢰성 문제를 해결하고자, 바디 상에 외부 전극용 페이스트(paste)를 도포하기 전, 바디에 금속산화물 페이스트(paste)를 코팅함으로써, 바디 상에 금속산화물을 형성하여 적층형 전자 부품의 내습 신뢰성을 향상시킬 수 있다. 금속산화물이 바디에 배치됨으로써 오픈채널(open channel)을 채워주거나 막아줄 수 있는 치밀한 외부 막이 형성될 수 있으며, 금속산화물 상에 외부 전극용 페이스트(paste)를 도포하는 경우에도 외부의 수분 및 습기 등이 바디 내부로 침투하는 것을 억제할 수 있는 기밀성이 향상될 수 있다.
보다 구체적으로, 본 발명의 일 실시예에 따른 적층형 전자 부품(100)은, 바디(110)와 외부 전극(131, 132) 사이에 금속산화물(141, 141')이 배치될 수 있다. 상기 금속산화물(141, 141')은 유전체층(111) 또는 외부 전극(131, 132)에 형성되는 크랙(crack) 또는 기공(pore)을 채워주거나, 바디(110) 내부로부터 형성된 오픈채널(open channel)을 채워줄 수 있는 치밀한 외부 막으로써, 외부의 수분 및 습기 등이 바디(110) 내부로 침투하는 것을 억제할 수 있는 효과가 있다. 금속산화물(141, 141')이 바디(110) 상에 배치됨으로써 적층형 전자 부품(100)의 내습 신뢰성이 향상될 수 있다.
금속산화물(141, 141')은 복수의 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110)를 소성한 후, 금속산화물 페이스트(paste)를 코팅하여 바디(110) 상에 배치될 수 있다. 여기서 금속산화물 페이스트(paste)를 코팅하는 방법은, 바디(110)를 금속산화물 페이스트(paste)에 침지 또는 디핑(dipping)하는 방법을 사용할 수 있으나, 특별히 이에 제한되는 것은 아니고 바디(110) 상에 코팅할 수 있는 어떠한 방법이라도 사용할 수 있다.
금속산화물 페이스트(paste)는 금속 산화물 파우더를 1.5 내지 2.5 wt%를 포함할 수 있으며, 바람직하게는 2.0 wt%를 포함할 수 있다.
여기서 금속산화물 페이스트(paste)는 칼슘(Ca), 아연(Zn) 및 규소(Si)를 포함하며, 바륨(Ba), 붕소(B) 및 알루미늄(Al)으로 이루어진 군에서 선택된 하나 이상을 더 포함할 수 있다.
이때, 상기 금속 원소들은 금속 산화물 형태의 파우더로 첨가될 수 있으며, 금속산화물 파우더는 금속산화물 페이스트 조성물 대비 1.5 내지 2.5 wt% 첨가될 수 있다.
보다 구체적으로, 아연(Zn)은 산화물(ZnO2)의 형태로 첨가될 수 있는데, 아연 산화물(ZnO2)은 녹는점이 낮아 전체 금속산화물 페이스트(paste)의 녹는점을 낮추는 역할을 할 수 있다. 녹는점이 낮아짐으로써 내부 전극의 열화를 방지할 수 있으며, 낮은 공정 온도로도 금속산화물을 페이스트(paste) 상태로 유지할 수 있음으로 인해 공정온도를 용이하게 제어할 수 있고, 낮은 온도에서의 유동성으로 인해 경제적 비용 저감 및 기밀성을 향상시킬 수 있다.
칼슘(Ca)은 산화물(CaO)의 형태로 첨가될 수 있는데, 이는 아연산화물(ZnO2)만 첨가되는 경우, 금속산화물 페이스트(paste)가 물에도 쉽게 용해될 수 있어 이를 방지하기 위함이다. 보다 구체적으로, 용융상태의 금속산화물 페이스트(paste)를 바디에 코팅한 후, 다시 상온으로 온도가 낮아지는 경우에는 규소(Si)를 포함한 글라스가 형성될 수 있는데, 이때, 칼슘산화물(CaO)은 상기 글라스가 물에 용해되지 않도록 하여, 바디 상에 글라스가 용이하게 형성되도록 하는 역할을 할 수 있다. 상기 글라스는 후술하는 바와 같이 바디와 외부 전극의 접착성을 향상시켜주는 역할을 할 수 있다.
금속산화물 페이스트(paste)에 포함된 상기 아연(Zn)의 평균 함량은 상기 규소(Si) 1몰 대비 3.5몰 이상 4.5몰 이하이며, 상기 칼슘(Ca)의 평균 함량은 상기 규소(Si) 1몰 대비 1.5몰 이상 2.0몰 이하일 수 있다.
보다 구체적으로, 금속산화물 페이스트에 첨가되는 ZnO의 평균 몰수는 SiO2 1몰 대비 3.5몰 내지 4.5몰 첨가될 수 있으며, CaO의 평균 몰수는 SiO2 1몰 대비 1.5몰 내지 2.0몰이 첨가될 수 있다.
첨가되는 ZnO, CaO 및 SiO2 산화물의 평균 몰수는 Zn, Ca 및 Si 금속 원소의 평균 몰수와 동일하므로, 금속 원소의 몰 수를 기준으로 하여 설명하기로 한다.
아연(Zn)의 평균 함량이 규소(Si) 1몰 대비 3.5몰 미만인 경우, 금속산화물의 녹는점을 공정이 용이한 온도까지 충분히 낮추기 어려울 수 있으며, 아연(Zn)의 평균 함량이 규소(Si) 1몰 대비 4.5몰 초과인 경우, 금속산화물 페이스트(paste)가 물에 과도하게 용해되어 글라스가 용이하게 형성되지 않을 수 있다.
보다 구체적으로, 아연(Zn)은 금속산화물의 조성에 따라 network modifier의 역할을 수행할 수 있는데, 아연(Zn)의 평균 함량이 규소(Si) 1몰 대비 4.5몰 초과인 경우, 바디(110)와 금속산화물(141, 141')간의 계면인 내부 전극(121, 122)과 외부 전극이(131, 132) 접하는 영역에서 SiO2의 2차상이 과도하게 생성되어 균일한 글래스 조성을 형성하기 어려워, 신뢰성 열화가 발생할 우려가 있다.여기서, network former는 SiO2 구조를 연속적으로 형성되도록 하는 물질에 해당하고, network modifier는 SiO2의 구조를 불연속적으로 형성되도록 하는 물질에 해당한다. SiO2의 구조가 연속적으로 형성되어 글래스를 형성할 경우, network가 견고하게 형성되어, 내열성이 높으면서 단단한 유리로 변할 수 있다. 내열성이 높을 경우 고온에서 용융이 가능하므로 저온 소성을 진행할 때 접합성이 열위해질 수 있으나, 녹는점이 낮은 Zn산화물을 첨가함으로써, 기존 구리(Cu)의 소성온도보다 낮은 온도에서 글래스가 용융하면서 유전체층(111)의 기공(pore)을 채워줄 수 있다.
한편, 칼슘(Ca)의 평균 함량이 규소(Si) 1몰 대비 1.5몰 미만인 경우, 글라스가 물에 용해되어 글라스를 충분히 형성하지 못할 수 있으며, 칼슘(Ca)의 평균 함량이 규소(Si) 1몰 대비 2.0몰 초과인 경우, 금속산화물 페이스트(paste)에 포함된 물질들이 균일하게 섞이지 않을 수 있다.
한편, 본 발명의 일 실시예에 따른 적층형 전자 부품(100)에 있어서, 금속산화물 페이스트(paste)를 열처리하여 바디(110) 상에 금속산화물(141, 141')을 형성할 수 있다. 바디(110)와 외부 전극(131, 132) 사이에 배치되는 금속산화물(141, 141')에 포함된 칼슘(Ca), 아연(Zn) 및 규소(Si)의 평균 함량은 각각 0 wt% 초과 13 wt% 이하일 수 있다.
보다 구체적으로, 도 7 내지 도 10을 참조하여 설명하면 다음과 같다.
도 7은 바디(110)의 표면에 노출된, 즉 바디(110)와 외부 전극(131, 132) 사이에서 유전체층(111)의 기공(pore)을 채워 금속산화물(141')이 형성된 SEM 이미지이다. 유전체층(111)의 기공(pore)을 채움으로써, 바디(110) 내부로부터 외부의 오픈채널(open channel) 형성을 방지할 수 있고, 내습 신뢰성을 향상시킬 수 있다.
도 8a는 바디(110)와 외부 전극(131, 132) 사이에 금속산화물(141, 141')이 형성되지 않은 비교예의 SEM 이미지이며, 도 8b는 도 8a와 동일한 비교예의 외부 전극(131, 132)이 배치되지 않은 바디(110) 상을 찍은 SEM 이미지이며, 도 10a는 금속산화물이 형성되지 않은 동일한 비교예의 초가속수명시험(HAST, Highly Accelerated Temperature and Humidity Stress Test) 그래프이다.
도 9a는 바디(110)와 외부 전극(131, 132)사이에 금속산화물(141, 141')이 형성된 실시예의 SEM 이미지이며, 도 9b는 도 9a와 동일한 실시예의 외부 전극(131, 132)이 배치되지 않은 바디(110) 상의 금속산화물(141)을 찍은 SEM 이미지이며, 도 10b는 금속산화물이 형성된 동일한 실시예의 초가속수명시험(HAST) 그래프이다.
도 8 및 도 9의 spectrum 지점의 원소 함량을 검출한 결과를 후술하는 [표 1]에 기재하였으며, 이로부터 금속산화물이 형성되었음을 확인할 수 있으며, 도 10으로부터 금속산화물이 바디 상에 형성된 경우 내습신뢰성이 향상됨을 알 수 있다.
원소의 EDS 분석 위치에 따라, 원소의 함량이 다르게 측정될 수 있으나, 금속산화물이 형성된 영역들의 EDS 분석을 수차례 진행할수록 칼슘(Ca), 아연(Zn) 및 규소(Si)의 평균 함량은 각각 0 wt% 초과 13 wt% 이하에 수렴할 수 있다. 금속산화물 상에 배치되는 외부 전극(131, 132)에 포함되는 금속 원소에 의해 금속산화물 페이스트(paste)에 첨가한 각 원소의 함량보다 높게 측정될 수 있으나, 상기의 측정방법을 통해 금속산화물에 포함된 원소의 평균 함량을 도출할 수 있다.
한편, 상기 금속산화물(141, 141')은 바디(110)와 외부 전극(131, 132) 사이뿐만 아니라, 외부 전극(131, 132)으로부터 연장되어 상기 외부 전극(131, 132)이 배치되지 않은 바디(110)의 영역까지 배치될 수 있다.
이때, 외부 전극(131, 132)이 배치되지 않은 바디(110)의 영역에 배치된 금속산화물(141, 141')의 평균 함량은 각각 0 wt % 초과 6 wt% 이하일 수 있다.
이는 금속산화물 상에 외부 전극(131, 132)이 배치되지 않아, 바디(110)와 외부 전극(131, 132) 사이에 배치되는 금속산화물에 포함된 원소의 함량보다 적게 검출될 수 있다.
상기 원소들의 평균 함량은 바디(110)와 외부 전극(131, 132)사이에 배치되는 금속산화물(141, 141')의 원소들의 평균 함량을 측정하는 방법과 동일한 방법으로 평균값을 측정할 수 있다.
금속산화물 페이스트(paste)는 외부 전극(131, 132)을 도포할 바디(110)의 일부 면, 예를 들어, 바디의 제3 및 제4 면(3, 4)을 침지한 후, 열처리하여 금속산화물(141, 141')을 형성할 수 있으며, 또는 바디(110)의 전체 표면에 코팅하여 열처리 후 금속산화물(141, 141')을 형성할 수 있다.
금속산화물 페이스트(paste)를 바디에 코팅한 후 열처리하는 경우, 바디(110)의 표면상에 금속산화물(141)이 형성될 수 있으며, 확산에 의해 바디(110) 내부의 유전체층(110)에 침투하여, 바디(110)의 내부 방향으로 금속산화물(141')이 형성될 수 있다. 이때, 바디(110)의 표면에 노출된 유전체층(110) 또는 외부 전극(131, 132)의 크랙(crack) 또는 기공(pore)에 금속산화물(141, 141')이 형성될 수 있으면 충분하고, 바디(110)의 외표면 내지 내표면의 경계를 구분하여 형성되어야 하는 것은 아니다.
한편, 금속산화물 페이스트(paste)를 코팅한 후, 외부 전극용 페이스트(paste)를 도포하여 외부 전극(131, 132)을 형성할 수 있다. 이때, 외부 전극용 페이스트(paste)를 열처리하는 과정에서 외부 전극에 포함된 도전성 금속들이 내부 전극과 연결될 수 있으며, 이에 따라 금속산화물(141, 141')이 내부 전극(121, 122)과 외부 전극(131, 132)이 연결되는 영역에는 배치되지 않을 수 있다. 이는 내부 전극(121, 122) 및 외부 전극(131, 132)에 포함된 도전성 금속 간에 에너지적 안정성에 의한 구동력으로 인해 금속산화물(141, 141') 물질이 내부 전극(121, 122)과 외부 전극(131, 132)이 연결되는 부분에는 배치되지 않을 수 있다.
본 발명의 일 실시예에서, 금속산화물(141)의 바디(110)의 일 면에 수직한 방향으로의 평균 크기는 4.5 μm 이하일 수 있으며, 여기서, 바디(110)의 일 면에 수직한 방향으로의 평균 크기는 두께를 의미할 수 있다.
한편, 금속산화물(141')이 바디의 내부 방향으로 침투하는 경우에는, 바디(110)의 내부 방향으로의 평균 크기는 4.5 μm 이하일 수 있으며, 바디(110)의 내부 방향으로의 평균 크기는 제2 방향 크기 또는 길이를 의미할 수 있다.
바디(110)의 일 면에 수직한 방향으로의 평균 크기 및 바디(110)의 내부 방향으로의 평균 크기가 4.5 μm를 초과할 경우, 내습 신뢰성은 향상될 수 있으나, 내부 전극(121, 122)과 외부 전극(131, 132) 간의 연결성을 저하시키거나, 유전용량을 감소시킬 수 있다.
금속산화물(141, 141')의 평균 두께 또는 평균 길이의 하한값은 따로 설정하지는 않았으나, 평균 두께 또는 평균 길이는 0.05 μm 이상, 바람직하게는 0.1 μm 이상, 더욱 바람직하게는 0.5 μm 이상일 수 있다. 금속산화물(141, 141')이 바디(110) 상에 소량으로 코팅되더라도 내습 신뢰성이 향상될 수 있으며, 바디(110)와 외부 전극(131, 132) 사이의 일부 영역에 부분적으로 배치되어도 내습 신뢰성이 향상될 수 있다.
금속산화물(141, 141')의 두께 또는 길이를 측정하는 방법은 금속산화물(141, 141')이 배치된 바디(110)의 제1 및 제2 방향 (두께 및 길이 방향, L-T 방향) 단면을 1만 배율의 주사전자현미경(SEM)으로 이미지를 스캔하여 측정할 수 있다.
보다 구체적으로, 스캔된 이미지에서 바디(110)의 일 면에 수직한 방향으로의 크기를 측정하여 두께를 구할 수 있으며, 두께의 수직한 방향으로 등간격인 30개의 지점에서 바디(110)의 일 면에 수직한 방향으로의 크기를 측정하여 평균값을 측정하여 바디(110)의 일 면에 수직한 방향으로의 평균 크기, 즉 평균 두께를 측정할 수 있다.
또한, 바디(110)의 내부 방향으로 침투한, 예를 들어 유전체층(110)과 외부 전극(131, 132)이 접하는 영역으로부터 바디(110)의 내부 방향으로의 제2 방향 크기를 측정하여 금속산화물(141')의 길이를 구할 수 있으며, 제1 방향으로 등간격인 10개의 지점에서 제2 방향 크기를 측정하여 평균값을 계산할 수 있다. 또한, 이러한 평균값 측정을 금속산화물(141')이 배치된 유전체층(111)으로 확장하여 평균값을 측정하면, 금속산화물(141')의 바디(110) 내부 방향으로의 크기를 더욱 일반화할 수 있다.
본 명세서에서는 적층형 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있으나, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있다.
외부 전극(131, 132)은 바디(110)의 외부에 배치되고 내부 전극(121, 122)과 연결되며, 보다 구체적으로 바디(110)의 제3 및 제4 면(3, 4)에 배치될 수 있다.
외부 전극(131, 132)은 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다. 더욱 상세하게는, 외부 전극(131, 132)은 바디(110)의 제3 면(3)에 배치되는 제1 외부 전극(131) 및 바디(110)의 제4 면(4)에 배치되는 제2 외부 전극(132)을 포함할 수 있다. 이때, 제2 외부 전극(132)은 제1 외부 전극(131)과 다른 전위에 연결될 수 있다.
외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 물질이라면 어떠한 것을 사용하더라도 형성될 수 있고 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.
예를 들면, 외부 전극(131, 132)은 금속산화물(141, 141') 상에 배치되는 전극층(131a, 132a, 131b, 132b) 및 전극층(131a, 132a, 131b, 132b) 상에 배치되는 도금층(131c, 132c, 131d, 132d)을 포함할 수 있다.
전극층(131a, 132a, 131b, 132b)에 대한 보다 구체적인 예를 들면, 내부 전극(121, 122)과 연결되어 제1 도전성 금속 및 글라스를 포함하는 제1 전극층(131a, 132a) 및 제1 전극층(131a, 132a) 상에 배치되어 제2 도전성 금속 및 수지를 포함하는 제2 전극층(131b, 132b)을 포함할 수 있다.
이때, 제1 및 제2 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag), 팔라듐(Pd) 및 이들의 합금으로부터 이루어진 군에서 선택된 하나 이상을 포함할 수 있으나, 특별히 이에 한정되지는 않는다. 제1 및 제2 도전성 금속은 외부 전극(131, 132)에 도전성을 부여하는 역할을 함으로써, 적층형 전자 부품(100)이 인쇄회로기판에 실장되어 전극 패드와 연결되면, 그로부터 전압을 인가받아 내부 전극(121, 122)으로 전달하는 역할을 한다. 이때, 전극층(131a, 132a, 131b, 132b)이 다층 구조를 가지는 경우에는, 상기 제1 및 제2 도전성 금속의 주성분은 서로 상이할 수 있다.
글라스는 외부 전극(131, 132)의 접합성 및 내습성을 향상시키는 역할을 수행할 수 있다. 즉, 글라스 성분에 의하여 외부 전극의 전극층(131a, 132a)과 바디(110)의 유전체층(111) 간에 접착이 유지될 수 있으며, 전극층(131a, 132a)과 금속산화물(141, 141') 간에도 접착이 유지될 수 있다.
글라스는 산화물들이 혼합된 조성일 수 있으며, 예를 들어, 규소 산화물, 붕소 산화물, 알루미늄 산화물, 전이금속 산화물, 알칼리 금속산화물 및 알칼리 토금속 산화물로 이루어진 군으로부터 선택된 하나 이상일 수 있다.
한편, 외부 전극(131, 132)은 전극층(131a, 132a, 131b, 132b) 상에 배치되는 도금층(131c, 132c, 131d, 132d)을 포함할 수 있다.
도금층(131c, 132c, 131d, 132d)은 실장 특성을 향상시키는 역할을 수행한다. 도금층은 스퍼터링 또는 전해 도금에 의해 형성될 수 있고, 복수의 층으로 형성될 수 있으나, 특별히 이에 제한되는 것은 아니다. 예를 들어, 도금층(131c, 132c, 131d, 132d)은 전극층(131a, 132a, 131b, 132b) 상에 배치되는 제1 도금층(131c, 132c) 및 제1 도금층(131c, 132c) 상에 배치되는 제2 도금층(131d, 132d)이 순차적으로 형성된 형태일 수 있으며, 제1 및 제2 도금층(131c, 132c, 131d, 132d)에 포함되는 도금 금속은 니켈(Ni), 주석(Sn), 팔라듐(Pd), 백금(Pt), 금(Au), 은(Au), 납(Pd) 및 이들의 합금으로부터 이루어진 군에서 선택된 하나 이상을 포함할 수 있다. 이때, 도금층(131c, 132c, 131d, 132d)이 다층 구조를 가지는 경우에는, 제1 및 제2 도금층(131c, 132c, 131d, 132d)에 각각 포함되는 도금 금속의 주성분은 서로 상이할 수 있다.
도금층에 대한 보다 구체적인 예를 들면, 도금층은 Ni 또는 Sn 도금층일 수 있으며, 전극층 상에 Ni 도금층이 제1 도금층(131c, 132c)으로, Sn 도금층이 제2 도금층(131d, 132d)으로 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Pd 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다. 도금층을 포함함으로써 기판과의 실장성, 구조적 신뢰성, 외부에 대한 내구도, 내열성 및/또는 등가직렬저항값(Equivalent Series Resistance, ESR)을 개선할 수 있다.
본 명세서에서 설명하는 적층형 전자 부품(100)의 사이즈는 특별히 한정할 필요는 없다. 다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층(111) 및 내부 전극(121, 122)의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 0402 (길이×폭, 0.4mm×0.2mm) 이하의 사이즈를 가지는 적층형 전자 부품(100)에서 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하지만, 이는 발명의 구체적인 이해를 돕기 위한 것으로 본 발명의 범위가 실시예에 의해 한정되는 것은 아니다.
(실시예)
하기 표 1은 금속산화물이 형성되지 않은 비교예 및 금속산화물이 형성된 실시예의 원소 함량을 SEM-EDS 통해 측정한 데이터이다.
한편, 도 8은 금속산화물이 형성되지 않은 비교예의 적층형 전자 부품의 원소 함량을 측정하기 위해 SEM-EDS 분석 장치를 통해 측정한 지점을 나타내며, 보다 구체적으로 도 8a는 바디와 외부 전극의 사이의 어느 한 지점(spectrum 26)을 측정한 것이고, 도 8b는 외부 전극이 배치되지 않은 바디 상의 어느 한 지점(spectrum 30)을 측정한 것이다.
도 9는 금속산화물이 형성된 실시예의 적층형 전자 부품의 원소 함량을 측정하기 위해 SEM-EDS 분석 장치를 통해 측정한 지점을 나타낸 것이며, 보다 구체적으로 도 9a는 바디와 외부 전극 사이에 배치된 금속산화물의 어느 한 지점(spectrum 33)을 측정한 것이고, 도 9b는 외부 전극이 배치되지 않은 바디 상의 금속산화물의 어느 한 지점(spectrum 57)을 측정한 것이다. 각 원소의 함량은 소수점 세 자리 수에서 반올림 한 값을 기재하였다.
비교예 실시예
wt% Spectrum 26 Spectrum 30 Spectrum 33 Spectrum 57
Ba 0.00 56.51 0.00 54.68
Si 16.65 0.00 7.39 3.98
Al 0.00 0.00 6.98 2.37
Ca 0.00 0.20 10.05 1.73
Zn 0.00 0.00 12.24 5.9
Sr 23.16 0.00 0.00 0.00
Na 0.53 0.00 0.00 0.00
O 59.68 25.53 63.34 20.39
Ti 0 17.76 0 10.94
합계 100 100 100 100
비교예인 spectrum 26에서는 Al, Zn의 검출이 되지 않은 것으로 보아, 바디와 외부 전극 사이에 금속산화물층이 형성되지 않았음을 알 수 있으며, 검출된 Si는 외부 전극에 포함된 글라스로부터 검출된 것으로 예측된다. 또 다른 측정위치인 spectrum 30에서는 Zn, Si의 검출이 되지 않은 것으로 보아, 외부 전극이 배치되지 않은 바디 상에 금속산화물층이 형성되지 않았음을 알 수 있으며, 검출된 Ca는 유전체층에 포함되는 부성분으로 예측된다.
실시예인 spectrum 33에서는 Ca,, Zn, Si가 검출된 것으로부터 바디와 외부 전극 사이에 금속산화물이 형성되었음을 알 수 있다. 또 다른 측정위치인 spectrum 57에서는 Ca, Zn, Si가 검출된 것으로부터 외부 전극이 배치되지 않은 바디 상에도 금속산화물이 형성되었음을 알 수 있다.
이하에서는, 비교예 및 실시예의 내습 신뢰성 평가, 즉 초가속수명시험(HAST)을 진행한에 것에 대해 설명하기로 한다.
비교예인 금속산화물이 형성되지 않은 적층형 전자 부품과 실시예인 금속산화물이 형성된 적층형 전자 부품을 각각 200개 준비하여, 10개씩 20개의 채널에 실장하여 기판을 준비한다. 실장 된 상태로 리플로우(reflow)를 1회 진행한 후, 기판을 ESPEC 장비에 투입하여 온도조건 120°C, 상대습도 95% 환경에 200 시간동안 노출하여 초가속수명시험(HAST)을 진행하였다. 이때, 절연 저항(IR)이 초기 절연 저항(IR0) 대비 1/10 이하로 떨어진 적층형 전자 부품을 불량이라고 평가하여 열화가 발생한 칩의 개수를 카운팅하여 하기 표 1에 나타내었으며, 1/10 이하로 떨어지지 않은 적층형 전자 부품을 정상이라고 평가하였다.
내습신뢰성 평가
비교예 18/20
실시예 3/20
도 10a는 비교예의 내습신뢰성(HAST) 평가 그래프이고, 도 10b는 실시예의 내습신뢰성(HAST) 평가 그래프이다. 이를 참조하여 상기 표 2를 평가하면, 금속산화물이 형성되지 않은 비교예의 경우, 20개의 적층형 전자 부품의 채널 중 18개의 채널에서 적층형 전자 부품의 절연 저항(IR)이 초기 절연 저항(IR0) 대비 1/10 이하로 떨어져 불량으로 평가되었다. 반면, 금속산화물이 형성된 실시예의 경우, 20개의 적층형 전자 부품의 채널 중 3개의 채널에서 적층형 전자 부품의 절연 저항(IR)이 초기 절연 저항(IR0) 대비 1/10 이하로 떨어진 것을 확인할 수 있다.
이로부터, 금속산화물이 형성된 적층형 전자 부품의 경우, 금속산화물이 형성되지 않은 적층형 전자 부품에 비해 내습신뢰성이 향상되었음을 알 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층형 전자 부품
110: 바디
111: 유전체층
112, 113: 커버부
114, 115: 마진부
121, 122: 내부 전극
131, 132: 외부 전극
131a, 132a: 제1 전극층
131b, 132b: 제2 전극층
131c, 132c: 제1 도금층
131d, 132d: 제2 도금층
141, 141’: 금속산화물

Claims (16)

  1. 복수의 유전체층 및 내부 전극을 포함하는 바디;
    상기 바디 상에 배치되어 상기 내부 전극과 연결되는 외부 전극; 및
    상기 바디와 외부 전극 사이에 배치되는 금속산화물; 을 포함하며,
    상기 금속산화물은 칼슘(Ca), 아연(Zn) 및 규소(Si)를 포함하고, 바륨(Ba), 붕소(B) 및 알루미늄(Al)으로 이루어진 군에서 선택된 하나 이상을 더 포함하는
    적층형 전자 부품.
  2. 제1항에 있어서,
    상기 바디와 외부 전극 사이에 배치된 금속산화물에 포함된 칼슘(Ca), 아연(Zn) 및 규소(Si)의 평균 함량은 각각 0 wt% 초과 13 wt% 이하인
    적층형 전자 부품.
  3. 제1항에 있어서,
    상기 금속산화물은 상기 바디와 외부 전극 사이에서부터 연장되어 상기 외부전극이 배치되지 않은 바디의 영역까지 배치되는
    적층형 전자 부품.
  4. 제3항에 있어서,
    상기 외부 전극이 배치되지 않은 바디의 영역에 배치된 금속산화물에 포함된 칼슘(Ca), 아연(Zn) 및 규소(Si)의 평균 함량은 각각 0 wt% 초과 6 wt% 이하인
    적층형 전자 부품.
  5. 제1항에 있어서,
    상기 금속산화물은 상기 바디의 전체 표면에 배치되되, 상기 내부 전극과 외부 전극이 연결되는 부분에는 배치되지 않는
    적층형 전자 부품.
  6. 제1항에 있어서,
    상기 금속산화물의 상기 바디의 일 면에 수직한 방향으로의 평균 크기는 4. 5 μm 이하인
    적층형 전자 부품.
  7. 제1항에 있어서,
    상기 금속산화물은 상기 바디 내부에 배치되되, 상기 바디와 외부 전극이 접하는 영역으로부터 상기 바디의 내부 방향으로 배치되는
    적층형 전자 부품.
  8. 제7항에 있어서,
    상기 금속산화물의 상기 바디의 내부 방향으로의 평균 크기는 4.5 μm 이하인
    적층형 전자 부품.
  9. 제1항에 있어서,
    상기 외부 전극은 상기 금속산화물 상에 배치되어 상기 내부 전극과 연결되는 도전성 금속을 포함하는 전극층 및 상기 전극층 상에 배치되는 도금층을 포함하는
    적층형 전자 부품.
  10. 제9항에 있어서,
    상기 전극층은 상기 내부 전극과 연결되며 글라스를 더 포함하는 제1 전극층 및 상기 제1 전극층 상에 배치되며 수지를 더 포함하는 제2 전극층을 포함하는
    적층형 전자 부품.
  11. 제9항에 있어서,
    상기 도금층은 상기 전극층 상에 배치되며 도금 금속을 포함하는 제1 도금층 및 상기 제1 도금층 상에 배치되며 상기 제1 도금층의 도금 금속과 상이한 도금 금속을 포함하는 제2 도금층을 포함하는
    적층형 전자 부품.
  12. 복수의 유전체층 및 내부 전극을 포함하는 바디;
    상기 바디 상에 배치되어 상기 내부 전극과 연결되는 외부 전극; 및
    상기 바디와 외부 전극 사이에 배치되는 금속산화물; 을 포함하며,
    상기 금속산화물은 금속산화물 페이스트(paste)를 상기 바디에 코팅한 후 열처리하여 형성되되,
    상기 금속산화물 페이스트(paste)는 칼슘(Ca), 아연(Zn) 및 규소(Si)를 포함하고, 바륨(Ba), 붕소(B) 및 알루미늄(Al)으로 이루어진 군에서 선택된 하나 이상을 더 포함하는
    적층형 전자 부품.
  13. 제12항에 있어서,
    상기 금속산화물 페이스트(paste)에 포함된 상기 아연(Zn)의 평균 함량은 상기 규소(Si) 1몰 대비 3.5몰 이상 4.5몰 이하이며, 상기 칼슘(Ca)의 평균 함량은 상기 규소(Si) 1몰 대비 1.5몰 이상 2.0몰 이하인
    적층형 전자 부품.
  14. 제12항에 있어서,
    상기 금속산화물 페이스트(paste)는 상기 바디의 전체 표면에 코팅되는
    적층형 전자 부품.
  15. 제12항에 있어서,
    상기 금속산화물 페이스트(paste)는 열처리 중 상기 바디의 내부방향으로 침투되는
    적층형 전자 부품.
  16. 제12항에 있어서,
    상기 외부 전극은 상기 금속산화물 상에 배치되어 상기 내부 전극과 연결되는 도전성 금속을 포함하는 전극층 및 상기 전극층 상에 배치되는 도금층을 포함하는
    적층형 전자 부품.
KR1020220064307A 2022-05-25 2022-05-25 적층형 전자 부품 KR20230164498A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220064307A KR20230164498A (ko) 2022-05-25 2022-05-25 적층형 전자 부품
JP2022166496A JP2023174455A (ja) 2022-05-25 2022-10-17 積層型電子部品
US17/969,189 US20230386749A1 (en) 2022-05-25 2022-10-19 Multilayer electronic component
CN202310017400.2A CN117133546A (zh) 2022-05-25 2023-01-06 多层电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220064307A KR20230164498A (ko) 2022-05-25 2022-05-25 적층형 전자 부품

Publications (1)

Publication Number Publication Date
KR20230164498A true KR20230164498A (ko) 2023-12-04

Family

ID=88858874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220064307A KR20230164498A (ko) 2022-05-25 2022-05-25 적층형 전자 부품

Country Status (4)

Country Link
US (1) US20230386749A1 (ko)
JP (1) JP2023174455A (ko)
KR (1) KR20230164498A (ko)
CN (1) CN117133546A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016547A (ja) 2007-07-04 2009-01-22 Tdk Corp セラミック電子部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016547A (ja) 2007-07-04 2009-01-22 Tdk Corp セラミック電子部品

Also Published As

Publication number Publication date
JP2023174455A (ja) 2023-12-07
CN117133546A (zh) 2023-11-28
US20230386749A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
KR101228752B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
US11164700B2 (en) Multilayer capacitor
KR102437803B1 (ko) 적층 세라믹 전자부품
KR101558025B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20210106689A (ko) 적층형 전자 부품
KR102115955B1 (ko) 적층 세라믹 전자부품
KR20230104447A (ko) 적층형 전자 부품
US11837412B2 (en) Ceramic electronic component
KR20230164498A (ko) 적층형 전자 부품
KR102191252B1 (ko) 적층 세라믹 전자부품
KR20130024693A (ko) 적층 세라믹 전자부품 및 이의 제조방법
US20230215641A1 (en) Multilayer electronic component
JP2019149410A (ja) 電子部品
US20230230765A1 (en) Multilayer electronic component
KR102473419B1 (ko) 적층 세라믹 전자부품
US20230215647A1 (en) Multilayer electronic component
US20230215654A1 (en) Multilayer electronic component
KR20230104428A (ko) 적층형 전자 부품
KR20230098986A (ko) 적층형 커패시터
KR20230127589A (ko) 적층 세라믹 전자부품
KR20230114067A (ko) 적층형 전자 부품
KR20240030194A (ko) 적층형 전자 부품
KR20200138117A (ko) 적층형 커패시터
KR20230097816A (ko) 적층형 전자 부품 및 그 제조방법
KR20230130400A (ko) 적층형 전자 부품 및 그 제조방법