JP2001250740A - セラミック電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 半田等の熱が加わった際のセラミック焼結体
に与えられる熱衝撃を緩和することができ、セラミック
焼結体のクラック等が生じ難く、耐湿性においても優れ
たセラミック電子部品を提供する。 【解決手段】 セラミック焼結体２の外表面に外部電極
４，５が形成されており、各外部電極４，５が、セラミ
ック焼結体２の外表面に形成された空隙率が１０％以上
の緻密な第１の焼結金属層４ａ，５ａと、第１の焼結金
属層４ａ，５ａ上に形成されており、空隙率が２０〜３
５％のポーラスな第２の焼結金属層４ｂ，５ｂと、第２
の焼結金属層４ｂ，５ｂ上に直接形成されたメッキ層４
ｃ，５ｃとを有する、セラミック電子部品。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば積層コンデ
ンサなどのセラミック電子部品に関し、より詳細には、
セラミック焼結体外表面に形成された外部電極が改良さ
れたセラミック電子部品に関する。

【０００２】

【従来の技術】従来、積層コンデンサなどのチップ型セ
ラミック電子部品では、セラミック焼結体外表面に外部
電極が形成されている。積層コンデンサがプリント回路
基板上に実装されている状態を図２に示す。

【０００３】図２において、積層コンデンサ５１は、セ
ラミック焼結体５２を有する。セラミック焼結体５２内
には、複数の内部電極５３ａ〜５３ｆがセラミック層を
介して重なり合うように形成されている。セラミック焼
結体５２の一方の端面５２ａを覆うように外部電極５４
が形成されており、端面５２ａと反対側の端面５２ｂを
覆うように外部電極５５が形成されている。外部電極５
４，５５は、それぞれ、Ａｇペーストなどの金属ペース
トを塗布し、焼き付けることにより形成された焼結金属
層５４ａ，５５ａを有する。焼結金属層５４ａ，５５ａ
の外表面には、Ａｇの半田喰われの防止するために、Ｎ
ｉメッキ層５４ｂ，５５ｂが形成されている。Ｎｉメッ
キ層５４ｂ，５５ｂの外表面には、半田付け性を高める
ために、Ｓｎメッキ層５４ｃ，５５ｃが形成されてい
る。

【０００４】上記積層コンデンサ５１では、プリント回
路基板５７上の電極パターン５８ａ，５８ｂに半田５９
ａ，５９ｂを介して外部電極５４，５５が接合される。
ところが、外部電極５４，５５が緻密であるため、実装
時の半田の熱がセラミック焼結体５２に伝わり易い。他
方、セラミック焼結体５２の熱伝導性は、外部電極５
４，５５に比べて低い。従って、セラミック焼結体５２
に外部電極５４，５５から実装時に伝えられた熱が加わ
り、セラミック焼結体５２が大きな熱衝撃を受ける。そ
のため、図２に矢印Ａ，Ｂで示すように、セラミック焼
結体５２のコーナー部分において、外部電極５４，５５
に近接する部分にクラックが生じることがあった。

【０００５】上記のような実装時の熱衝撃等に起因する
クラックを防止するために、セラミック電子部品の外部
電極を、緻密な焼結金属層−ポーラスな焼結金属層−緻
密な焼結金属層−メッキ層からなる積層構造で構成する
ことが提案されている。すなわち、ポーラスな焼結金属
層を緻密な焼結金属層間に介在させることにより、焼結
体側への熱伝導性を低下させて、上記熱衝撃を緩和する
方法が知られている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記積
層構造では、ポーラスな焼結金属層の外側に再度緻密な
焼結金属層が形成されている。従って、ポーラスな焼結
金属層上に焼結金属層を形成することにより、ポーラス
な焼結金属層上の空隙が詰められ、やはり外部電極の熱
伝導性が高くならざる得なかった。そのため、図２に示
した積層コンデンサ５１の場合と同様に、実装時の半田
の熱がセラミック焼結体に加わり、セラミック焼結体に
おいて熱衝撃によりクラックが生じることがあった。

【０００７】本発明の目的は、上述した従来技術の欠点
を解消し、外部電極を通して伝えられる熱によるセラミ
ック焼結体の熱衝撃に起因するクラックや破損等を防止
することができ、かつ耐湿性を損なうことがないセラミ
ック電子部品を提供することにある。

【０００８】

【課題を解決するための手段】本発明に係るセラミック
電子部品は、セラミック焼結体と、前記セラミック焼結
体の外表面に形成された複数の外部電極とを備え、前記
外部電極が、セラミック焼結体外表面に形成されてお
り、空隙率が１０％以下である緻密な第１の焼結金属層
と、前記第１の焼結金属層上に形成されており、空隙率
が２０〜３５％の範囲にあるポーラスな第２の焼結金属
層と、前記第２の焼結金属層上に形成されたメッキ層と
を備えることを特徴とする。

【０００９】好ましくは、上記ポーラスな第２の焼結金
属層の厚みは３０μｍ以上とされる。また、好ましく
は、上記第１，第２の焼結金属層の合計厚みに対し、ポ
ーラスな第２の焼結金属層の厚みは４０％以上とされ
る。

【００１０】

【発明の実施の形態】以下、図面を参照しつつ、本発明
の具体的な実施例を説明することにより、本発明を明ら
かにする。

【００１１】図１（ａ）及び（ｂ）は、本発明の一実施
例に係るセラミック電子部品としての積層コンデンサの
断面図及び要部を拡大して示す部分切欠断面図である。
積層コンデンサ１は、誘電体セラミックスよりなるセラ
ミック焼結体２を用いて構成されている。セラミック焼
結体２は、直方体状の形状を有し、対向し合う第１，第
２の端面２ａ，２ｂを有する。

【００１２】セラミック焼結体２内には、内部電極３ａ
〜３ｆがセラミック焼結体層を介して重なり合うように
配置されている。内部電極３ａ，３ｃ，３ｅは端面２ａ
に引き出されており、内部電極３ｂ，３ｄ，３ｆは端面
２ｂに引き出されている。

【００１３】端面２ａ，２ｂを覆うように、第１，第２
の外部電極４，５がそれぞれ形成されている。外部電極
４，５は、それぞれ、端面２ａ，２ｂを覆うように形成
された第１の焼結金属層４ａ，５ａと、第１の焼結金属
層４ａ，５ａ上に形成されたポーラスな第２の焼結金属
層４ｂ，５ｂと、第２の焼結金属層４ｂ，５ｂ上に形成
された第１のメッキ層４ｃ，５ｃと、第１のメッキ層４
ｃ，５ｃ上に形成された第２のメッキ層４ｄ，５ｄとを
有する。

【００１４】第１の焼結金属層４ａ，５ａは、緻密な焼
結金属層であり、ここで緻密とは、空隙率が１０％以下
であることを示す。また、ポーラスな第２の焼結金属層
４ｂ，５ｂは、空隙率が２０〜３５％の範囲とされてい
る。

【００１５】第１のメッキ層４ｃ，５ｃは、焼結金属層
４ａ，５ａ，４ｂ，５ｂの半田喰われを防止するために
設けられており、例えばＮｉなどにより構成される。第
２のメッキ層４ｄ，５ｄは、実装に際しての半田付け性
を高めるための易半田付け性金属材料により構成されて
いる。本実施例では、第２のメッキ層４ｄ，５ｄは、Ｓ
ｎからなる。もっとも、Ｓｎに代えて、ＰｂやＳｎ−Ｐ
ｂ合金などの易半田付け性金属材料を適宜用いることが
できる。

【００１６】本実施例では、第１の焼結金属層４ａ，５
ａは、Ａｇペーストの塗布・焼付けにより形成されてお
り、第２の焼結金属層４ｂ，５ｂは、Ａｇを主体とする
導電ペーストを塗布し、焼き付けることにより形成され
ている。なお、空隙率については、後述の様々な方法で
調整することができる。

【００１７】積層コンデンサ１では、ポーラスな焼結金
属層４ｂ，５ｂの外表面に直接メッキ層４ｃ，４ｄが形
成されているので、焼結金属層４ｂ，５ｂの空隙が殆ど
埋められない。従って、ポーラスな第２の焼結金属層４
ｂ，５ｂの存在により、外部電極４，５の熱伝導性が低
められており、それによって外部からの熱がセラミック
焼結体２側へ伝わることを確実に抑制することができ
る。

【００１８】なお、上記ポーラスな第２の焼結金属層４
ｂ，５ｂを形成する方法は特に限定されず、例えば、Ａ
ｇを主体とする導電ペーストを用いる場合、該導電ペー
スト中に、Ａｇの焼結温度では焼結しないＰｄやＰｔな
ど、すなわち導電ペーストの主成分金属よりも高融点の
金属粉末を含有させておく方法、あるいは導電ペースト
中に焼付けにより飛散するカーボン粉末やセルロース系
粉末などを混合しておく方法、あるいは導電ペースト中
のガラスフリットの含有割合を高める方法など、適宜の
方法を用いることができる。

【００１９】次に、具体的な実験例につき説明する。長
さ３．０、幅１．５×厚み１．０ｍｍのチタン酸バリウ
ム系セラミックスからなるセラミック焼結体２を用意し
た。このセラミック焼結体２内には、複数の内部電極
が、８０層積層されている。なお、内部電極材料として
は、Ａｇペーストを用いた。

【００２０】次に、上記セラミック焼結体２の端面２
ａ，２ｂを覆うように、Ａｇ粉末と、ガラスフリットと
有機ビヒクルとを含む通常の導電ペーストを用い、７３
０℃の温度で焼付け、５０μｍの厚みの第１の焼結金属
層４ａ，５ａを形成した。

【００２１】次に、第１の焼結金属層４ａ，５ａ上に、
Ａｇ粉末９５重量％及びＰｄ粉末５重量％と、ガラスフ
リットと有機ビヒクルとを含む導電ペーストを塗布し、
７３０℃の温度で焼付け、厚み３０μｍの第２の焼結金
属層４ｂ，５ｂを形成した。この時、外部電極４，５の
空隙率を以下の要領で測定した。すなわち、外部電極
４，５をセラミック焼結体２の厚み方向に沿って３箇所
で切断し、得られた各断面の走査型電子顕微鏡写真によ
り各断面における空隙と空隙以外の部分の面積を求め、
空隙率（％）＝（空隙の面積／断面の面積）×１００を
求め、３つの断面の空隙率の平均値を求めた。この平均
値を本発明における空隙率とした。その結果、第１の焼
結金属層４ａ，５ａの空隙率は８％であり、第２の焼結
金属層の空隙率は２５％であった。

【００２２】上記積層コンデンサの第２の焼結金属層４
ｂ，５ｂの外表面に、Ｎｉからなる第１のメッキ層４
ｃ，５ｃ及びＳｎからなる第２のメッキ層４ｄ，５ｄを
それぞれ２μｍ及び５μｍの厚みに形成し、外部電極
４，５を完成させた。

【００２３】比較のために、第２の焼結金属層４ｂ，５
ｂを形成せずに、第１の焼結金属層の厚みを８０μｍと
したことを除いては、上記実施例と同様にして外部電極
が形成された積層コンデンサを具体例として用意した。

【００２４】上記実施例及び従来例の積層コンデンサ各
１００個を用意し、以下の要領で耐熱試験を行った。 耐熱試験…ガラスエポキシ基板の一方面の中央に形成さ
れた電極ランド間にそれぞれ接着剤で積層コンデンサを
固定し、３２５℃の半田の中に５秒間浸漬し、引き上げ
ることにより電極ランドと外部電極とを半田により接合
した。しかる後、セラミック焼結体のコーナー部分にお
ける外部電極に隣接している部分の外観を観察した。ま
た、その部分を研磨し、端面を顕微鏡で観察し、セラミ
ック焼結体におけるクラックの発生を評価した。

【００２５】上記耐熱試験において、従来例では、１０
０個の積層コンデンサ当たり２５個にクラックが発生し
たのに対し、実施例の積層コンデンサではクラックの発
生は皆無であった。

【００２６】従って、本実施例の積層コンデンサ１によ
れば、ポーラスな第２の焼結金属層４ｂ，５ｂが形成さ
れており、かつ該ポーラスな焼結金属層４ｂ，５ｂの外
表面に直接メッキ層４ｃ，５ｃが形成されているためポ
ーラスな焼結金属層４ｂ，５ｂの空隙率の低下が生じず
に、上記のように熱衝撃を緩和し得ることがわかる。

【００２７】次に、第１の焼結金属層４ａ，５ａ及び第
２の焼結金属層４ｂ，５ｂをＡｇを主成分金属として副
成分としてのＰｄの含有割合を変えることにより、第１
の焼結金属層４ａ，５ａ及び第２の焼結金属層４ｂ，５
ｂの空隙率を変化させ、種々の積層コンデンサを得た。
このようにして得られた積層コンデンサを上記と同様に
耐熱試験し、評価した。さらに、各積層コンデンサにつ
いて、耐湿負荷試験を行った。

【００２８】耐湿負荷試験…７０℃及び相対湿度９５％
の環境のもとで積層コンデンサに２５Ｖの電圧を１００
０時間印加し、試験後の積層コンデンサにおける絶縁抵
抗が所望の値より低い場合、耐湿負荷試験における耐湿
不良と判断した。

【００２９】結果を下記の表１に示す。

【００３０】

【表１】

【００３１】表１から明らかなように、第１の焼結金属
層４ａ，５ａの空隙率が１５％の場合には、耐湿不良が
発生していた。また、第１の焼結金属層４ａ，５ａの空
隙率が１０％の場合でも、第２の焼結金属層４ｂ，５ｂ
の空隙率が１５％以下の場合には、上記耐熱試験におい
て不良が発生した。また、第２の焼結金属層４ｂ，５ｂ
の空隙率が４０％の場合には、耐湿負荷試験において不
良が発生した。従って、第１の焼結金属層の空隙率は１
０％以下とすることが必要であり、第２の焼結金属層４
ｂ，５ｂの空隙率は２０〜３５％の範囲とすればよいこ
とがわかる。

【００３２】なお、上記実施例では、第１，第２の焼結
金属層を構成する主成分としての金属材料としてＡｇを
用いたが、Ａｇ以外の他の導電性材料、例えばＣｕなど
を用いてもよい。

【００３３】また、上記実施例では、積層コンデンサを
例にとり説明したが、本発明は、積層コンデンサ以外の
チップ型セラミック電子部品、例えばサーミスタ、抵
抗、バリスタ、圧電共振素子などに適用することができ
る。

【００３４】次に、上記実験例における表１の試料Ｎ
ｏ．４と同様にして、但し第１の焼結金属層及び第２の
焼結金属層の厚みを下記の表２に示すように変更したこ
とを除いては、上記と同様にして積層コンデンサを作製
し、半田の温度を３２５℃から３７５℃に変更したこと
を除いては、上記と同様にして耐熱試験を行った。結果
を下記の表２に示す。

【００３５】

【表２】

【００３６】表２から明らかなように、第２の焼結金属
層の厚みが３０μｍ以上の場合には、より厳しい耐熱試
験下でも耐熱不良は発生しなかった。さらに、第１，第
２の焼結金属層の厚みの比率を下記の表３に示すように
変更したことを除いては、表１の試料Ｎｏ．４と同様に
して、積層コンデンサを作製した。なお、第１，第２の
焼結金属層の厚みの合計は８０μｍとした。このように
して得られた積層コンデンサについて、上述した３７５
℃における耐熱試験を行った。結果を下記の表３にあわ
せて示す。

【００３７】

【表３】

【００３８】表３から明らかなように、第１，第２の焼
結金属層の合計厚みに対し、第２の焼結金属層の厚みが
４０％以上の場合には、より厳しい耐熱試験下でも耐熱
不良は発生しなかった。

【００３９】

【発明の効果】本発明に係るセラミック電子部品では、
空隙率が１０％以上の緻密な第１の焼結金属層上に、空
隙率が２０〜３５％のポーラスな第２の焼結金属層が形
成されており、第２の焼結金属層上に直接メッキ層が形
成されている。従って、ポーラスな焼結金属層上に直接
メッキ層が形成されており、第２の焼結金属層の空隙率
の低下が生じ難いので、例えば半田付け時に外部電極表
面に熱衝撃が加わったとしても、該熱衝撃がポーラスな
第２の焼結金属層により緩和される。よって、熱衝撃に
よるセラミック焼結体のクラックを抑制することができ
る。

【００４０】また、第２の焼結金属層はポーラスである
が、第１の焼結金属層が緻密であるため、セラミック焼
結体内への湿気の侵入が抑制され、さらに上記クラック
の発生の抑制によっても湿気の侵入が抑制される。よっ
て、セラミック電子部品の耐湿性を損なうことがない。

【００４１】よって、本発明によれば、表面実装され得
る電子部品として上記のように実装時の熱衝撃を緩和す
ることができ、かつ耐湿性を損なうことがないので、信
頼性に優れたチップ型セラミック電子部品を提供するこ
とが可能となる。

【００４２】ポーラスな焼結金属層の厚みが３０μｍ以
上の場合には、ポーラスな第２の焼結金属層による熱衝
撃緩和効果をより一層高めることができる。第１，第２
の焼結金属層の合計厚みに対し、ポーラスな第２の焼結
金属層の厚みが４０％以上の場合には、同様に、第２の
焼結金属層による熱衝撃緩和効果をより一層高めること
ができる。

【図面の簡単な説明】

【図１】（ａ）及び（ｂ）は、本発明の一実施例に係る
積層コンデンサを説明するための断面図及び要部を拡大
して示す部分切欠断面図。

【図２】従来の積層コンデンサが基板上に実装されてい
る状態を説明するための部分切欠断面図。

【符号の説明】

１…積層コンデンサ ２…セラミック焼結体 ２ａ，２ｂ…第１，第２の端面 ３ａ〜３ｆ…内部電極 ４，５…第１，第２の外部電極 ４ａ，５ａ…第１の焼結金属層 ４ｂ，５ｂ…ポーラスな第２の焼結金属層 ４ｃ，５ｃ…第１のメッキ層 ４ｄ，５ｄ…第２のメッキ層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川端 和昭 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 米田 康信 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E001 AB03 AF06 AH01 AH07 AJ03 5E082 AA01 AB03 BC19 BC33 EE04 EE23 EE35 FG26 GG10 GG11 GG26 GG28 JJ03 JJ12 JJ23 PP09 PP10

Claims (3)

【特許請求の範囲】
1. 【請求項１】 セラミック焼結体と、 前記セラミック焼結体の外表面に形成された複数の外部
   電極とを備え、 前記外部電極が、セラミック焼結体外表面に形成されて
   おり、空隙率が１０％以下である緻密な第１の焼結金属
   層と、 前記第１の焼結金属層上に形成されており、空隙率が２
   ０〜３５％の範囲にあるポーラスな第２の焼結金属層
   と、 前記第２の焼結金属層上に形成されたメッキ層とを備え
   ることを特徴とする、セラミック電子部品。
2. 【請求項２】 前記第２の焼結金属層の厚みが３０μｍ
   以上である、請求項１に記載のセラミック電子部品。
3. 【請求項３】 前記第１の焼結金属層及び第２の焼結金
   属層の合計厚みに対し、第２の焼結金属層の厚みが４０
   ％以上であることを特徴とする、請求項１または２に記
   載のセラミック電子部品。