JP2002203737A

JP2002203737A - 積層セラミック電子部品及びその製造方法

Info

Publication number: JP2002203737A
Application number: JP2001000777A
Authority: JP
Inventors: Kazuhide Hata; 和秀畑; Shinichiro Kuroiwa; 慎一郎黒岩; Takao Hosokawa; 孝夫細川; Yasunobu Yoneda; 康信米田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2001-01-05
Filing date: 2001-01-05
Publication date: 2002-07-19
Anticipated expiration: 2021-01-05
Also published as: JP3760770B2

Abstract

(57)【要約】【課題】シール性を確保しつつ、積層セラミック電子
部品のたわみ強度を向上させることが可能で、導電性接
着剤による実装に対応することが可能な積層セラミック
電子部品及びその製造方法を提供する。【解決手段】外部電極３を、第１電極層１１と、第２
電極層１２とを備えた複数層構造とし、かつ、第１電極
層１１中のガラスフリット含有率Ｇ１を、第２電極層１
２中のガラスフリット含有率Ｇ２と同等以上（Ｇ１≧Ｇ
２）とし、さらに、第１電極層１１の厚みＴ１を２０μ
m以上、ガラスフリット含有率Ｇ１を５vol％以上とし、
かつ、第２電極層１２の厚みＴ２を５０μm以下、ガラ
スフリット含有率Ｇ２を１５vol％以下とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、積層セラミック
電子部品及びその製造方法に関し、詳しくは、導電性接
着剤を用いて実装することが可能な積層セラミック電子
部品及びその製造方法に関する。

【０００２】

【従来の技術及び発明が解決しようとする課題】代表的
な積層セラミック電子部品の一つに、例えば、図２に示
すようなチップ型の積層セラミックコンデンサがある。
この積層セラミックコンデンサは、複数の内部電極５２
がセラミック層５１を介して互いに対向するように配設
され、かつ、その一端側が交互に異なる側の端面に引き
出されたセラミック素子６０の両端面に、内部電極５２
と導通するように一対の外部電極５３，５３が配設され
た構造を有している。そして、外部電極５３としては、
Ａｇ粉末などの導電成分やガラスフリットなどを含有す
る導電ペーストを塗布して焼き付けた下地電極上に、Ｎ
ｉめっき膜電極、Ｓｎめっき膜電極などが配設された構
造を有するものが一般的である。

【０００３】そして、図２に示すようなチップ型の積層
セラミックコンデンサを基板に実装するにあたっては、
従来は、Ｐｂ／Ｓｎ系はんだを用いて、リフローはんだ
付けなどの方法によって、外部電極を基板上の電極には
んだ付けすることにより実装されるのが一般的である。

【０００４】一方、近年、環境保護の見地から、Ｐｂを
含むはんだを使用することなく、電子部品を実装する方
法の開発が進み、無鉛はんだや、導電性接着剤を用いて
実装する方法が開発されるに至っている。

【０００５】そして、導電性接着剤を用いて実装する方
法は、無鉛はんだを用いる場合に比べて、実装時に電子
部品を熱衝撃を与えることが少ない（すなわち、実装時
に導電性接着剤を硬化させる際の加熱温度が無鉛はんだ
を溶融させる際の加熱温度よりも低い）点において、無
鉛はんだよりも優れており、用途によっては、導電性接
着剤を用いて積層セラミック電子部品を実装することが
必要になる場合がある。

【０００６】ところで、上記従来の積層セラミック電子
部品の外部電極は、上述のように、Ａｇ粉末などを導電
成分とする導電ペーストを塗布して焼き付けた下地電極
上に、Ｎｉめっき膜電極、Ｓｎめっき膜電極などが配設
された構造を有しており、かかる外部電極は、下地電
極、Ｎｉめっき膜電極、Ｓｎめっき膜電極の各電極が比
較的緻密で表面が平滑に形成されており、導電性接着剤
が硬化する際に生じる応力や、基板のたわみによる応力
などが外部電極を経て、セラミック素子に伝わりやす
く、場合によっては、積層セラミック電子部品（セラミ
ック素子）の破損を引き起こしたり、外部電極と基板上
の電極の剥離が生じたりするという問題点がある。ま
た、外部電極の表面が平滑で、接着面積が小さいことか
ら、導電性接着剤による接合強度が不十分になる場合が
あり、必ずしも十分に信頼性の高い実装を行うことがで
きない場合があるという問題点がある。

【０００７】このような問題点を解決する方法として
は、例えば、余り緻密でないポーラスな構造の外部電極
を形成する方法が考えられるが、外部電極をポーラスに
すると、導電性接着剤が硬化する際に生じる応力や、基
板のたわみによる応力などに対する積層セラミック電子
部品の耐性（以下、単に「たわみ強度」ともいう）を向
上させることは可能になるが、外部電極のシール性が不
十分になり、耐候性や耐久性が低下するという問題点が
ある。

【０００８】本願発明は、上記問題点を解決するもので
あり、たわみ強度が大きく、かつ、外部電極のシール性
に優れ、しかも、導電性接着剤による実装に対応するこ
とが可能な外部電極を備えた積層セラミック電子部品及
びその製造方法を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本願発明（請求項１）の積層セラミック電子部品
は、内部電極が埋設されたセラミック素子の表面に、外
部電極が配設された構造を有する積層セラミック電子部
品であって、外部電極が、セラミック素子の表面に形成
された第１電極層と、該第１電極層上に形成された第２
電極層とを備えた複数層構造を有しており、かつ、前記
第１電極層中のガラスフリット含有率Ｇ１と、第２電極
層中のガラスフリット含有率Ｇ２とが、Ｇ１≧Ｇ２の関
係にあり、かつ、第１電極層の厚みＴ１が２０μm以
上、かつ、ガラスフリット含有率Ｇ１が５vol％以上で
あり、第２電極層の厚みＴ２が５０μm以下、かつ、ガ
ラスフリット含有率Ｇ２が１５vol％以下であることを
特徴としている。

【００１０】外部電極を、第１電極層と、第２電極層と
を備えた複数層構造とし、かつ、第１電極層中のガラス
フリット含有率Ｇ１を、第２電極層中のガラスフリット
含有率Ｇ２と同等以上（Ｇ１≧Ｇ２）とし、さらに、第
１電極層の厚みＴ１を２０μm以上、ガラスフリット含
有率Ｇ１を５vol％以上とし、かつ、第２電極層の厚み
Ｔ２を５０μm以下、ガラスフリット含有率Ｇ２を１５v
ol％以下とすることにより、ガラスフリット含有率の高
い第１電極層によりシール性を確保するとともに、ガラ
スフリット含有率の低い、ポーラスな第２電極層によ
り、外部からの応力を緩和して、導電性接着剤が硬化す
る際に生じる応力や、基板のたわみによる応力などに対
する耐性（たわみ強度）を向上させることが可能にな
る。また、ポーラスな構造を有する第２電極層により、
導電性接着剤との接合性が向上するため、導電性接着剤
を用いて実装する場合にも、信頼性の高い実装を行うこ
とが可能になる。

【００１１】なお、第１電極層中のガラスフリット含有
率Ｇ１を、第２電極層中のガラスフリット含有率Ｇ２と
同等以上（Ｇ１≧Ｇ２）とするのが好ましいのは、かか
る要件を満たすことにより、第１電極層のシール性を向
上させて、外部電極全体のシール性を向上させることが
可能になることによる。また、第１電極層の厚みＴ１を
２０μm以上、ガラスフリット含有率Ｇ１を５vol％以上
とするのが好ましいのは、かかる要件を満たすことによ
り、必要なシール性を確保し、かつ、セラミック素子と
外部電極との接合強度を確保することが可能になること
による。また、第２電極層の厚みＴ２を５０μm以下、
ガラスフリット含有率Ｇ２を１５vol％以下とするのが
好ましいのは、かかる要件を満たすことにより、導電性
接着剤が硬化する際に生じる応力や、基板のたわみによ
る応力などに対する耐性（たわみ強度）を向上させるこ
とが可能になるとともに、導電性接着剤との接合性を向
上させることが可能になることによる。

【００１２】また、請求項２の積層セラミック電子部品
は、前記内部電極を構成する導電成分が、Ｃｕ，Ｎｉ，
Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑金属材料で
あり、前記第１電極層を構成する導電成分が、Ｃｕ，Ｎ
ｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑金属材
料であり、かつ、前記第２電極層を構成する導電成分
が、Ａｇ，Ｐｄ，Ａｕ，Ｐｔ及びそれらの合金から選ば
れる貴金属材料であることを特徴としている。

【００１３】内部電極を構成する導電成分として、Ｃ
ｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑
金属材料を用い、第１電極層を構成する導電成分とし
て、Ｃｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ば
れる卑金属材料を用い、かつ、第２電極層を構成する導
電成分として、Ａｇ，Ｐｄ，Ａｕ，Ｐｔ及びそれらの合
金選ばれる貴金属材料を用いることにより、製造コスト
の増大を抑制しつつ、導電性接着剤が硬化する際に生じ
る応力や、基板のたわみによる応力などに対する耐性
（たわみ強度）や、シール性などに関し、所望の特性を
備えた積層セラミック電子部品を得ることが可能にな
る。

【００１４】また、請求項３の積層セラミック電子部品
は、前記第１電極層の表面に、第１電極層の内部よりも
ガラスフリット含有率の高いガラスリッチ層が形成され
ていることを特徴としている。

【００１５】第１電極層の表面に、第１電極層の内部よ
りもガラスフリット含有率の高いガラスリッチ層を設け
ることにより、第１電極層のシール性能をさらに向上さ
せて、外部電極全体としてのシール性をより高めること
が可能になる。

【００１６】また、請求項４の積層セラミック電子部品
は、前記第１電極層の表面の、ガラスリッチ層のガラス
フリット含有率が１０vol％以上であることを特徴とし
ている。

【００１７】第１電極層の表面の、ガラスリッチ層のガ
ラスフリット含有率を１０vol％以上とすることによ
り、第１電極層のシール性をさらに向上させることが可
能になり、より信頼性の高い積層セラミック電子部品を
提供することが可能になる。

【００１８】また、本願発明（請求項５）の積層セラミ
ック電子部品の製造方法は、請求項３又は４記載の積層
セラミック電子部品を製造する方法であって、内部電極
が埋設されたセラミック素子の表面に、所定の割合以上
のガラスフリットを含有する導電ペーストを塗布して焼
き付けることにより、ガラスフリットを第１電極層の表
面近傍に析出させてガラスリッチ層を形成することを特
徴としている。

【００１９】内部電極が埋設されたセラミック素子の表
面に、所定の割合以上のガラスフリットを含有する導電
ペーストを塗布して焼き付けることにより、ガラスフリ
ットを表面近傍に析出させることが可能になり、特別な
工程を必要とすることなく、第１電極層の表面にガラス
リッチ層を形成することが可能になる。なお、例えば、
ガラスフリットを、焼成後の固形分に対する割合が、１
０重量％以上となるように含有させた導電ペーストを用
いることにより、ガラスフリットを表面近傍に析出させ
て、第１電極層の表面にガラスリッチ層を形成すること
が可能になる。

【００２０】

【発明の実施の形態】以下、本願発明の実施の形態を示
して、その特徴とするところをさらに詳しく説明する。
なお、以下の実施形態では、積層セラミック電子部品と
して積層セラミックコンデンサを例にとって説明する。

【００２１】［実施形態１］この実施形態１の積層セラ
ミック電子部品（積層セラミックコンデンサ）は、図１
に示すように、卑金属（この実施形態１では卑金属であ
るＮｉ）からなる複数の内部電極２がセラミック層１を
介して互いに対向するように配設され、かつ、その一端
側が交互に異なる側の端面に引き出されたセラミック素
子１０の両端部に、内部電極２と導通するように一対の
外部電極３，３を配設することにより形成されている。
なお、この積層セラミックコンデンサの寸法は、２．０
mm（Ｌ）×１．２５mm（Ｗ）×１．２５mm（Ｔ）であ
る。

【００２２】そして、外部電極３は、セラミック素子１
０の表面に形成された、内部電極２と合金化しやすい金
属（この実施形態１では卑金属であるＣｕ）からなる第
１電極層１１と、該第１電極層１１上に形成された、酸
化しにくい金属（この実施形態１では貴金属であるＡ
ｇ）からなる第２電極層１２とを備えた複数層構造を有
している。なお、外部電極３は、セラミック素子１０の
表面に、Ｃｕ粉末を導電成分とする導電ペースト（電極
ペースト）を塗布して焼き付けることにより第１電極層
（Ｃｕ電極層）１１を形成した後、第１電極層１１上に
Ａｇを導電成分とする導電ペースト（電極ペースト）を
塗布して焼き付けることにより第２電極層（Ａｇ電極
層）１２を形成して第１電極層１１と第２電極層１２か
らなる複数層構造としたものである。

【００２３】なお、この実施形態１では、表１に示すよ
うな範囲で第１電極層（Ｃｕ電極層）１１の厚みＴ１及
びガラスフリット含有率Ｇ１を変化させる一方、第２電
極層（Ａｇ電極層）１２については、厚みＴ２：２０μ
m、ガラスフリット含有率Ｇ２：５vol％一定として、積
層セラミックコンデンサを作製し、第１電極層１１の条
件が外部電極３の特性に与える影響を確認できるように
した。

【００２４】

【表１】

【００２５】＜特性の測定＞上記のようにして複数層構
造の外部電極３を形成した積層セラミックコンデンサに
ついて、耐湿性試験を行い耐湿性の良否、不良発生数を
調べるとともに、外部電極の全体的な評価を行った。な
お、耐湿性は、１８個の試料について、温度８５℃、相
対湿度８５％、定格電圧１６Ｖ、５００時間の条件で、
耐湿負荷試験を行って、不良発生数を調べたものであ
り、耐湿負荷試験において、絶縁抵抗が１０ＭΩ以下に
低下した試料を不良と判定した。その結果を表１に併せ
て示す。

【００２６】表１に示すように、第２電極層（Ａｇ電極
層）１２が、厚みＴ２：２０μm、ガラスフリット含有
率Ｇ２：５vol％一定の場合においては、第１電極層１
１の厚みＴ１が２０μm、又は３０μmの場合、第１電極
層（Ｃｕ電極層）１１中のガラスフリット含有率Ｇ１を
高めて、ガラスフリット含有率Ｇ１を５vol％又は１０v
ol％とすることにより、シール性が向上して、耐湿負荷
試験における不良の発生数が減少することがわかる。こ
れは、ガラスフリット含有率Ｇ１が５vol％以上になる
と、第１電極層１１が緻密になることによるものであ
る。

【００２７】一方、第１電極層（Ｃｕ電極層）１１の厚
みＴ１が１０μmの場合には、ガラスフリット含有率Ｇ
１を５vol％又は１０vol％に高めても、十分なシール性
を確保することができないことが確認された。

【００２８】また、第１電極層（Ｃｕ電極層）１１のガ
ラスフリット含有率Ｇ１が３vol％になると、第１電極
層１１の厚みＴ１を２０μm以上にしても、耐湿負荷試
験において不良が発生した。

【００２９】したがって、第２電極層（Ａｇ電極層）１
２の厚みＴ２が２０μm、ガラスフリット含有率Ｇ２が
５vol％の場合、十分な耐湿性を確保するためには、第
１電極層１１の厚みＴ１を２０μm以上、ガラスフリッ
ト含有率Ｇ１を５vol％以上にすることが必要であり、
かかる要件を満たすことにより、シール性が高く、耐湿
負荷試験において不良の発生しない外部電極を備えた積
層セラミックコンデンサを得ることができる。

【００３０】なお、第１電極層１１のガラスフリット含
有率Ｇ１を１０vol％以上とした場合には、第１電極層
１１の表面には、第１電極層１１の内部よりもガラスフ
リット含有率の高いガラスリッチ層が形成され、さらに
シール性が向上することが確認されている。

【００３１】［実施形態２］この実施形態２において
も、上記実施形態１の場合と同様、図１に示すような構
造の積層セラミックコンデンサを作製した。なお、図１
についての説明は上記実施形態１の該当部分の説明を援
用して、ここではその説明を省略する。

【００３２】この実施形態２では、表２に示すような範
囲で第２電極層（Ａｇ電極層）１２の厚みＴ２及びガラ
スフリット含有率Ｇ２を変化させる一方、第１電極層
（Ｃｕ電極層）１１については、厚みＴ１：５０μm、
ガラスフリット含有率Ｇ１：１５vol％一定として、積
層セラミックコンデンサを作製し、第２電極層１２の条
件が外部電極３の特性に与える影響を確認できるように
した。

【００３３】

【表２】

【００３４】＜特性の測定＞上記のようにして複数層構
造の外部電極３を形成した積層セラミックコンデンサに
ついて、第２電極層１２の厚みＴ２及びガラスフリット
含有率Ｇ２と、導電性接着剤が硬化する際に生じる応力
や、基板のたわみによる応力などに対する耐性（たわみ
強度）の関係を調べるとともに、外部電極３の全体的な
評価を行った。たわみ強度は、ガラスエポキシ基板を使
用し、導電性接着剤を用いて、積層セラミックコンデン
サをガラスエポキシ基板上に実装し、押し棒により所定
の荷重を加えて静電容量変化率を測定し、静電容量変化
率が１０％を超えたものについてたわみ強度が不良であ
ると判定した。より具体的には、たわみ量が限界値（た
わみ量：２．０mm）を越えて積層セラミックコンデンサ
に破損の生じない場合を良品と判定し、たわみ量が２．
０mmを超えずに積層セラミックコンデンサが破損した場
合を不良と判定した。なお、測定は２０個の試料につい
て行った。その結果を表２に併せて示す。

【００３５】表２に示すように、第１電極層（Ｃｕ電極
層）１１が、厚みＴ１：５０μm、ガラスフリット含有
率Ｇ１：１５vol％一定の場合においては、第２電極層
１２の厚みＴ２が４０μm、又は５０μmの場合、第２電
極層（Ａｇ電極層）１２中のガラスフリット含有率Ｇ２
を低くして、ガラスフリット含有率Ｇ２を１５vol％又
は１０vol％とすることにより、たわみ強度が向上し、
たわみ不良の発生数が減少することが確認された。これ
は、ガラスフリット含有率Ｇ２が１５vol％以下になる
と、第２電極層１２がポーラスになり、外部電極３の応
力が緩和されることによるものである。なお、第２電極
層（Ａｇ電極層）１２がポーラスであっても、第１電極
層（Ｃｕ電極層）１１によりシール性が確保されるの
で、外部電極３の全体としてのシール性が問題になるこ
とはない。

【００３６】一方、第２電極層（Ａｇ電極層）１２の厚
みＴ２が５０μmを超えて６０μmになると、ガラスフリ
ット含有率Ｇ２を１５vol％以下にしても、十分なたわ
み強度が得られないことが確認された。

【００３７】また、第２電極層（Ａｇ電極層）１２のガ
ラスフリット含有率Ｇ２が２０vol％の場合には、第２
電極層１２の厚みＴ２を５０μm以下にしても、十分な
たわみ強度が得られないことが確認された。これは、ガ
ラスフリット含有率Ｇ２が２０vol％になると、第２電
極層（Ａｇ電極層）１２のポーラス性を確保することが
できなくなることによる。

【００３８】したがって、第１電極層（Ｃｕ電極層）１
１の厚みＴ１が５０μm、ガラスフリット含有率Ｇ１が
１５vol％の場合、十分なたわみ強度を確保するために
は、第２電極層１２の厚みＴ２を５０μm以下とし、か
つ、ガラスフリット含有率Ｇ２を１５vol％以下にする
ことが必要であり、かかる要件を満たすことにより、十
分なたわみ強度を備えた積層セラミックコンデンサを得
ることが可能になる。

【００３９】なお、上記実施形態１及び２では、内部電
極がＮｉ電極、第１電極層がＣｕ電極である場合を例に
とって説明したが、内部電極及び第１電極層としてはそ
の他の種々の卑金属材料を用いることが可能である。な
お、内部電極及び第１電極層を構成する卑金属材料とし
ては、互いに合金しやすい金属材料の組み合わせとなる
ように、各卑金属材料の種類を選定することが望まし
い。

【００４０】また、上記実施形態１及び２では、第２電
極層１２がＡｇ電極層である場合について説明した、第
２電極層１２としては、Ａｇ以外にも、Ａｇ／Ｐｄ合金
その他の種々の貴金属を用いることが可能である。

【００４１】また、上記実施形態では、積層セラミック
コンデンサを例にとって説明したが、本願発明は、積層
セラミックコンデンサに限らず、積層バリスタ、積層Ｌ
Ｃ複合部品、多層基板その他の種々の積層セラミック電
子部品に広く適用することが可能である。

【００４２】本願発明はさらにその他の点においても、
上記の実施形態に限定されるものではなく、セラミック
素子を構成するセラミックの種類、内部電極や外部電極
の具体的なパターン、内部電極の積層数などに関し、発
明の要旨の範囲内において、種々の応用、変形を加える
ことが可能である。

【００４３】

【発明の効果】上述のように、本願発明（請求項１）の
積層セラミック電子部品は、外部電極を、第１電極層
と、第２電極層とを備えた複数層構造とし、かつ、第１
電極層中のガラスフリット含有率Ｇ１を、第２電極層中
のガラスフリット含有率Ｇ２と同等以上（Ｇ１≧Ｇ２）
とし、さらに、第１電極層の厚みＴ１を２０μm以上、
ガラスフリット含有率Ｇ１を５vol％以上とし、かつ、
第２電極層の厚みＴ２を５０μm以下、ガラスフリット
含有率Ｇ２を１５vol％以下とするようにしているの
で、ガラスフリット含有率の高い第１電極層によりシー
ル性を確保するとともに、ガラスフリット含有率の低
い、ポーラスな第２電極層により、外部からの応力を緩
和して、導電性接着剤が硬化する際に生じる応力や、基
板のたわみによる応力などに対する耐性（たわみ強度）
を向上させることができる。また、ポーラスな構造を有
する第２電極層により、導電性接着剤との接合性が向上
するため、導電性接着剤を用いて実装する場合にも、信
頼性の高い実装を行うことができる。

【００４４】また、請求項２の積層セラミック電子部品
のように、内部電極を構成する導電成分として、Ｃｕ，
Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑金属
材料を用い、第１電極層を構成する導電成分として、Ｃ
ｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑
金属材料を用い、かつ、第２電極層を構成する導電成分
として、Ａｇ，Ｐｄ，Ａｕ，Ｐｔ及びそれらの合金から
選ばれる貴金属材料を用いた場合、製造コストの増大を
抑制しつつ、導電性接着剤が硬化する際に生じる応力
や、基板のたわみによる応力などに対する耐性（たわみ
強度）や、シール性などに関し、所望の特性を備えた積
層セラミック電子部品を得ることができるようになる。

【００４５】また、請求項３の積層セラミック電子部品
のように、第１電極層の表面に、第１電極層の内部より
もガラスフリット含有率の高いガラスリッチ層を設ける
ようにした場合、第１電極層のシール性能をさらに向上
させて、外部電極全体としてのシール性をより高めるこ
とができる。

【００４６】また、請求項４の積層セラミック電子部品
のように、第１電極層の表面の、ガラスリッチ層のガラ
スフリット含有率を１０vol％以上とした場合、第１電
極層のシール性をさらに向上させることが可能になる。

【００４７】また、本願発明（請求項５）の積層セラミ
ック電子部品の製造方法は、内部電極が埋設されたセラ
ミック素子の表面に、所定の割合以上のガラスフリット
を含有する導電ペーストを塗布して焼き付けることによ
り、ガラスフリットを表面近傍に析出させることが可能
になり、特別な工程を必要とすることなく、第１電極層
の表面にガラスリッチ層を形成することが可能になる。

【図面の簡単な説明】

【図１】本願発明の実施形態にかかる積層セラミック電
子部品（積層セラミックコンデンサ）を示す断面図であ
る。

【図２】従来の積層セラミック電子部品（積層セラミッ
クコンデンサ）を示す断面図である。

【符号の説明】

１セラミック層２内部電極３外部電極１０セラミック素子１１第１電極層１２第２電極層

───────────────────────────────────────────────────── フロントページの続き (72)発明者細川孝夫京都府長岡京市天神二丁目26番10号株式会社村田製作所内 (72)発明者米田康信京都府長岡京市天神二丁目26番10号株式会社村田製作所内Ｆターム(参考） 5E001 AC10 AG02 AH01 5E082 AA01 AB03 EE04 EE18 EE23 EE26 EE35 FF05

Claims

【特許請求の範囲】

【請求項１】内部電極が埋設されたセラミック素子の表
面に、外部電極が配設された構造を有する積層セラミッ
ク電子部品であって、外部電極が、セラミック素子の表面に形成された第１電
極層と、該第１電極層上に形成された第２電極層とを備
えた複数層構造を有しており、かつ、前記第１電極層中のガラスフリット含有率Ｇ１と、第２
電極層中のガラスフリット含有率Ｇ２とが、Ｇ１≧Ｇ２
の関係にあり、かつ、第１電極層の厚みＴ１が２０μm以上、かつ、ガラスフ
リット含有率Ｇ１が５vol％以上であり、第２電極層の厚みＴ２が５０μm以下、かつ、ガラスフ
リット含有率Ｇ２が１５vol％以下であることを特徴と
する積層セラミック電子部品。
【請求項２】前記内部電極を構成する導電成分が、Ｃ
ｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑
金属材料であり、前記第１電極層を構成する導電成分
が、Ｃｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ば
れる卑金属材料であり、かつ、前記第２電極層を構成す
る導電成分が、Ａｇ，Ｐｄ，Ａｕ，Ｐｔ及びそれらの合
金から選ばれる貴金属材料であることを特徴とする請求
項１記載の積層セラミック電子部品。
【請求項３】前記第１電極層の表面に、第１電極層の内
部よりもガラスフリット含有率の高いガラスリッチ層が
形成されていることを特徴とする請求項１又は２記載の
積層セラミック電子部品。
【請求項４】前記第１電極層の表面の、ガラスリッチ層
のガラスフリット含有率が１０vol％以上であることを
特徴とする請求項３記載の積層セラミック電子部品。
【請求項５】請求項３又は４記載の積層セラミック電子
部品を製造する方法であって、内部電極が埋設されたセラミック素子の表面に、所定の
割合以上のガラスフリットを含有する導電ペーストを塗
布して焼き付けることにより、ガラスフリットを第１電
極層の表面近傍に析出させてガラスリッチ層を形成する
ことを特徴とする積層セラミック電子部品の製造方法。