JPH097877A - 多層セラミックチップ型コンデンサ及びその製造方法 - Google Patents

多層セラミックチップ型コンデンサ及びその製造方法

Info

Publication number
JPH097877A
JPH097877A JP8112075A JP11207596A JPH097877A JP H097877 A JPH097877 A JP H097877A JP 8112075 A JP8112075 A JP 8112075A JP 11207596 A JP11207596 A JP 11207596A JP H097877 A JPH097877 A JP H097877A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
layer
glass frit
weight
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8112075A
Other languages
English (en)
Inventor
Koji Amano
弘司 天野
Kotaro Ogura
康太郎 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP8112075A priority Critical patent/JPH097877A/ja
Priority to US08/632,115 priority patent/US5712758A/en
Publication of JPH097877A publication Critical patent/JPH097877A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Abstract

(57)【要約】 【課題】 熱衝撃サイクルに強い多層セラミックチップ
型電子部品を提供する。 【解決手段】 内部電極を有する多層セラミックコンデ
ンサ素子と、導電性金属粉末とガラスフリットを含むペ
ーストを前記多層セラミックコンデンサ素子の両端面に
焼付けることにより前記内部電極と電気的に接続された
外部電極と、当該外部電極の表面に形成されたメッキ層
とを有する多層セラミックチップ型コンデンサにおい
て、前記多層セラミックコンデンサ素子の内部電極と
外部電極とが接続される両端面の周辺部をＲ＝０．１０
ｍｍ以上の曲率半径で面取りする；および／または、
前記外部電極が、前記内部電極に接触する下塗層と、こ
の下塗層表面に形成される上塗層との２層構造を有し、
前記下塗層は導電性金属粉末に対し未溶融ガラスフリッ
トを２２〜４０重量％含有する下塗層用ペーストを用
い、前記上塗層は導電性金属粉末に対し未溶融ガラスフ
リットを０重量％超７重量％以下含有する上塗層用ペー
ストを用い、前記ガラスフリット粒子表面のみが溶ける
範囲内の温度でか焼して形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多層セラミックチッ
プ型コンデンサに関する。更に詳細には、本発明は繰り
返し熱衝撃を受けてもクラックの発生しにくい多層セラ
ミックチップ型コンデンサに関する。
【０００２】
【従来の技術】コンデンサ、チップ抵抗器またはＬＳＩ
パッケージなどの多層セラミックチップ型電子部品はそ
の実装効率の高さから、最近の小型電子機器類で多用さ
れている。
【０００３】従来の多層セラミックチップ型電子部品は
その外部電極が金属粉末と溶融されたフリットの焼結体
で形成されていたため、それ自体に剛性があり、回路基
板にはんだ付けした場合、基板の撓みにより、外部電極
を介して多層セラミックチップ型電子部品自体に応力が
直接作用し、多層セラミックチップ型電子部品の外部電
極付近にクラックが発生し易かった。
【０００４】また、外部電極は金属材料と溶融されたフ
リットの焼結体で形成されているため、熱伝導性が高
く、はんだ付け時の熱が外部電極及びこれに導通する内
部電極（金属）に伝わり、熱伝導性の低いセラミック多
層体部分との間の熱膨張の差を与え、これらを破壊した
り、クラックを発生させることがあった。
【０００５】これらの欠点を解消するため、特開平４−
２５７２１１号公報には、外部電極に機械的及び熱的緩
衝機能を付与し、電子部品本体のクラック発生を防止し
た多層セラミックチップ型電子部品が開示されている。
図９はこの多層セラミックチップ型電子部品の一例の構
成を示す概要断面図である。電子部品本体の内部電極１
１０と導通する引出電極１５０の外面に導電ペーストを
用いた緩衝材層１６０を設け、この緩衝材層１６０で引
出電極１５０の全面を覆うと共に、緩衝材層１６０の外
面にメッキ層１７０を設けて外部電極１４０を形成し、
緩衝材層１６０の機械的緩衝機能により回路基板の撓み
時における変形応力の電子部品本体への伝播を緩和し、
破壊の発生を防ぐと共に、緩衝材層１６０の熱的な緩衝
機能により熱伝導率が低下し、はんだ付け時の内部電極
へ熱伝播を少なくし、内部電極とセラミック界面の熱衝
撃によるクラックの発生を防止している。前記メッキ層
はＮｉを用いた内側層１８０と、Ｓｎ又はＳｎ／Ｐｂな
どを用いた外側層１９０で形成されている。従って、図
９のチップ型電子部品における外部電極１４０は実質的
に４層から構成されている。
【０００６】図９に示されたような従来の多層セラミッ
クチップ型電子部品は、メッキ液の侵入防止及び水素の
内部電極への吸着を抑制し、また、はんだ付け時の熱衝
撃に耐えることができる。内部電極がＰｄのため、電気
メッキ時に発生する水素が吸着して使用時に急激に膨張
するためクラックを誘発すると考えられており、水素の
吸着はゼロであることが好ましい。しかし、従来の多層
セラミックチップ型電子部品は熱衝撃の繰り返し（−５
５℃〜＋１２５℃）には数百サイクルで、クラック及び
絶縁劣化などが発生するため、より一層の高信頼性を要
求するユーザには未だ十分な満足を与えることができな
い。
【０００７】
【発明が解決しようとする課題】従って、本発明の目的
は熱衝撃サイクルに強い多層セラミックチップ型コンデ
ンサを提供することである。
【０００８】
【課題を解決するための手段】前記課題を解決するため
の手段として、内部電極を有する多層セラミックコンデ
ンサ素子と、導電性金属粉末とガラスフリットを含むペ
ーストを前記多層セラミックコンデンサ素子の両端面に
焼付けることにより前記内部電極と電気的に接続された
外部電極と、当該外部電極の表面に形成されたメッキ層
とを有する多層セラミックチップ型コンデンサにおい
て、 前記多層セラミックコンデンサ素子の内部電極と外部
電極とが接続される両端面の周辺部をＲ＝０．１０ｍｍ
以上の曲率半径で面取りする；および／または、 前記外部電極が、前記内部電極に接触する下塗層と、
この下塗層表面に形成される上塗層との２層構造を有
し、前記下塗層は導電性金属粉末に対し未溶融ガラスフ
リットを２２〜４０重量％含有する下塗層用ペーストを
用い、前記上塗層は導電性金属粉末に対し未溶融ガラス
フリットを０重量％超７重量％以下含有する上塗層用ペ
ーストを用い、前記ガラスフリット粒子表面のみが溶け
る範囲内の温度でか焼して形成する；ことを特徴とする
多層セラミックチップ型コンデンサを提供する。
【０００９】
【発明の実施の形態】従来のコンデンサ素子の電極形成
用の両端面部はＲ＝０．０３〜０．０８ｍｍ程度の曲率
半径に面取りされることがあった。この面取りの目的は
実装時のフィード詰まりを防止するためであり、面取り
の曲率半径もそれほど厳密に定められていなかった。こ
れに対して、コンデンサ素子の電極形成用の両端面部を
Ｒ＝０．１ｍｍ以上、好ましくは０．１３〜０．１５ｍ
ｍの範囲内の曲率半径に面取りすると、エッジ部分にお
ける応力が分散されるために、耐熱衝撃性を向上させる
ことができることが発見された。
【００１０】また、本発明では、２層構造外部電極にお
いて未溶融ガラスフリットを使用し、かつ、２層構造外
部電極を形成する際、フリット粒子表面のみを溶融さ
せ、内部は未溶融のままに維持することができる温度で
焼付ける。このため、従来の溶融ガラスフリットに比べ
て熱衝撃の吸収効果が高い。更に、熱膨張率を誘電体、
下塗層、上塗層及びメッキ層の順に段階的に変化させる
ことにより応力を分散させることができる。その結果、
はんだ付け温度による熱衝撃に対しクラック発生及びク
ラックから誘発される絶縁劣化発生を防止し、更に、熱
衝撃サイクルに対してもクラック発生及びクラックから
誘発される絶縁劣化発生を防止することができる。
【００１１】前記面取り又は２層構造外部電極はそ
れぞれ単独でも十分な耐熱衝撃性及び熱衝撃サイクル改
善効果を示すが、より一層優れた耐熱衝撃性及び熱衝撃
サイクル改善効果を得るために、面取り、及び２層
構造外部電極を同時に実施することが好ましい。
【００１２】図１は内部電極と外部電極とが接続される
両端面の周辺部が面取りされた本発明の多層セラミック
チップ型コンデンサの一例の部分概要断面図である。図
１に示されるように、本発明の多層セラミックチップ型
コンデンサ１は、薄いセラミック誘電体層３と内部電極
５を交互に積層した多層セラミックコンデンサ素子７を
有する。内部電極５は１枚おきに左右の外部電極（下記
で詳細に説明する）に接続されている。セラミック誘電
体は例えば、鉛リラクサ系又はチタン酸バリウム系の誘
電体及びチタン系誘電体などが使用できる。また、内部
電極としては、パラジウム、白金、銀／パラジウム合金
などの貴金属の他、ニッケルなどの卑金属も使用でき
る。セラミック誘電体層の厚みは数１０μｍ程度であ
り、層数は２０〜１００層又はこれ以上とすることがで
きる。内部電極５の端部には外部電極９が接続されてい
る。外部電極９の表面にはＮｉメッキ層１１が鍍着さ
れ、更にこのメッキ層１１の表面にはんだメッキ（例え
ば、Ｓｎ又はＳｎ／Ｐｂ）層１３が鍍着されている。図
１に示された多層セラミックチップ型コンデンサにおけ
る外部電極９は従来から慣用されている外部電極材料か
ら形成することができる。
【００１３】多層セラミックコンデンサ素子７の内部電
極と外部電極との接合面の両長辺と両短辺は０．１０ｍ
ｍ以上の曲率半径（Ｒ）に面取りされている。０．１３
〜０．１５ｍｍの範囲内の曲率半径が好ましい。長辺と
短辺が交差する４つのコーナー部の曲率半径は、長辺の
面取りと短辺の面取りが加重するため０．１３〜０．１
５のｍｍ曲率半径よりも大きくなることがある。素子の
外部電極接合面をＲ＝０．１０ｍｍ以上に面取りする
と、エッジ部分における応力が分散されるために、耐熱
衝撃性及び熱衝撃サイクルを向上させることができる。
Ｒ＝０．１５ｍｍ超の曲率半径も使用できるが、耐熱衝
撃性及び熱衝撃サイクル向上効果が飽和するので、処理
コストがかかるだけで不経済になる。
【００１４】多層セラミックコンデンサ素子自体は当業
者に周知の方法で製造できる。周知の方法で得られた多
層セラミックコンデンサ素子を研磨剤の電融アルミナ及
びタングステンカーバイト粉末と共に適当なポットに入
れ、このポット内に水又は適当な有機媒体を入れ回転さ
せることにより、素子の内部電極を露出させ、外部電極
との接合を向上させる一方、外周の辺部を面取りするこ
とができる。その他の研磨剤も使用できる。ポットの回
転速度及び回転時間は所望の外周の曲率半径に応じて当
業者が適宜決定することができる。例えば、事前に各曲
率半径に応じた回転速度及び回転時間を実験的に決定し
ておくことにより、実際の製造に必要な処理条件を容易
に決定することができる。
【００１５】図２は多層セラミックコンデンサ素子の外
部電極接合面の辺部の面取り効果を立証する特性図であ
る。素子の外部電極接合面の辺部を面取りし、−５５℃
と＋１２５℃の温度を１サイクルとして３００サイクル
の周期で熱衝撃サイクル試験を行った。図示されている
ように、接合面の辺部をＲ＝０．１３ｍｍ以上に面取り
すると不良率（クラック発生率）は０％になる。
【００１６】図３は、２層構造外部電極を有する本発明
の多層セラミックチップ型コンデンサの一例の部分概要
断面図である。図示されているように、多層セラミック
コンデンサ素子７の端面に接合される外部電極９は下塗
層９ａと上塗層９ｂの２層構造を有する。下塗層９ａは
概ね、銀、パラジウム、白金及び／又は銅などの導電性
金属粉末にＰｂＯ，ＳｉＯ2，Ａｌ2Ｏ3，Ｂ2Ｏ3及びＺ
ｎＯからなる未溶融フリットを２２〜４０重量％（ペー
スト内の無機成分の重量を基準にして）配合し、エチル
セルロース及びターピオネールからなるビヒクルと混練
した下塗層用ペーストを用いて形成され、上塗層９ｂは
概ね、銀、パラジウム、白金及び／又は銅などの導電性
金属にＰｂＯ，ＳｉＯ2，Ａｌ2Ｏ3，Ｂ2Ｏ3及びＺｎＯ
からなる未溶融フリットを０重量％超７重量％以下（ペ
ースト内の無機成分の重量を基準にして）配合し、エチ
ルセルロース及びターピオネールからなるビヒクルと混
練した上塗層用ペーストを用いて形成される。
【００１７】図４は下塗層用ペースト内の未溶融ガラス
フリットの配合量と静電容量の関係を示す特性図であ
る。図示されているように、配合量が４０重量％を越え
ると静電容量が急激に低下してくる。下塗層用ペースト
における未溶融フリットの配合量が２２重量％未満でも
静電容量比は１００％であるが、所望の熱衝撃サイクル
向上効果が得られない。従って、下塗層用ペースト内の
未溶融ガラスフリットの配合量は２２〜４０重量％の範
囲内が好ましい。
【００１８】一方、上塗層用ペーストにおける未溶融フ
リットの配合量が７重量％超では、メッキ膜の付着性が
悪かったり、あるいはメッキが付きにくいなどの不都合
が生じるので好ましくない。上塗層用ペーストにおける
未溶融フリットの配合量が０％でも、焼付後に下塗層内
のフリットが拡散してくるので、最終製品の上塗層内に
は若干量の未溶融フリットが存在できるが、確実に存在
させるために、上塗層用ペーストに未溶融ガラスフリッ
トを必ず配合することが好ましい。
【００１９】下塗層９ａの焼付後の厚さは５〜２０μｍ
の範囲内であり、上塗層９ｂの焼付後の厚さは２０〜１
００μｍの範囲内であり、下塗層に比べて上塗層のほう
が厚いことが好ましい。下塗層に対して上塗層を厚くす
ると熱応力を効果的に吸収することができる。下塗層９
ａの焼付後の厚さが５μｍ未満の場合、外部電極の付着
性が小さくなり、あるいはメッキ液の侵入などにより絶
縁劣化などの問題が生じる。一方、２０μｍ超の場合、
静電容量が１００％得られないなどの不都合が生じる。
また、上塗層９ｂの焼付後の厚さが２０μｍ未満では、
静電容量が１００％得られず、メッキの付きが悪くなる
などの問題が生じる。一方、１００μｍ超では所期の効
果が飽和し、不経済になるだけであり、好ましくない。
【００２０】下塗層用ペーストをターピオネール、ジエ
チレングリコール：モノブチルエーテルアセテートなど
の溶剤で希釈し、素子の端面に塗布し、１８０〜２３０
℃で８〜１５分間乾燥し、同様に上塗層用ペーストを希
釈し、前記下塗層上に塗布し、乾燥する。次いで、２０
℃／分の昇温速度で、昇温し、６００〜７００℃の温度
で１０〜２０分間維持して焼付し、その後、徐冷しなが
ら室温にまで放冷させる。別法として、下塗層を塗布し
乾燥後、焼付し、この焼付した下塗層に上塗層用ペース
トを塗布し、乾燥した後、再び焼付することによっても
外部電極を形成することができる。後者の方法で重要な
ことは、下塗層の焼付に使用された温度よりも上塗層の
焼付に使用される温度のほうが低いことである。何れの
方法でも、最も重要なことは、使用される焼付温度は未
溶融フリット粒子の表面のみを溶融させ、内部は未溶融
のままに維持することができる温度でなければならな
い。未溶融フリットを用いて焼付時にフリット粒子の表
面だけをガラス化させることにより耐熱衝撃性、熱衝撃
サイクルを向上させることができるばかりか、メッキ液
の侵入及び水素の吸着を防止できる。従来の溶融フリッ
トを用いた場合、外部電極をたとえ２層構造にしても、
メッキ液の侵入及び水素の吸着は防止できても、熱衝撃
を吸収することはできない。
【００２１】焼結２層構造外部電極の表面へのメッキ層
の形成は当業者に周知の方法で行うことができる。メッ
キは、Ｎｉメッキ層、続いてＳｎ又はＳｎ／Ｐｂはんだ
メッキ層の順に行われる。メッキ層は電解メッキ及び無
電解メッキの何れの方法でも形成できる。メッキ層の膜
厚は特に限定されない。一般的に、３μｍ〜５μｍの範
囲内である。当業者に常用されている膜厚を適宜使用で
きる。
【００２２】図５は内部電極と外部電極とが接続される
両端面の周辺部が面取りされ、かつ、２層構造外部電極
を有する本発明の多層セラミックチップ型コンデンサの
一例の部分概要断面図である。このような構造にするこ
とにより非常に優れた耐熱衝撃性及び熱衝撃サイクルを
有する多層セラミックチップ型コンデンサが得られる。
【００２３】
【実施例】次に本発明の多層セラミックチップ型電子部
品の耐熱衝撃性及び熱衝撃サイクル改善効果を実施例及
び比較例により例証する。
【００２４】実施例１ 図１に示されるような構造を有する多層セラミックチッ
プ型コンデンサを製造した。(a)素子の面取り 多層セラミックコンデンサ素子７のセラミック誘電体３
はチタン酸バリウム系であり、内部電極５はＡｇ70Ｐｄ
30の合金を使用した。層数は２５層であり、長さ２ｍ
ｍ，幅１．２５ｍｍ，厚さ０．６ｍｍの寸法を有する。
この素子を、平均粒径４０メッシュの電融アルミナ５０
重量％と平均粒径４０メッシュのタングステンカーバイ
ト５０重量％からなる混合粉末と共に、ポットにいれ、
７８ｒｐｍの回転速度で室温で１２時間回転させ、外部
電極形成用端面の周辺部をＲ＝０．１３ｍｍの曲率半径
に面取りした。(b)外部電極の形成 平均粒径が３μｍのＡｇ粉末９１．３重量％（無機成分
の総重量を基準にして）と、このＡｇ粉末に対して８．
７重量％（無機成分の総重量を基準にして）のＰｂＯ／
ＳｉＯ／ＺｎＯからなる、平均粒径が５μｍの溶融ガラ
スフリット粒子を２０ｍｌのエチルセルロース／ターピ
オネール混液からなるビヒクルと共に混練してペースト
を調製した。このペーストを前記素子の面取りされた両
端面に焼付け後の厚さが１００μｍになるように塗布
し、大気圧下で２００℃で１５分間乾燥した。その後、
８００℃で１０分間焼付し、外部電極を形成した。(c)Ｎｉメッキ層の形成 中性ニッケル浴を使用して、濃度５００ｇ／ｌ、電流密
度０．０３Ａ／ｄｍ2、浴温度５０℃で２時間かけ、外
部電極表面に膜厚３μｍのＮｉメッキ膜を形成した。ア
ノードはＮｉ／１００を使用した。(d)はんだメッキ層の形成 中性はんだメッキ浴（Ｓｎ／Ｐｂ）を使用し、濃度２５
ｇ／ｌ、電流密度０．０２Ａ／ｄｍ2、浴温度３０℃で
２時間かけ、Ｎｉメッキ層表面に膜厚３μｍのＳｎ／Ｐ
ｂメッキ膜を形成した。アノードはＳｎ／Ｐｂを使用し
た。
【００２５】比較例１ 実施例１で使用された素子と同じ素子を用いて、７８ｒ
ｐｍの回転速度で６時間回転させることにより、外部電
極形成用端面の周辺部をＲ＝０．０８ｍｍに面取りした
こと以外は実施例１と同様な方法でコンデンサを形成し
た。
【００２６】Ｒ＝０．１３ｍｍに面取りされた実施例１
のコンデンサ３０個と、Ｒ＝０．０８ｍｍに面取りされ
た比較例１のコンデンサ３０個とを、−５５℃と＋１２
５℃の温度を１サイクルとして熱衝撃サイクル試験を行
った。結果を図６に示す。図示されているように、接合
面の辺部をＲ＝０．１３ｍｍに面取りすると３００サイ
クルまで不良率（クラック発生率）は０％であり、４０
０サイクルでは約２０％となり、５００サイクルでは約
４０％になる。これに対し、Ｒ＝０．０８ｍｍの対照品
は１００サイクルまでは不良率０％であるが、３００サ
イクルでは４０％超、５００サイクルでは約９０％にま
で達する。
【００２７】実施例２ 図３に示されるような構造を有する多層セラミックチッ
プ型コンデンサを製造した。(a)素子の処理 多層セラミックコンデンサ素子７のセラミック誘電体３
はチタン酸バリウム系であり、内部電極５はＡｇ70Ｐｄ
30の合金を使用した。積層数は１５層であり、長さ２ｍ
ｍ，幅１．２５ｍｍ，厚さ０．６ｍｍの寸法を有する。
この素子を平均粒径４０メッシュの電融アルミナ５０重
量％と平均粒径４０メッシュのタングステンカーバイト
５０重量％からなる混合粉末と共に、ポットにいれ、７
８ｒｐｍの回転速度で６時間回転させることにより、外
部電極形成用端面の周辺部をＲ＝０．０８ｍｍに形成し
た(b)外部電極用下塗層の形成 平均粒径が３μｍのＡｇ粉末６０重量％（無機成分の総
重量を基準にして）と、このＡｇ粉末に対して４０重量
％（無機成分の総重量を基準にして）のＰｂＯ／ＳｉＯ
2／Ａｌ2Ｏ3／Ｂ2Ｏ3／ＺｎＯからなる、平均粒径が５
μｍの未溶融仮焼ガラスフリット粒子を２０ｍｌのエチ
ルセルロース／ターピオネール混液からなるビヒクルと
共に混練して下塗層用ペーストを調製した。このペース
トを前記素子の面取りされた両端面に焼付け後の厚さが
２０μｍになるように塗布し、大気圧下で２００℃で１
５分間乾燥した。(c)外部電極用上塗層の形成 平均粒径が３μｍのＡｇ粉末９７．５重量％（無機成分
の総重量を基準にして）と、このＡｇ粉末に対して２．
５重量％（無機成分の総重量を基準にして）のＰｂＯ／
ＳｉＯ2／Ａｌ2Ｏ3／Ｂ2Ｏ3／ＺｎＯからなる、平均粒
径が５μｍの未溶融ガラスフリット粒子を２０ｍｌのエ
チルセルロース／ターピオネール混液からなるビヒクル
と共に混練して上塗層用ペーストを調製した。このペー
ストを前記素子の面取りされた両端面に焼付け後の厚さ
が６０μｍになるように塗布し、大気圧下で２００℃で
１５分間乾燥した。(d)外部電極の焼結 上塗層の乾燥後、２０℃／分の速度で昇温し、６００℃
に達した後、この温度を２０分間維持して未溶融ガラス
フリットを焼付し、フリット粒子の表面だけを溶融さ
せ、内部は未溶融のままに維持した。(e)Ｎｉメッキ層の形成 中性ニッケル浴を使用して、濃度５００ｇ／ｌ、電流密
度０．０３Ａ／ｄｍ2、浴温度５０℃で２時間かけ、外
部電極表面に膜厚３μｍのＮｉメッキ膜を形成した。ア
ノードはＮｉ／１００を使用した。(f)はんだメッキ層の形成 中性はんだメッキ浴（Ｓｎ／Ｐｂ）を使用し、濃度２５
ｇ／ｌ、電流密度０．０２Ａ／ｄｍ2、浴温度３０℃で
２時間かけ、Ｎｉメッキ層表面に膜厚３μｍのＳｎ／Ｐ
ｂメッキ膜を形成した。アノードはＳｎ／Ｐｂを使用し
た。
【００２８】実施例２で得られた各コンデンサ３０個に
ついて、−５５℃と＋１２５℃の温度を１サイクルとし
て熱衝撃サイクル試験を行った。結果を図７に示す。図
７には比較例１で得られたコンデンサの熱衝撃サイクル
試験の結果（図６参照）を併せて記載した。図示されて
いるように、たとえＲ＝０．１ｍｍ以上に面取りがされ
ていなくても、本発明に従って外部電極を２層構造化す
ると５００サイクルまで不良率を０％に抑えることがで
きる。これらの結果から、Ｒ＝０．１ｍｍ以上に面取り
もされておらず、しかも、従来の単一層外部電極構造を
有する比較例１のコンデンサに比べて、本発明の２層構
造外部電極を有するコンデンサは非常に優れた耐熱衝撃
性及び熱衝撃サイクルを有することが理解できる。
【００２９】実施例３ 図５に示されるような構造を有する多層セラミックチッ
プ型コンデンサを製造した。(a)素子の面取り 多層セラミックコンデンサ素子７のセラミック誘電体３
はチタン酸バリウム系であり、内部電極５はＡｇ70Ｐｄ
30の合金を使用した。積層数は１５層であり、長さ２ｍ
ｍ，幅１．２５ｍｍ，厚さ０．６ｍｍの寸法を有する。
この素子を、平均粒径４０メッシュの電融アルミナ５０
重量％と平均粒径４０メッシュのタングステンカーバイ
ト５０重量％からなる混合粉末と共に、ポットにいれ、
７８ｒｐｍの回転速度で室温で１２時間回転させ、外部
電極形成用端面の周辺部をＲ＝０．１３ｍｍの曲率半径
に面取りした。(b)外部電極用下塗層の形成 平均粒径が３μｍのＡｇ粉末６０重量％（無機成分の総
重量を基準にして）と、このＡｇ粉末に対して４０重量
％（無機成分の総重量を基準にして）のＰｂＯ／ＳｉＯ
2／Ａｌ2Ｏ3／Ｂ2Ｏ3／ＺｎＯからなる、平均粒径が５
μｍの未溶融仮焼ガラスフリット粒子を２０ｍｌのエチ
ルセルロース／ターピオネール混液からなるビヒクルと
共に混練して下塗層用ペーストを調製した。このペース
トを前記素子の面取りされた両端面に焼付け後の厚さが
２０μｍになるように塗布し、大気圧下で２００℃で１
５分間乾燥した。(c)外部電極用上塗層の形成 平均粒径が３μｍのＡｇ粉末９７．５重量％（無機成分
の総重量を基準にして）と、このＡｇ粉末に対して２．
５重量％（無機成分の総重量を基準にして）のＰｂＯ／
ＳｉＯ2／Ａｌ2Ｏ3／Ｂ2Ｏ3／ＺｎＯからなる、平均粒
径が５μｍの未溶融ガラスフリット粒子を２０ｍｌのエ
チルセルロース／ターピオネール混液からなるビヒクル
と共に混練して上塗層用ペーストを調製した。このペー
ストを前記素子の面取りされた両端面に焼付け後の厚さ
が６０μｍになるように塗布し、大気圧下で２００℃で
１５分間乾燥した。(d)外部電極の焼結 上塗層の乾燥後、２０℃／分の速度で昇温し、６００℃
に達した後、この温度を２０分間維持して未溶融ガラス
フリットを焼付し、フリット粒子の表面だけを溶融さ
せ、内部は未溶融のままに維持した。(e)Ｎｉメッキ層の形成 中性ニッケル浴を使用して、濃度５００ｇ／ｌ、電流密
度０．０３Ａ／ｄｍ2、浴温度５０℃で２時間かけ、外
部電極表面に膜厚３μｍのＮｉメッキ膜を形成した。ア
ノードはＮｉ／１００を使用した。(f)はんだメッキ層の形成 中性はんだメッキ浴（Ｓｎ／Ｐｂ）を使用し、濃度２５
ｇ／ｌ、電流密度０．０２Ａ／ｄｍ2、浴温度３０℃で
２時間かけ、Ｎｉメッキ層表面に膜厚３μｍのＳｎ／Ｐ
ｂメッキ膜を形成した。アノードはＳｎ／Ｐｂを使用し
た。
【００３０】実施例３で得られたコンデンサのサンプル
３０個について熱衝撃サイクル試験を行った。−５５℃
と＋１２５℃の温度を１サイクルとし、この熱衝撃サイ
クルの回数と不良率（クラック発生率）との関係を図８
に示す。図８には、実施例１、実施例２及び比較例１で
得られた各コンデンサの熱衝撃サイクル試験の結果も併
せて記入した。図示されているように、実施例３のサン
プルは１０００サイクル経過後でも不良率は０％であ
る。実施例１のサンプルは３００サイクルを越えると不
良率が上昇し始める。一方、実施例２のサンプルは１０
００サイクルにおける不良率が２０％超となる。従っ
て、図７及び図８に示された結果から、実施例１におけ
る面取りと実施例２における２層構造外部電極を併用す
ると、それぞれを単独で使用する場合に比べて一層優れ
た耐熱衝撃性及び熱衝撃サイクルが得られることが理解
できる。
【００３１】実施例３で得られたサンプルの素子の熱膨
張率は１．７５×１０-6であり、外部電極下塗層の熱膨
張率は１．０９×１０-6であり、外部電極上塗層の熱膨
張率は１．２８×１０-5である。このため、下塗層が熱
膨張緩衝層となり、素子と外部電極との接合界面で応力
集中が起こらず、逆に応力分散が起こるために耐熱衝撃
性に優れた製品が得られる。これに対し、従来の１回塗
り外部電極を有するサンプルでは、素子の熱膨張率は
１．７５×１０-6であり、外部電極の熱膨張率が１．２
８×１０-5であると、素子と外部電極との接合界面に熱
衝撃による応力集中が起こり、耐熱衝撃性の低い製品し
か得られない。
【００３２】本発明の多層セラミックチップ型コンデン
サは、このタイプのコンデンサとして必要な静電容量、
誘電正接及び絶縁抵抗を有していた。また、はんだ耐熱
性の点では、はんだ喰われがなく、はんだの熱衝撃に伴
うクラック発生及び接合剥がれや絶縁抵抗の劣化が生じ
ない。更に、はんだ付け後の製品が熱衝撃サイクル、熱
衝撃、曲げなどに対し非常に強い耐性を有する。２層構
造外部電極の下塗層及び上塗層のいずれにもボイドが存
在せず、メッキ液の侵入及び水素の侵入を確実に防止す
ることができる。本発明によれば、下塗層でメッキ液及
び水素の侵入を防止し、上塗層でメッキ層との付着性を
向上させている。
【００３３】本発明の２層構造外部電極はコンデンサの
他、チップ抵抗器、ＬＳＩパッケージなどに応用するこ
とができる。その他の電子部品についても当然使用でき
る。このような電子部品は当業者に周知である。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
素子の外部電極形成用端面の周辺部をＲ＝０．１０ｍｍ
以上の曲率半径に面取りし、外部電極を２層構造化する
ことにより優れた耐熱衝撃性及び熱衝撃サイクルを得る
ことができる。特に、外部電極において、未溶融ガラス
フリットを使用し、かつ、２層構造外部電極を形成する
際、フリット粒子表面のみを溶融させ、内部は未溶融の
ままに維持することができる温度で焼付ける。このた
め、従来の溶融ガラスフリットに比べて熱衝撃の吸収効
果が高い。更に、熱膨張率を誘電体、下塗層、上塗層及
びメッキ層の順に段階的に変化させることにより熱膨張
応力を分散させることができる。その結果、はんだ付け
温度による熱衝撃に対しクラック発生及び絶縁劣化発生
を防止することができる。また、製品の使用中に高温と
低温の熱衝撃サイクルを被っても、このような熱衝撃サ
イクルに伴うクラック発生及び絶縁劣化発生を防止する
ことができる。従って、本発明の製品は長期間にわたっ
て高い信頼性を維持することができる。
【図面の簡単な説明】
【図１】本発明による多層セラミックチップ型電子部品
の一例の部分概要断面図である。
【図２】セラミック素子の端面を面取りする際の、面取
り曲率半径と不良率との関係を示す特性図である。
【図３】本発明による多層セラミックチップ型電子部品
の別の例の部分概要断面図である。
【図４】外部電極の下塗層用ペースト内の未溶融フリッ
ト配合量と静電容量比との関係を示す特性図である。
【図５】本発明による多層セラミックチップ型電子部品
の更に別の例の部分概要断面図である。
【図６】実施例１及び比較例１で得られた各コンデンサ
の熱衝撃サイクル数と不良率との関係を示す特性図であ
る。
【図７】実施例２及び比較例１で得られた各コンデンサ
の熱衝撃サイクル数と不良率との関係を示す特性図であ
る。
【図８】実施例１、実施例２、実施例３及び比較例１で
得られた各コンデンサの熱衝撃サイクル数と不良率との
関係を示す特性図である。
【図９】従来の多層セラミックチップ型電子部品の一例
の部分概要断面図である。
【符号の説明】
１ 本発明の多層セラミックチップコンデンサ ３ セラミック誘電体層 ５ 内部電極 ７ 多層セラミックコンデンサ素子 ９ 外部電極 ９ａ 外部電極下塗層 ９ｂ 外部電極上塗層 １１ Ｎｉメッキ層 １３ はんだメッキ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｇ 4/30 ３１１ 9174−5Ｅ Ｈ０１Ｇ 1/147 Ａ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】内部電極を有する多層セラミックコンデン
    サ素子と、導電性金属粉末とガラスフリットを含むペー
    ストを前記多層セラミックコンデンサ素子の両端面に焼
    付けることにより前記内部電極と電気的に接続された外
    部電極と、該外部電極の表面に形成されたメッキ層とを
    有する多層セラミックチップ型コンデンサにおいて、前
    記多層セラミックコンデンサ素子の内部電極と外部電極
    とが接続される両端面の周辺部がＲ＝０．１０ｍｍ以上
    の曲率半径で面取りされていることを特徴とする多層セ
    ラミックチップ型コンデンサ。
  2. 【請求項２】 Ｒが０．１３〜０．１５ｍｍの範囲内で
    ある請求項１の多層セラミックチップ型コンデンサ。
  3. 【請求項３】 内部電極を有する多層セラミックコンデ
    ンサ素子と、導電性金属粉末とガラスフリットを含むペ
    ーストを前記多層セラミックコンデンサ素子の両端面に
    焼付けることにより前記内部電極と電気的に接続された
    外部電極と、該外部電極の表面に形成されたメッキ層と
    を有する多層セラミックチップ型コンデンサにおいて、
    前記外部電極が、前記内部電極に接触する下塗層と、こ
    の下塗層表面に形成される上塗層との２層構造を有し、
    前記下塗層は導電性金属粉末に対し未溶融仮焼ガラスフ
    リットを２２〜４０重量％（ペースト内の無機成分の重
    量を基準にして）含有する下塗層用ペーストを用い、前
    記上塗層は導電性金属粉末に対し未溶融ガラスフリット
    を０重量％超７重量％以下（ペースト内の無機成分の重
    量を基準にして）含有する上塗層用ペーストを用い、前
    記ガラスフリット粒子表面のみが溶ける範囲内の温度で
    焼付して形成されたことを特徴とする多層セラミックチ
    ップ型コンデンサ。
  4. 【請求項４】 未溶融ガラスフリットはＰｂＯ，ＳｉＯ
    2，Ａｌ2Ｏ3，Ｂ2Ｏ3及びＺｎＯからなる請求項３のコ
    ンデンサ。
  5. 【請求項５】 下塗層の焼付後の厚さは５〜２０μｍの
    範囲内であり、上塗層の焼付後の厚さは２０〜１００μ
    ｍであり、下塗層よりも上塗層の方が厚い請求項３のコ
    ンデンサ。
  6. 【請求項６】 内部電極を有する多層セラミックコンデ
    ンサ素子と、導電性金属粉末とガラスフリットを含むペ
    ーストを前記多層セラミックコンデンサ素子の両端面に
    焼付けることにより前記内部電極と電気的に接続された
    外部電極と、該外部電極の表面に形成されたメッキ層と
    を有する多層セラミックチップ型コンデンサにおいて、
    前記多層セラミックコンデンサ素子の内部電極と外部電
    極とが接続される両端面の周辺部がＲ＝０．１０ｍｍ以
    上の曲率半径で面取りされており、前記外部電極が、前
    記内部電極に接触する下塗層と、この下塗層表面に形成
    される上塗層との２層構造を有し、前記下塗層は導電性
    金属粉末に対し未溶融仮焼ガラスフリットを２２〜４０
    重量％（ペースト内の無機成分の重量を基準にして）含
    有する下塗層用ペーストを用い、前記上塗層は導電性金
    属粉末に対し未溶融ガラスフリットを０重量％超７重量
    ％以下（ペースト内の無機成分の重量を基準にして）含
    有する上塗層用ペーストを用い、前記ガラスフリット粒
    子表面のみが溶ける範囲内の温度で焼付して形成された
    ことを特徴とする多層セラミックチップ型コンデンサ。
  7. 【請求項７】 Ｒが０．１３〜０．１５ｍｍの範囲内で
    ある請求項４の多層セラミックチップ型コンデンサ。
  8. 【請求項８】 未溶融ガラスフリットはＰｂＯ，ＳｉＯ
    2，Ａｌ2Ｏ3，Ｂ2Ｏ3及びＺｎＯからなる請求項６のコ
    ンデンサ。
  9. 【請求項９】 下塗層の焼付後の厚さは５〜２０μｍの
    範囲内であり、上塗層の焼付後の厚さは２０〜１００μ
    ｍであり、下塗層よりも上塗層の方が厚い請求項６のコ
    ンデンサ。
  10. 【請求項１０】 内部電極を有する多層セラミックコン
    デンサ素子と、導電性金属粉末とガラスフリットを含む
    ペーストを前記多層セラミックコンデンサ素子の両端面
    に焼付けることにより前記内部電極と電気的に接続され
    た外部電極と、該外部電極の表面に形成されたメッキ層
    とを有する多層セラミックチップ型コンデンサの製造方
    法において、 内部電極を有する多層セラミックコンデンサ素子を準備
    するステップと、 前記多層セラミックコンデンサ素子の内部電極に外部電
    極を接続すべき端面の周辺部をＲ＝０．１ｍｍ以上の曲
    率半径に面取りするステップと、 前記面取りされた端面に、導電性金属粉末に対し未溶融
    ガラスフリットを２２〜４０重量％（ペースト内の無機
    成分の重量を基準にして）含有する下塗層用ペーストを
    塗布し、乾燥するステップと、 前記乾燥した下塗層の表面に導電性金属粉末に対し未溶
    融ガラスフリットを０重量％超７重量％以下（ペースト
    内の無機成分の重量を基準にして）含有する上塗層用ペ
    ーストを塗布し、乾燥するステップと、 前記乾燥下塗層及び上塗層を前記未溶融ガラスフリット
    粒子の表面のみが溶融し、内部は未溶融のままに維持で
    きる温度で焼付して２層構造外部電極を形成させるステ
    ップと、 前記形成外部電極の表面にメッキ層を形成するステップ
    とからなることを特徴とする多層セラミックチップ型コ
    ンデンサの製造方法。
  11. 【請求項１１】 Ｒが０．１３〜０．１５ｍｍの範囲内
    である請求項１０の方法。
  12. 【請求項１２】 未溶融ガラスフリットはＰｂＯ，Ｓｉ
    Ｏ2，Ａｌ2Ｏ3，Ｂ2Ｏ3及びＺｎＯからなる請求項１０
    の方法。
  13. 【請求項１３】 下塗層の焼付後の厚さは５〜２０μｍ
    の範囲内であり、上塗層の焼付後の厚さは２０〜１００
    μｍであり、下塗層よりも上塗層の方が厚い請求項１０
    の方法。
  14. 【請求項１４】 内部電極を有する多層セラミックコン
    デンサ素子と、導電性金属粉末とガラスフリットを含む
    ペーストを前記多層セラミックコンデンサ素子の両端面
    に焼付けることにより前記内部電極と電気的に接続され
    た外部電極と、該外部電極の表面に形成されたメッキ層
    とを有する多層セラミックチップ型コンデンサの製造方
    法において、 内部電極を有する多層セラミックコンデンサ素子を準備
    するステップと、 前記多層セラミックコンデンサ素子の内部電極に外部電
    極を接続すべき端面の周辺部をＲ＝０．１ｍｍ以上の曲
    率半径に面取りするステップと、 前記面取りされた端面に、導電性金属粉末に対し未溶融
    ガラスフリットを２２〜４０重量％（ペースト内の無機
    成分の重量を基準にして）含有する下塗層用ペーストを
    塗布し、乾燥後、前記未溶融ガラスフリット粒子の表面
    のみが溶融し、内部は未溶融のままに維持できる温度で
    焼付して下塗層を形成するステップと、 前記焼付下塗層の表面に導電性金属粉末に対し未溶融ガ
    ラスフリットを０重量％超７重量％以下（ペースト内の
    無機成分の重量を基準にして）含有する上塗層用ペース
    トを塗布し、乾燥後、前記未溶融ガラスフリット粒子の
    表面のみが溶融し、内部は未溶融のままに維持でき、前
    記下塗層の焼付に使用された温度よりも低い温度で焼付
    して上塗層を形成すると共に、下塗層と上塗層とからな
    る２層構造外部電極を形成するステップと、 前記形成外部電極の表面にメッキ層を形成するステップ
    とからなることを特徴とする多層セラミックチップ型コ
    ンデンサの製造方法。
  15. 【請求項１５】 Ｒが０．１３〜０．１５ｍｍの範囲内
    である請求項１４の方法。
  16. 【請求項１６】 未溶融ガラスフリットはＰｂＯ，Ｓｉ
    Ｏ2，Ａｌ2Ｏ3，Ｂ2Ｏ3及びＺｎＯからなる請求項１４
    の方法。
  17. 【請求項１７】 下塗層の焼付後の厚さは５〜２０μｍ
    の範囲内であり、上塗層の焼付後の厚さは２０〜１００
    μｍであり、下塗層よりも上塗層の方が厚い請求項１４
    の方法。
JP8112075A 1995-04-18 1996-04-09 多層セラミックチップ型コンデンサ及びその製造方法 Pending JPH097877A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8112075A JPH097877A (ja) 1995-04-18 1996-04-09 多層セラミックチップ型コンデンサ及びその製造方法
US08/632,115 US5712758A (en) 1995-04-18 1996-04-15 Multilayer ceramic chip capacitor and a process for its manufacture

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11650795 1995-04-18
JP7-116507 1995-04-18
JP8112075A JPH097877A (ja) 1995-04-18 1996-04-09 多層セラミックチップ型コンデンサ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH097877A true JPH097877A (ja) 1997-01-10

Family

ID=26451314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8112075A Pending JPH097877A (ja) 1995-04-18 1996-04-09 多層セラミックチップ型コンデンサ及びその製造方法

Country Status (2)

Country Link
US (1) US5712758A (ja)
JP (1) JPH097877A (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294239A (ja) * 1997-04-21 1998-11-04 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JPH11251204A (ja) * 1998-03-06 1999-09-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2000200706A (ja) * 1998-11-02 2000-07-18 Ceratec Co Ltd アレイ型多重チップ素子及びその製造方法
JP2001166141A (ja) * 1999-12-09 2001-06-22 Sumitomo Chem Co Ltd 光学フィルム
JP2001250736A (ja) * 2000-03-08 2001-09-14 Murata Mfg Co Ltd 積層セラミック電子部品
JP2001284157A (ja) * 2000-03-29 2001-10-12 Murata Mfg Co Ltd 積層セラミック電子部品
JP2002203737A (ja) * 2001-01-05 2002-07-19 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2003059758A (ja) * 2001-08-10 2003-02-28 Nec Tokin Corp 積層セラミックコンデンサの製造方法
JP2003209024A (ja) * 2002-01-15 2003-07-25 Matsushita Electric Ind Co Ltd チップ型電子部品とその製造方法、およびそれを備えたプリント基板、ならびにその実装方法
JP2003243246A (ja) * 2002-02-15 2003-08-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2004128470A (ja) * 2002-07-29 2004-04-22 Murata Mfg Co Ltd セラミック電子部品
KR100449121B1 (ko) * 2000-05-24 2004-09-18 가부시키가이샤 무라타 세이사쿠쇼 전자 부품, 전자 부품의 제조 방법 및 회로 기판
JP2005039200A (ja) * 2003-06-27 2005-02-10 Kyocera Corp コンデンサ及びその実装構造
JP2012064694A (ja) * 2010-09-15 2012-03-29 Tdk Corp 積層型サーミスタ素子
JP2012064696A (ja) * 2010-09-15 2012-03-29 Tdk Corp サーミスタ素子
JP2014060331A (ja) * 2012-09-19 2014-04-03 Tdk Corp 積層電子部品
JP2014116501A (ja) * 2012-12-11 2014-06-26 Tdk Corp 積層コンデンサ
KR20150053445A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 칩 전자부품
US9224543B2 (en) 2012-02-03 2015-12-29 Murata Manufacturing Co., Ltd. Ceramic electronic component including glass coating layer
CN107195458A (zh) * 2017-06-06 2017-09-22 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种降低等效串联电阻的射频多层瓷介电容器倒角工艺
JP2018137285A (ja) * 2017-02-20 2018-08-30 Tdk株式会社 電子部品

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH113834A (ja) * 1996-07-25 1999-01-06 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
US6088215A (en) * 1997-11-03 2000-07-11 Motorola, Inc. Capacitor and method of manufacture
JPH11176642A (ja) * 1997-12-08 1999-07-02 Taiyo Yuden Co Ltd 電子部品とその製造方法
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
US6366443B1 (en) * 1997-12-09 2002-04-02 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely-spaced interior conductive planes reliably connecting to positionally-tolerant exterior pads through multiple redundant vias
EP0949642B1 (en) * 1998-03-31 2010-11-03 TDK Corporation Chip-type electronic component and method for producing the same
WO2000063978A2 (en) 1999-04-20 2000-10-26 Seagate Technology Llc Electrode patterning for a differential pzt activator
JP2000357624A (ja) * 1999-06-16 2000-12-26 Murata Mfg Co Ltd 積層セラミック電子部品
US6525628B1 (en) 1999-06-18 2003-02-25 Avx Corporation Surface mount RC array with narrow tab portions on each of the electrode plates
JP3376970B2 (ja) * 1999-09-08 2003-02-17 株式会社村田製作所 セラミック電子部品
JP2001110666A (ja) * 1999-10-08 2001-04-20 Murata Mfg Co Ltd 電子部品、および電子部品の製造方法
JP2002025852A (ja) * 2000-07-07 2002-01-25 Matsushita Electric Ind Co Ltd 電子部品
US6545346B2 (en) * 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
US7463474B2 (en) * 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7576968B2 (en) * 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7054136B2 (en) 2002-06-06 2006-05-30 Avx Corporation Controlled ESR low inductance multilayer ceramic capacitor
US6661639B1 (en) * 2002-07-02 2003-12-09 Presidio Components, Inc. Single layer capacitor
US7345868B2 (en) * 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
US6917509B1 (en) 2002-11-21 2005-07-12 Daniel F. Devoe Single layer capacitor with dissimilar metallizations
KR100745494B1 (ko) * 2003-02-21 2007-08-02 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품 및 그 제조방법
US6885539B1 (en) 2003-12-02 2005-04-26 Presidio Components, Inc. Single layer capacitor
JP4415744B2 (ja) * 2003-12-11 2010-02-17 パナソニック株式会社 電子部品
WO2005062318A1 (ja) * 2003-12-18 2005-07-07 Matsushita Electric Industrial Co., Ltd. 電子部品
US20050248908A1 (en) * 2004-05-06 2005-11-10 Gunther Dreezen Termination coating
DE102004031878B3 (de) * 2004-07-01 2005-10-06 Epcos Ag Elektrisches Mehrschichtbauelement mit zuverlässigem Lötkontakt
JP4433909B2 (ja) * 2004-07-07 2010-03-17 Ｔｄｋ株式会社 表面実装型電子部品
DE102004037588A1 (de) * 2004-08-03 2006-02-23 Epcos Ag Elektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Bauelements
US7133274B2 (en) * 2005-01-20 2006-11-07 Matsushita Electric Industrial Co., Ltd. Multilayer capacitor and mold capacitor
JP2006245049A (ja) * 2005-02-28 2006-09-14 Tdk Corp 電子部品及び電子機器
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
JP2006295076A (ja) * 2005-04-14 2006-10-26 Rohm Co Ltd セラミック製チップ型電子部品とその製造方法
TWI245323B (en) * 2005-04-15 2005-12-11 Inpaq Technology Co Ltd Glaze cladding structure of chip device and its formation method
JP5289794B2 (ja) * 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
JP2009277715A (ja) * 2008-05-12 2009-11-26 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP2010093113A (ja) * 2008-10-09 2010-04-22 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP5439944B2 (ja) * 2009-05-18 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
JP5444944B2 (ja) * 2009-08-25 2014-03-19 Ｔｄｋ株式会社 活物質及び活物質の製造方法
US20110052473A1 (en) * 2009-08-25 2011-03-03 Tdk Corporation Method of manufacturing active material
JP5482062B2 (ja) * 2009-09-29 2014-04-23 Ｔｄｋ株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法
KR101079382B1 (ko) * 2009-12-22 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101525643B1 (ko) * 2011-05-20 2015-06-03 삼성전기주식회사 적층형 세라믹 전자부품
JP5770539B2 (ja) 2011-06-09 2015-08-26 Tdk株式会社 電子部品及び電子部品の製造方法
JP5799948B2 (ja) * 2012-02-03 2015-10-28 株式会社村田製作所 セラミック電子部品及びその製造方法
US9076600B2 (en) 2012-03-27 2015-07-07 Tdk Corporation Thin film capacitor
US9030800B2 (en) 2012-03-29 2015-05-12 Tdk Corporation Thin film capacitor
KR101514504B1 (ko) * 2012-12-31 2015-04-22 삼성전기주식회사 전자부품 및 전자부품 제조방법
US9070394B1 (en) 2013-03-18 2015-06-30 Magnecomp Corporation Suspension microactuator with wrap-around electrode on inactive constraining layer
US11205449B2 (en) 2013-03-18 2021-12-21 Magnecomp Corporation Multi-layer PZT microacuator with active PZT constraining layers for a DSA suspension
US9741376B1 (en) 2013-03-18 2017-08-22 Magnecomp Corporation Multi-layer PZT microactuator having a poled but inactive PZT constraining layer
US10607642B2 (en) 2013-03-18 2020-03-31 Magnecomp Corporation Multi-layer PZT microactuator with active PZT constraining layers for a DSA suspension
US9330698B1 (en) 2013-03-18 2016-05-03 Magnecomp Corporation DSA suspension having multi-layer PZT microactuator with active PZT constraining layers
JP2015026838A (ja) * 2013-10-22 2015-02-05 株式会社村田製作所 コンデンサ
JP6520085B2 (ja) 2014-12-05 2019-05-29 Tdk株式会社 薄膜キャパシタ
DE102015102866B4 (de) * 2015-02-27 2023-02-02 Tdk Electronics Ag Keramisches Bauelement, Bauelementanordnung und Verfahren zur Herstellung eines keramischen Bauelements
US10128431B1 (en) 2015-06-20 2018-11-13 Magnecomp Corporation Method of manufacturing a multi-layer PZT microactuator using wafer-level processing
CN107527741B (zh) * 2016-06-15 2019-12-13 株式会社村田制作所 固体电解电容器
US10903017B2 (en) * 2016-06-15 2021-01-26 Murata Manufacturing Co., Ltd. Solid electrolytic capacitor
KR102066884B1 (ko) * 2016-09-28 2020-01-16 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP2018060875A (ja) * 2016-10-04 2018-04-12 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP6848374B2 (ja) * 2016-11-14 2021-03-24 株式会社村田製作所 電子部品
JP6822155B2 (ja) * 2017-01-12 2021-01-27 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
JP2018181956A (ja) * 2017-04-06 2018-11-15 株式会社村田製作所 積層セラミックコンデンサ
JP2019067793A (ja) * 2017-09-28 2019-04-25 Tdk株式会社 電子部品
JP7231340B2 (ja) 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR102107750B1 (ko) * 2018-08-03 2020-05-07 삼성전기주식회사 커패시터 부품
KR102029598B1 (ko) 2018-09-06 2019-10-08 삼성전기주식회사 세라믹 전자 부품
KR20220066522A (ko) * 2020-11-16 2022-05-24 삼성전기주식회사 전자 부품 및 그 제조 방법
JP2022129225A (ja) * 2021-02-24 2022-09-05 株式会社村田製作所 積層セラミックコンデンサ
JP2022133831A (ja) * 2021-03-02 2022-09-14 Tdk株式会社 積層コンデンサ
KR20230097508A (ko) * 2021-12-24 2023-07-03 삼성전기주식회사 적층형 전자 부품

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3725454A1 (de) * 1987-07-31 1989-02-09 Siemens Ag Elektrisches vielschichtbauelement mit einem gesinterten, monolithischen keramikkoerper und verfahren zur herstellung des elektrischen vielschichtbauelementes
DE68912365T2 (de) * 1988-03-07 1994-07-28 Philips Nv Mehrschichtkondensator.
JPH04257211A (ja) * 1991-02-08 1992-09-11 Murata Mfg Co Ltd チップ型電子部品

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294239A (ja) * 1997-04-21 1998-11-04 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JPH11251204A (ja) * 1998-03-06 1999-09-17 Murata Mfg Co Ltd セラミック電子部品およびその製造方法
JP2000200706A (ja) * 1998-11-02 2000-07-18 Ceratec Co Ltd アレイ型多重チップ素子及びその製造方法
JP2001166141A (ja) * 1999-12-09 2001-06-22 Sumitomo Chem Co Ltd 光学フィルム
JP2001250736A (ja) * 2000-03-08 2001-09-14 Murata Mfg Co Ltd 積層セラミック電子部品
JP2001284157A (ja) * 2000-03-29 2001-10-12 Murata Mfg Co Ltd 積層セラミック電子部品
KR100449121B1 (ko) * 2000-05-24 2004-09-18 가부시키가이샤 무라타 세이사쿠쇼 전자 부품, 전자 부품의 제조 방법 및 회로 기판
JP2002203737A (ja) * 2001-01-05 2002-07-19 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2003059758A (ja) * 2001-08-10 2003-02-28 Nec Tokin Corp 積層セラミックコンデンサの製造方法
JP2003209024A (ja) * 2002-01-15 2003-07-25 Matsushita Electric Ind Co Ltd チップ型電子部品とその製造方法、およびそれを備えたプリント基板、ならびにその実装方法
JP2003243246A (ja) * 2002-02-15 2003-08-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2004128470A (ja) * 2002-07-29 2004-04-22 Murata Mfg Co Ltd セラミック電子部品
JP2005039200A (ja) * 2003-06-27 2005-02-10 Kyocera Corp コンデンサ及びその実装構造
JP4623987B2 (ja) * 2003-06-27 2011-02-02 京セラ株式会社 コンデンサ及びその実装構造
JP2012064694A (ja) * 2010-09-15 2012-03-29 Tdk Corp 積層型サーミスタ素子
JP2012064696A (ja) * 2010-09-15 2012-03-29 Tdk Corp サーミスタ素子
US9224543B2 (en) 2012-02-03 2015-12-29 Murata Manufacturing Co., Ltd. Ceramic electronic component including glass coating layer
JP2014060331A (ja) * 2012-09-19 2014-04-03 Tdk Corp 積層電子部品
JP2014116501A (ja) * 2012-12-11 2014-06-26 Tdk Corp 積層コンデンサ
KR20150053445A (ko) * 2013-11-08 2015-05-18 삼성전기주식회사 칩 전자부품
JP2018137285A (ja) * 2017-02-20 2018-08-30 Tdk株式会社 電子部品
CN107195458A (zh) * 2017-06-06 2017-09-22 中国振华(集团)新云电子元器件有限责任公司(国营第四三二六厂) 一种降低等效串联电阻的射频多层瓷介电容器倒角工艺

Also Published As

Publication number Publication date
US5712758A (en) 1998-01-27

Similar Documents

Publication Publication Date Title
JPH097877A (ja) 多層セラミックチップ型コンデンサ及びその製造方法
CN101189693B (zh) 电子器件及其制作方法
US5805409A (en) Multi-layer electronic part having external electrodes that have a thermosetting resin and metal particles
US6232867B1 (en) Method of fabricating monolithic varistor
JP3531543B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2001307947A (ja) 積層チップ部品及びその製造方法
JP3760770B2 (ja) 積層セラミック電子部品及びその製造方法
JP4720425B2 (ja) 電子部品
JPH10223409A (ja) 積層チップバリスタ及びその製造方法
JPH09180541A (ja) 導電ペースト並びにそれを用いた導電体及びセラミック基板
JPH11329073A (ja) 導電ペースト及びそれを用いたセラミック電子部品
JP2658509B2 (ja) 電子部品と電極ペーストおよび端子電極の形成方法
JP3019703B2 (ja) セラミック電子部品の製造方法
JP2000182883A (ja) 積層セラミック電子部品の製造方法
JPH09190950A (ja) 電子部品の外部電極
JP4637440B2 (ja) セラミック素子の製造方法
JPH0950708A (ja) 導電性ペースト及び積層セラミック電子部品
JPH08330173A (ja) 積層セラミックコンデンサならびにその製造方法
JPS5874030A (ja) 電子部品、導電皮膜組成物及び製造方法
JP2002298649A (ja) 導電性ペースト及びそれを用いたチップ型電子部品
JPH0878279A (ja) チップ型電子部品の外部電極形成方法
JPH04293214A (ja) チップ型電子部品用導電性ペースト
JP3293440B2 (ja) 積層セラミック電子部品及びその製造方法
JPH0897075A (ja) セラミック電子部品の製造方法
JPH08203769A (ja) セラミック電子部品