JP4415744B2

JP4415744B2 - 電子部品

Info

Publication number: JP4415744B2
Application number: JP2004126627A
Authority: JP
Inventors: 晃男日▲高▼; 雄一村野
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-12-11
Filing date: 2004-04-22
Publication date: 2010-02-17
Anticipated expiration: 2024-04-22
Also published as: DE112004002338T5; JP2005197627A; US7042700B2; WO2005057596A1; TW200519986A; US20050128678A1

Description

本発明は、モデム、電源回路、液晶用電源、ＤＣ−ＤＣコンバーター、電力線通信機器などの電子機器などに好適に用いられる電子部品に関するものである。

モデムや電源回路などの電子機器においては、多数の電子部品が搭載される。例えば、ノイズ除去や直流成分のカットなどのためにコンデンサが用いられることも多い。

ここで、電子機器には小型化、低コスト化が求められ、これに伴い電子部品についても大幅な小型化、低コスト化が求められている。更に、自動実装による実装コストの削減、実装面積の削減のために、面実装電子部品が求められることが多い。一方、小型化と合わせて高性能化や特性のばらつきの低減、さらには耐久性の向上など相反する仕様が要求されることも多くなっている。

さらには、ＬＳＩなどの多ピン化や信号線路のビット数の増加に伴い、非常に線路間隔の狭い場所において複数の電子部品を実装する高密度実装の必要が生じている。

特に、モデムなどはデータ入力とデータ出力の２線路がセットであることが多く、線路上に必ず２つの電子部品を実装する必要がある。

これらを満たすために、種々の工夫を凝らした電子部品が提案されている（例えば特許文献１、特許文献２参照）。
特開２００１−１１０６９１号公報特開２００２−４３１７０号公報

しかしながら、小型化と高性能化のそれぞれの目的を達成しようとすると、相互に相反する目的であるため、他方の目的を満たすことができない問題があった。

例えば、性能や特性ばらつきの低減、あるいは耐久性の向上に対応するために、電子部品を樹脂などによる外装材でモールドした電子部品が提案されているが、これを複数実装しようとした場合には、電子部品がモールドされているために大型化する問題があった。また、線路間隔の狭い基板に対応できず、信号線路の線路間隔を広く取るための線路の引き回しなどによる基板の大型化や、線路輻射の問題、あるいは引き回しによる信号遅延による性能劣化などの問題があった。

逆に、小型化や高密度実装を実現するためにモールドされていないベアの電子部品を近接させて実装した場合には、電子部品間での電界結合の発生などによる短絡や信号のクロストークなどの問題が生じていた。また、これに伴う電子機器の故障などの問題も生じていた。

特に、容量素子であるコンデンサなどでは隣接するコンデンサ同士で電界結合を発生してしまい、クロストークなどが容易に発生し、ノイズの原因ともなっていた。入力、出力がペアの線路であることが多い電子機器の実装基板では、これらは非常にシビアな問題となっていた。

更にこれらを解決するために、複数の素子を一つの外装材にモールドした場合には、素子間の外装材の充填不良による、素子間の耐圧不良などの問題があった。また、ヒートサイクルなどに基づく耐久性も素子間隔が近い場合には問題があった。これらを回避するために素子間隔を大きくした場合には、小型化が実現できず、結局電子機器の小型化を阻害するという問題があった。

本発明は、上記の問題を解決し、電子機器の小型化、高密度実装と、高性能化、ばらつき低減、耐久性向上の相反する仕様を同時に実現する電子部品を供給することを目的とする。

本発明は、複数の素子と、前記素子に設けられた一対の端子部と、前記素子と前記端子部の一部を覆う外装材とを有する電子部品であって、複数の素子が外装材内部で所定の間隔で配置され、所定の間隔が０．１ｍｍ以上であり、素子同士が対向する対向面側であって、かつ素子の外装部材を充填する側の素子部に誘導部が設けられ、素子部に設けられた誘導部は、外装部材を充填する側に向かって素子同士の対向面の間隔が所定の間隔より大きくなる形状であることを特徴とする。

本発明は、複数の素子、特に積層型コンデンサを一つの外装材にてモールドして端子を外部に出した構成により、複数の電子部品を一度に実装することができ、実装手順の削減、ならびに実装コストの低減を実現できる。

また、一つの外装材に複数の素子が封じられていることで、個別の電子部品を実装する場合よりも実装面積を低減させ、電子機器の小型化を実現できる。また、実装基板上での線路間隔を狭くすることができ、線路の余分な引き回しによる実装基板の大型化を回避し、線路輻射などの性能劣化も排除することが可能となる。

更に、狭い間隔で個別に複数の素子を実装する場合に生じる素子間の電界結合や耐圧不備による性能劣化や、耐久性の劣化も解消することができる。また、外装材でモールドされていることにより、周囲環境の変化に対する耐久性も高まり、耐衝撃性なども向上して電子機器の長寿命化を実現することができる。

また、素子間領域における外装材の充填不良が低減し、素子間の耐圧不良や信頼性低下を回避して、非常に狭い間隔に配置してモールドできるため、十分な性能を維持したまま小型化を実現することができる。また素子間には外装材による充填があるため、ベアで実装する場合よりも耐圧性能などに優れている。

特に、素子間領域に十分に外装材が充填されるように、面取りや非平行部分による誘導部が設けられたことで、狭い間隔であっても十分な耐圧性能を有して、極限まで電子部品を小型化でき、また狭い間隔に複数の素子を配置できることで、実装基板の線路間隔も非常に狭いものとすることができて、基板の小型化と線路輻射低減などを同時に実現することができる。

これらは特に、高耐圧を要求されるコンデンサが素子である場合に、その効果が非常に高いものである。

更に、以上の効果により、電子機器の小型化、高寿命化を実現することが可能となる。

本発明の請求項１に記載の発明は、複数の素子と、素子に設けられた一対の端子部と、素子と端子部の一部を覆う外装材とを有する電子部品であって、複数の素子が外装材内部で所定の間隔で配置され、所定の間隔が０．１ｍｍ以上であり、素子同士が対向する対向面側であって、かつ素子の外装部材を充填する側の素子部に誘導部が設けられ、素子部に設けられた誘導部は、外装部材を充填する側に向かって素子同士の対向面の間隔が所定の間隔より大きくなる形状であることを特徴とする電子部品であって、素子間に外装材が十分に充填され、素子間での耐圧を十分に保ち性能ばらつきを抑えて、実装コスト、実装面積を削減できる電子部品を実現できる。

本発明の請求項２に記載の発明は、誘導部が、素子の角部に施された面取りであることを特徴とする請求項１に記載の電子部品であって、素子間に外装材が十分に充填され、素子間耐圧を十分に保ち性能ばらつきを抑えて、実装コスト、実装面積を削減できる電子部品を実現できる。

本発明の請求項３に記載の発明は、面取りが、０．０５ｍｍ以上の曲率半径を有することを特徴とする請求項１に記載の電子部品であって、素子間に外装材の充填を十分に促すことができ、素子間耐圧を十分に保ち性能ばらつきを抑えて、実装コスト、実装面積を削減できる電子部品を実現できる。

本発明の請求項４に記載の発明は、誘導部が、素子同士の対向面に存在する対向面相互の非平行部分であることを特徴とする請求項１に記載の電子部品であって、素子間に外装材が十分に充填され、素子間耐圧を十分に保ち性能ばらつきを抑えて、実装コスト、実装面積を削減できる電子部品を実現できる。

本発明の請求項５に記載の発明は、誘導部が、対向する対向面に設けられた円弧部であることを特徴とする請求項１に記載の電子部品であって、素子間に外装材が十分に充填され、素子間耐圧を十分に保ち性能ばらつきを抑えて、実装コスト、実装面積を削減できる電子部品を実現できる。

本発明の請求項６に記載の発明は、複数の素子のうち、少なくとも一つがその横断面形状において非直角な角を有することを特徴とする請求項１に記載の電子部品であって、素子間に外装材が十分に充填され、素子間耐圧を十分に保ち性能ばらつきを抑えて、実装コスト、実装面積を削減できる電子部品を実現できる。

本発明の請求項７に記載の発明は、複数の素子のうち、少なくとも一つがその横断面形状が台形であることを特徴とする請求項１に記載の電子部品であって、素子間に外装材が十分に充填され、素子間耐圧を十分に保ち性能ばらつきを抑えて、実装コスト、実装面積を削減できる電子部品を実現できる。

本発明の請求項８に記載の発明は、素子が、内部電極が埋設された誘電体基体と、誘電体基体に設けられた一対の端子部を有する積層型コンデンサであることを特徴とする請求項１に記載の電子部品であって、モールドされた複数の積層型コンデンサ間に外装材が十分に充填され、積層型コンデンサ間の耐圧を十分に保ち性能ばらつきを抑えて、実装コスト、実装面積を削減できる電子部品を実現できる。

本発明の請求項９に記載の発明は、外装材の大きさを、長さをＰ１、幅をＰ２、高さをＰ３としたときに、
３．２ｍｍ≦Ｐ１≦７．１ｍｍ
２．５ｍｍ≦Ｐ２≦６．３ｍｍ
１．５ｍｍ≦Ｐ３≦２．４ｍｍ
の範囲であることを特徴とする請求項１に記載の電子部品であって、小型でありながら高電圧に対応した電子部品を実現できる。

なお、本明細書においては積層型コンデンサを素子の例として説明しているが、これに限られるものではなく、積層型ではない通常のコンデンサ、抵抗など種々の素子であっても同様である。あるいは単板コンデンサであっても同様である。

以下、図面を用いて説明する。

図１は本発明の実施の形態における積層型コンデンサの側面図、図２は本発明の実施の形態における積層型コンデンサの接続構成図、図３は本発明の実施の形態における積層型コンデンサを配置した斜視図、図４（ａ）は本発明の実施の形態における電子部品の斜視図、図４（ｂ）は本発明の実施の形態における電子部品の正面図、図４（ｃ）は本発明の実施の形態における電子部品の側面図、図５（ａ）は比較例における積層型コンデンサを配置した斜視図、図５（ｂ）は比較例における積層型コンデンサの正面図、図６（ａ）、図７（ａ）、図８（ａ）、図９（ａ）は本発明の実施の形態における積層型コンデンサを配置した斜視図、図６（ｂ）、図７（ｂ）、図７（ｃ）、図８（ｂ）、図９（ｂ）は本発明の実施の形態における積層型コンデンサを配置した正面図である。図１０（ａ）は本発明の実施の形態における素子間破壊電圧実験の実験結果のグラフ、図１０（ｂ）は本発明の実施の形態における耐湿実験結果のグラフであり、図１０（ｃ）は本発明の実施の形態におけるピンホール発生率実験結果のグラフである。図１１（ａ）は従来の技術の電子部品の実装図であり、図１１（ｂ）は本発明の実施の形態における電子部品の実装図である。図１２、図１３、図１４は本発明の実施の形態における電子部品の断面図である。

図１５、図１６は本発明の実施の形態１における積層型コンデンサの斜視図であり、外装材に内包される素子の一つとして表されている。

１は積層型コンデンサ、２は誘電体基体、３は内部電極、４は端子部、５、６はリード端子、７は電子部品、８は外装材、９は対向領域、１０は面取り、１１は非平行部、１２は円弧部、１３は対向距離、１４、１５は実装部品、１６、１７は実装基板、１８、１９は線路である。

積層型コンデンサ１は素子の一例であり、これ以外に積層型でないコンデンサ、抵抗、インダクタ、フィルタなどの種々のものであっても良く、いわゆる幅広く様々な種類を含む素子である。面取り１０、非平行部１１、円弧部１２は、積層型コンデンサ１同士の対向領域９に外装材８を確実に充填させるための誘導部の類型であって、これら以外の種々の形状を含む誘導部である。

図１〜図３から明らかな通り、二つの積層型コンデンサ１にそれぞれリード端子５、６が接続され、二つの積層型コンデンサ１とリード端子５、６の一部が外装材８によりモールドされて、外部に残っているリード端子５、６を実装基板などへの実装を行うものに用いる一つの電子部品７が構成されている。これにより電子部品７は４端子の電子部品７となって、２ラインの線路に一度に実装することが可能となって、小型化を可能とするものである。更に、図４（ａ）〜図４（ｃ）に表されているように、二つの積層型コンデンサ１が外装材８にモールドされて、二組のリード端子５、６が外装材の外に引き出されて、基板への実装が可能となるものである。

結果として、一つの電子部品７でありながら、内部には二つの素子である積層型コンデンサ１が格納されており、一度の実装で２線路に実装することができ、いずれもモールドされていることで耐久性が高く、別個に実装するよりも実装面積を削減できるものである。

以下、各部の詳細について説明する。

まず、図１を用いて積層型コンデンサ１について説明する。

誘電体基体２は、誘電体で構成された基体で、例えば酸化チタンやチタン酸バリウムなどの誘電体材料が好適に用いられる。あるいはアルミナなども用いられる。このような材料を用いて適宜、必要な形状、大きさに形成されるものである。

内部電極３は、誘電体基体２の内部に埋設された電極であって、内部電極３の構成材料としては、Ｎｉ、Ａｇ、Ｐｄ、Ｃｕ、Ａｕなどの少なくとも一つを含む金属材料が挙げられる。特に、Ｎｉ単体あるいはＮｉ合金を用いることでコスト面において有利となる。また、これらの合金や、表面にめっき処理が施されたものであってもよいものである。勿論、合金などであっても良い。また、内部電極３の厚みは１〜５μｍで構成される。また、隣接する内部電極３同士の間隔は１５μｍ以上とすることが好ましい。

内部電極３は端子部４と電気的に接続されており、端子部４の一方のみに接続する内部電極３と、端子部４の他方のみに接続する内部電極３が対向しており、この対向する内部電極３間において主な容量が発生する。

端子部４は内部電極３と接続されており、誘電体基体に一対に設けられ、通常はその両端に設けられることが多いが、両端以外に設けられてもよいものである。例えば、誘電体基体２の上下に形成されて、この上下に形成された端子部４と後に述べるリード端子５、６が接続されてもよいものである。また端子部４は、Ｃｕ、Ｚｎ、Ｎｉ、Ａｇ、Ａｕなどの少なくとも一つを含む材料で構成され、その表面は単層もしくは多層のめっき処理が施されていてもよい。

また、端子部４は金属キャップを誘電体基体２に接合して構成されてもよい。更に、端子部４の最外部（最表部）は融点が２００度以上の導電性材料で構成されることが好ましく、この構成によって、電子部品にリフローなどで高温がかけられたとしても、端子部４に熱的なダメージが加わることは無く、安定したリフロー特性を得ることができる。

積層型コンデンサ１の具体的な製造方法の一例としては、一方の面に内部電極３を塗布した誘電体シートを複数用意して、これらの誘電体シートを電極が直接接触しないように積層し、この積層体の両端に端子部４を形成することで作成される。

このとき、積層コンデンサ１の大きさは、その長さをＬ１、高さをＬ２、幅をＬ３としたときに、
３．０ｍｍ≦Ｌ１≦５．５ｍｍ
０．５ｍｍ≦Ｌ２≦２．５ｍｍ
１．５ｍｍ≦Ｌ３≦３．５ｍｍ
となるように構成した。

Ｌ１〜Ｌ３を上記下限値より小さくすると、内部電極３の形成面積が不十分となったり、内部電極３の相互の間隔が必然的に狭くなって、内部電極３の枚数を減らさなければならなくなって大きな容量値を得ることが困難となり、幅広い容量を有する電子部品７を得ることが困難となる。

また、外装材の大きさを長さをＬ１、幅をＬ２、高さをＬ３としたときに、
３．２ｍｍ≦Ｐ１≦７．１ｍｍ
２．５ｍｍ≦Ｐ２≦６．３ｍｍ
１．５ｍｍ≦Ｐ３≦２．４ｍｍ
となるように構成した。

これらの範囲に入る大きさの素子（積層型コンデンサ１）あるいは外装材の電子部品とすることで、電子機器の小型化や、導電線間隔の狭幅化に求められる電子部品を実現することができる。

なお、これ以外のサイズであってもよいことはもちろんである。

なお、図１〜図３などでは、一つの基体に一対の端子部４を形成した積層型コンデンサ１をはじめとした素子が表されているが、図１５、図１６には一つの基体に複数の対となる端子部４が形成された積層型コンデンサ１をはじめとした素子が表されている。

例えば、アルミナなどのセラミックなどにより形成された基体の端面に対となる端子部４を複数の組で設けることで、素子的には単一であるが、コンデンサや積層型コンデンサ１などの電気素子としては複数となる素子を形成することも好適である。

このとき、例えば素子が積層型コンデンサ１であれば、基体内部の内部電極３を、対となる端子部４ごとに分離させておいてそれぞれを端子部４と接続させて結果として、複数の並列の積層型コンデンサ１を、単一素子体で形成することができる。あるいは単板コンデンサや抵抗、インダクタなどの他の電気素子であっても、一つの基体の中に複数を並列となるように格納して、それぞれを、対となる端子部４に接続させることで、単一素子体でありながら、複数の電気素子が存在しているのと同じ形態を実現できる。

このような単一素子体からなる積層型コンデンサ１などの素子を用いることで、素子の製造を容易とし、結果として電子部品７の製造も容易とすることができるメリットがある。あるいは、小型化を更に促進するメリットがある。

なお、図１５、図１６では、端子部４は２つの対が表されているが、３以上であっても良く、適宜、仕様などにあわせて決められればよいものである。

なお、図１５、図１６に示されるような素子を外装材８の中に単数封入してもよく、複数封入しても良い。複数封入する場合には、後で述べるように、その素子同士の対抗面に外装材８の誘導部が設けられることが好適である。例えば、素子の対抗面にＲをつけたり、台形状としたり、円弧状とするなどである。これにより、後で述べるように、複数の素子を封入する場合であっても、その対向面同士が漏電したり、電界結合するなどが無くなり、耐圧が確保された電子部品７が実現されるものである。

次にリード端子５、６について説明する。

リード端子５、６は図２、図３からも明らかな通り、積層型コンデンサ１の端子部４に接続されて、外部への引出が可能な状態となっている。これにより、あとに述べる外装材８にモールドされても、この外装材８の外部に電気接続可能なリード端子５、６を引き出すことができて、実装基板１６、１７へ実装し、内部にモールドされた積層型コンデンサ１をはじめとする素子との電気的接続が可能となる。

リード端子５、６の面たる構成材料としては、Ｆｅ、Ｃｕ、Ｎｉの少なくとも一つから選ばれる金属材料が好適に選択され、これらの材料を用いることによって電気的特性や加工性の面で有利である。また、これらの金属の合金であっても良く、表面に単層もしくは多層のめっき処理が施されていてもよいものである。

リード端子５、６の一般的構造としては、端子部４と接合部をもって接続され、外装材８の外報に向かって伸びた延伸部と、これを更に折り曲げて実装基板への実装を可能とした実装部５ａ、６ａを有するものがある。また、図４（ｃ）に示されるように実装部５ａ、６ａを互いに向かい合う方向に折り曲げてもよいが、互いに異なる方向に折り曲げるいわゆるガルウイング型としてもよい。また、端子部４とリード端子５、６を接合する接合部は融点が２００度以上の接合材で構成されることが望ましく、この場合には電子部品７の実装におけるリフローなどの熱的影響を受けることなく、特性劣化を生じさせることを防止できるものである。

また、端子部４が誘電体基体２の両端ではなく上下に設けられている場合には、これに合わせて上下に互い違いに接続して、その上で、外装材８の外に引き出しても良い。

また、リード端子５、６はそれぞれ外装材８の互いに対抗する面からそれぞれ引き出すことで、リード端子５とリード端子６の間隔を広げることができ、実装後のバランスもよくなるメリットがある。

また、図３にあるように、本実施の形態では二つの積層型コンデンサ１を一つにモールドするために、それぞれの積層型コンデンサ１に対して個別にリード端子５、６を接続する。図３には２つの積層型コンデンサ１にリード端子５、６が接続されているが、３以上の積層型コンデンサ１であってもよく、勿論、積層型コンデンサ１以外の素子であってもよい。

更に、リード端子５、６間で発生する寄生容量は０．１ｐＦ〜５．０ｐＦに収めることが好ましい。寄生容量が５．０ｐＦより大きいと、電子部品を構成した際に容量ばらつきが非常に大きくなり、０．１ｐＦより小さくするには製造上の困難性を伴う不具合があるからである。また、必要に応じてリード端子５、６をトリミングして面積調整して、その寄生容量を事後的に調整することも好適である。

また、リード端子５、６は互いに略同一形状とすることで、部品点数の削減を行うことができ、生産性が向上すつと共に、リード端子５、６を外装材８においてほぼ同じ高さから引き出すことができ、ほぼ同じ長さ分を引き出すことができるので、対象性の良い電子部品を製造することができる。

次に外装材８について説明する。

外装材８は図４に表されるとおり、二つの積層型コンデンサ１を一緒にモールドしている。積層型コンデンサ１とリード端子５、６の一部がモールドされている。外装材８によりモールドされることで、最終的な電子部品７となり、外形としては直方体に近い形状であるが、各辺や角部に面取りをつけることで耐衝撃性を向上させることが好適である。また、リード端子５、６の引出により、電子部品７の基板への実装が可能となっている。

外装材８としては、オプトクレゾールノボラック系、ビフェニール系、ペンタジエン系などのエポキシ樹脂が好適に用いられる。

また外装材８の表面と積層型コンデンサ１の表面の間隔の最小値（外装材８のもっとも肉厚が薄い部分）は０．１ｍｍ以上とすることで、外皮耐圧を向上させることができる。

また、外装材８のリード端子５、６が引き出される部分を他の部分よりも突出させることで、リード端子５、６の引出部の根元を強化することができる。これによりリード端子
５、６の折れ曲がりなどを防止し、外部からの水分の混入などを防止しやすくなる。

ここで、電子部品７の製造方法の一例を説明する。

まず、積層型コンデンサ１にリード端子５、６が接続された素子体を二つ並べて、モールド成形機等を用いて、積層型コンデンサ１とリード端子５、６の一部を覆う。次に外装材８より引き出されたリード端子５、６の部分を図４（ｃ）のように折り曲げて電子部品が完成する。

次に、素子である積層型コンデンサ１を二つ、あるいは３以上の外装材８によりモールドし、一つの電子部品７を実現することについて図５〜図８を用いて説明する。

図５（ａ）、図５（ｂ）には、比較例として、ほぼ直方体の形状を有している積層型コンデンサ１が二つモールドされている状態が表されている。

図５に示されるように、それぞれ直方体形状であって、二つの積層型コンデンサ１が対向する対向面の角部が角張っている状態の場合には、対向領域９に外装材８が十分に充填されない問題がある。対向領域９に外装材８を構成する樹脂が入り込む際に、角部が障害となって十分に入り込めない、あるいは角部近辺での密度が下がってピンホールが多く発生するなどが生じるためである。これらの問題により、積層型コンデンサ１間の耐圧の不十分さなどが発生する。勿論積層型コンデンサ１間の絶縁抵抗も不十分となり、電界結合による電流漏洩なども生じ、ノイズの発生などの原因ともなる。図６〜図９にはこれらを解決する本発明での構成が表されている。

上記の問題を解決するための構成として、面取り１０、非平行部１１、円弧部１２が表されており、それぞれ対向領域９に外装材８が充填しやすいように設けられた誘導部の具体的な形態である。また、図９には対向面間隔が０．１ｍｍ以上であることが示されている。この対向面間隔の０．１ｍｍ以上は対抗面が非平行であった場合にはその最小となる距離が０．１ｍｍ以上であることである。

まず、図６を用いて面取り１０を誘導部とした場合について説明する。

図６（ａ）、図６（ｂ）に表されている積層型コンデンサ１は角部に面取り１０が施されている。面取り１０は、図６においては外形上に現れる角部の全てに設けられているが、全ての角部に設けなくても対向面においてのみ設けても良い。また、対向面においても、例えば外装材８を対向領域９に充填させる場合に、上方からのみ充填させるのであれば上方のみの角部にだけ面取り１０を形成しても良く、下方のみから充填させるのであれば、下方のみの角部にだけ面取り１０を形成しても良い。しかし、充填量を十分にするために、対向面の角部の全てに面取り１０を形成することが好ましい。

面取り１０の存在により、対向領域９に外装材８が充填しやすくなる。即ち角部による障害が低減し、外装材８を構成する樹脂が対抗領域９に入りやすくなるからである。また、角部が無いために、角部近辺における積層型コンデンサ１の対向面において、外装材が対向面から浮いた状態となったり、外装材８の密度が低下するために、ピンホールが大量に発生するなどの問題も生じない。

また、面取り１０はその半径が０．０５ｍｍ以上であることが好ましい。面取り１０の半径が０．０５ｍｍより小さいと、面取り１０により作られる角部のカーブが鋭角となって、外装材８を対向領域９に充填させるための誘導部として不十分となるからである。

次に図７を用いて、非平行部１１を誘導部とした場合について説明する。

非平行部１１は積層型コンデンサ１の対向面が相互に非平行であるなどの、非平行状態をいう。図７に表されているように、積層型コンデンサ１の断面形状が台形となっており、これにより対向面が相互に非平行となり、図７にあるとおり対向領域９においての上方部分の間隔が広がる上に、更に角部による障害を受けないことになり、対向領域９に十分に外装材８が充填される。特に、図７にあるとおり、非平行部１１が下方から上方に向かって対向面の距離が拡大する形状である場合には、外装材８を積層型コンデンサ１の上方から対向領域９に充填する場合に、特に効果的である。逆に下方から充填する場合には、下方の対向面距離が広くなるように非平行部１１を形成しておけばよい。

また、非平行部１１は図７にあるように対向面全体で非平行である必要はなく、その一部だけが非平行であっても良い。即ち、図７（ｃ）にあるように、対向面の上方のみだけ非平行部１１が存在して、下方部では平行となっている場合でも、上方での対向面での角部による障害がなくなるので、対向領域９に十分に外装材８が充填されることになる。

なお、台形でなくとも、積層型コンデンサ１の断面形状の角部の少なくともひとつに非直角の部分が存在することで、対向面において非平行部１１が形成されることになる。このとき、対向面のみに非平行部１１が存在すればよく、対向しない外側の面においては平行であっても良い。また、非平行部１１で生じる角部に更に面取り１０を組みあわせても良く、更に効果を有するものである。

次に図８を用いて、円弧部１２を誘導部とした場合について説明する。

円弧部１２は、二つの積層型コンデンサ１の対向面が円弧状となっているものである。このように円弧部１２により二つの積層型コンデンサ１が対向することで、対向領域９において、外装材８の入り込み口となる上方部や下方部における角部による障害が低減する。また、円弧部１２のもつ滑らかな曲線の存在により緩やかに外装材８が対向領域９内に入り込み、十分な量の外装材８が充填される。角部による外装材８の引っかかりなどが無いために、密度の薄い部位などが作られにくく、ピンホールの発生も十分に低減できるため、積層型コンデンサ１の間の耐圧が高まり、電界漏洩などが抑えられる。また、円弧部１２は対向面のみならず、対向しない面にも設けられてもよいものである。これにより積層型コンデンサ１の耐衝撃性が更に高まるメリットがある。また、円弧部１２は対向面の全体にわたって設けられてもよく、その一部のみに設けられても良い。この場合であっても、非平行部１１と同じく対向領域９の上方や下方など外装材８の入り込み位置において角部の存在による充填不良が回避できるからである。

次に、図９を用いて対向距離１３について説明する。

二つの積層型コンデンサ１の対向距離１３は対向面同士の距離である。このとき対向距離１３が非常に小さい場合には外装材８の充填量が不十分となる問題があるが、これを０．１ｍｍ以上とすることで、耐圧などの問題が解消される。

図９（ａ）にあるように角部を残した直方体形状の積層型コンデンサ１同士を配置した場合の対抗距離を０．１ｍｍ以上としてもよく、図９（ｂ）に記載のように、面取り１０などの誘導部を形成した上で、対向距離１３を０．１ｍｍ以上とすることでもよい。

このように、対向距離１３を０．１ｍｍ以上と規定することで、対向領域９における外装材８の充填量を十分なものとして、耐圧の向上や電界漏洩の防止が図られる。

以上のように、積層型コンデンサ１間の対向面において、面取り１０、非平行部１１、
円弧部１２などの誘導部を形成し、その対向距離１３を規定することで、二つの積層型コンデンサ１をはじめとする素子を配置して一つの外装材８でモールドして小型の電子部品とした場合であっても、小型化を阻害することなく、耐圧の向上や電界漏洩の防止など、性能ばらつきを抑え、耐久性を向上させることができる。

なお、以上は積層型コンデンサ１を二つ配置した場合について説明したが、３以上であっても良く、この場合にはそれぞれの対向領域９において、同様の構成をとることで、性能ばらつきの低減、耐久性の向上、小型化の促進が実現されるものである。

また、積層型コンデンサ１以外の、抵抗や通常のコンデンサ、インダクタ、フィルタなどの他の電気素子のいずれであっても同様であるものである。

次に、面取り１０を施し、またこの面取り１０の半径が０．０５ｍｍ以上であることが非常に効果的であること、および対向距離１３を０．１ｍｍ以上にすることが非常に効果的であることに関して実験結果を基に説明する。

図１０（ａ）には、面取り１０の半径（Ｒ）と素子間破壊電圧の関係を実験した実験結果がグラフとして示されている。

図１０（ａ）の横軸は面取り１０の半径（Ｒ）の値であり、縦軸は積層型コンデンサ１間の破壊がなされる電圧値である。図１０（ａ）から明らかな通り、面取り１０の半径が０．０５ｍｍ未満では破壊されうる電圧値が４ＫＶＡＣ程度であり、十分ではない。高耐圧が要求されるモデムや電源回路などに用いられる場合には、４〜５ＫＶＡＣ以上が必要となる。この点、図１０（ａ）から明らかな通り、０．０５ｍｍ以上であれば６ＫＶＡＣ以上となり、それ以上ではほぼ一定レベルに飽和している。即ち、面取り１０を誘導部として設けた上で、この面取り１０の半径を０．０５ｍｍ以上とすれば、破壊される電圧値が一定レベルに収束することが分かる。このことから、面取り１０を０．０５ｍｍ以上とすれば、対向領域に十分に外装材８が充填されて、十分な破壊対応力を備えていることが明確である。

次に図１０（ｂ）には、耐湿負荷試験後の絶縁抵抗値がプロットされている。耐湿負荷試験は、電子部品に対して、一定の湿度を一定時間以上与えた後に、積層型コンデンサ１間の絶縁抵抗を計測したものである。絶縁抵抗が高いほど、当然ながら積層型コンデンサ１間での電界漏洩が無く、ノイズの発生などが生じないものである。

図１０（ｂ）において、（Ａ）は何も処理をしていない場合の電子部品、（Ｂ）は面取り１０を施してその半径を０．１ｍｍとしたもの、（Ｃ）は非平行部１１を設けたもので、積層型コンデンサ１の断面形状が台形であるものの結果である。結果から明らかな通り、絶縁抵抗値が１０の１２乗のオーダーから１３乗のオーダーであって、十分な絶縁抵抗を維持していることが分かる。これにより、耐湿性が十分に高く、長い時間に渡って湿度下に置かれたとしても、積層型コンデンサ１間の絶縁抵抗が十分に維持されることが分かる。これにより、長時間の悪環境下での使用であっても、絶縁抵抗の低下が無く、積層型コンデンサ１間での信号漏洩などが発生することが無くなり、ノイズ発生やクロストークなどが発生しない。

図１０（ｃ）には、積層型コンデンサ１間の対向領域９に存在する外装材８のピンホール発生率を測定した結果がグラフ化されたものが表されている。

横軸には積層型コンデンサ１の対向距離が、縦軸にはピンホールの発生率が示されている。グラフから明らかな通り、面取り１０や非平行部１１などの誘導部を設けない場合で
も、対向距離１３が０．１ｍｍ以上であればピンホールの発生率がほぼ０％となり、十分な性能を有することになる。同様に、誘導部を形成したものであっても０．１ｍｍ以上であればピンホールの発生率がほぼ０％に抑えられる事になる。また、非平行部１１や面取り１０を設けた場合には０．１ｍｍ未満であってもピンホール発生率は低く抑えられていることが分かる。

即ち、対向距離を０．１ｍｍとして、さらに面取り１０や非平行部１１を設けることにより、ピンホールの発生も抑えられ、更に破壊電圧への耐久性や耐湿性能も向上することになる。対向距離の規定や面取りなどの誘導部の形成を個々に設けても良く、これらを組み合わせてミックスにして用いてもよい。組み合わせることで、更なる効果を有するものである。

最後に、図１１を用いて、小型化が実現されることを説明する。

図１１（ａ）には比較例としての一つの素子をモールドした電子部品を二つ実装した場合が表されており、図１１（ｂ）には本発明での、二つの素子をモールドした電子部品７を一つ実装した場合が表されている。モデムや電灯線通信モジュールのように、出力データと入力データの２線式のラインのそれぞれにノイズカットなどの目的で積層型コンデンサやコンデンサをモールドした電子部品が実装される。

図１１（ａ）から明らかな通り、従来のような単一の素子をモールドした電子部品７では、実装するための処理手順が２回必要であり、更に、それぞれの電子部品７の有する大きさが大きいために、必要とする実装面積が大きくなる。また、二つの電子部品７のそれぞれのリード端子５、６の隣り合う間隔にあわせて、線路１８の間隔も広く取る必要があり、当然ながら実装面積の大型化、ならびに線路の引き回しが必要となる。

これに対して、図１１（ｂ）から明らかな通り、２つの素子をモールドした電子部品７であれば実装面積が小型化される。更に、リード端子５、６の隣り合う間隔も狭くなるために、線路１９の間隔も狭くすることができ、当然ながら実装面積の小型化が更に促進される。また、線路の引き回しも不要となる。このため線路引き回しにより発生する線路輻射や、他の実装部品への悪影響を回避できるメリットもある。勿論、実装時には一回の処理手順で線路上に実装することが可能であり、実装コストを低減できるものである。

これらは、一つの電子部品７に３以上の素子をモールドした場合であっても同様の効果を有するものである。図１２に３つの素子である積層型コンデンサ１をモールドした場合を示している。この場合には、３つの積層型コンデンサ１のそれぞれの対向面に面取り１０が形成されている。勿論、対向面以外では面取りがあってもなくてもよい。

また、複数の積層型コンデンサ１をモールドする場合に、それぞれの積層型コンデンサ１の容量値を変えても良いものである。実装する機器の特色に合わせて、必要な容量値を各々で個別に選択して、一つの外装材８にモールドすることも好適である。勿論、複数の素子の内、ある素子は積層型コンデンサ１であり、他は通常のコンデンサであるなどのように異なる種類の素子をモールドしてもよいものである。

また、図１３に示されるように、それぞれの素子をハの字になるように傾けてモールドすることで、対抗領域９に外装材８が十分に充填されるようにすることも好適である。あるいは、モールドされた電子部品７の高さ方向を小さくするために、中にモールドされる素子の高さを低くする、あるいは、電子部品７の横方向の幅を小さくするために、素子の背を高くして幅方向を狭くするのも好適である。また、図１４に示されるように、素子を互い違いに重ねることで幅方向や高さ方向を小さくして、機器の仕様に合わせた電子部品
７を形成することも好適である。このときには、それぞれの積層型コンデンサ１をはじめとする素子には、面取り１０、非平行部１１、円弧部１２などの誘導部を設けても良く、十分に対抗領域９に外装材８が充填されるのであれば、誘導部を設けなくともよい。

以上のように、積層型コンデンサ１などをはじめとする複数の素子を一つの外装材でモールドして一つの電子部品７とすることで、電子部品の小型化を実現することができる。また、複数の線路に一つの電子部品７で一回の処理で実装できるため、実装の手間を省き、実装コストを低減させることができる。勿論、実装面積の削減にも貢献する。また、このように複数の素子を並べてモールドする場合に、その素子間の対向距離の規定、あるいは、面取り、非平行部１１、円弧部１２などの外装材を対向領域に充填しやすくする誘導部を設けることで、対向領域における充填を十分として、素子間耐圧や耐湿性などの耐久性を向上させ、電子部品７の性能ばらつきを低減させるものである。

なお、一つの外装材８内部に、インダクタやコンデンサなどを混在してモールドすることで、復号部品を形成することも好適である。また、以上に説明した構成とその効果は、高い耐圧が要求される高耐圧電子部品において、特に有用なものである。

本発明は、複数の素子と、素子の設けられた一対の端子部と、素子と端子部の一部を覆う外装材を有する電子部品であって、複数の素子が外装材内部で所定の間隔で配置され、素子同士の対向面において、素子の対向領域への外装材の誘導部が設けられている構成により、複数の素子、特に積層型コンデンサを一つの外装材にてモールドして端子を外部に出した構成により、複数の電子部品を一度に実装することができ、実装手順の削減、ならびに実装コストの低減が必要な用途にも適用できる。

本発明の実施の形態における積層型コンデンサの側面図本発明の実施の形態における積層型コンデンサの接続構成図本発明の実施の形態における積層型コンデンサを配置した斜視図（ａ）本発明の実施の形態における電子部品の斜視図、（ｂ）本発明の実施の形態における電子部品の正面図、（ｃ）本発明の実施の形態における電子部品の側面図（ａ）比較例における積層型コンデンサを配置した斜視図、（ｂ）比較例における積層型コンデンサの正面図（ａ）本発明の実施の形態における積層型コンデンサを配置した斜視図、（ｂ）本発明の実施の形態における積層型コンデンサを配置した正面図（ａ）本発明の実施の形態における積層型コンデンサを配置した斜視図、（ｂ）本発明の実施の形態における積層型コンデンサを配置した正面図、（ｃ）本発明の実施の形態における積層型コンデンサを配置した正面図（ａ）本発明の実施の形態における積層型コンデンサを配置した斜視図、（ｂ）本発明の実施の形態における積層型コンデンサを配置した正面図（ａ）本発明の実施の形態における積層型コンデンサを配置した斜視図、（ｂ）本発明の実施の形態における積層型コンデンサを配置した正面図（ａ）本発明の実施の形態における素子間破壊電圧実験の実験結果のグラフ、（ｂ）本発明の実施の形態における耐湿実験結果のグラフ、（ｃ）本発明の実施の形態におけるピンホール発生率実験結果のグラフ（ａ）従来の技術の電子部品の実装図、（ｂ）本発明の実施の形態における電子部品の実装図本発明の実施の形態における電子部品の断面図本発明の実施の形態における電子部品の断面図本発明の実施の形態における電子部品の断面図本発明の実施の形態１における積層型コンデンサの斜視図本発明の実施の形態１における積層型コンデンサの斜視図

符号の説明

１積層型コンデンサ
２誘電体基体
３内部電極
４端子部
５、６リード端子
７電子部品
８外装材
９対向領域
１０面取り
１１非平行部
１２円弧部
１３対向距離
１４、１５実装部品
１６、１７実装基板
１８、１９線路

Claims

複数の素子と、
前記素子に設けられた一対の端子部と、
前記素子と前記端子部の一部を覆う外装材とを有する電子部品であって、
前記複数の素子が前記外装材内部で所定の間隔で配置され、
前記所定の間隔が０．１ｍｍ以上であり、
前記素子同士が対向する対向面側であって、かつ前記素子の前記外装部材を充填する側の前記素子に誘導部が設けられ、
前記素子部に設けられた前記誘導部は、前記外装部材を充填する側に向かって前記素子同士の対向面の間隔が前記所定の間隔より大きくなる形状であることを特徴とする電子部品。
前記誘導部が、前記素子の角部に施された面取りであることを特徴とする請求項１に記載の電子部品。
前記面取りが、０．０５ｍｍ以上の曲率半径を有することを特徴とする請求項２に記載の電子部品。
前記誘導部が、前記素子同士の対向面に存在する対向面相互の非平行部分であることを特徴とする請求項１に記載の電子部品。
前記誘導部が、円弧部であることを特徴とする請求項１に記載の電子部品。
前記複数の素子のうち、少なくとも一つがその横断面形状において非直角な角を有することを特徴とする請求項１に記載の電子部品。
前記複数の素子のうち、少なくとも一つがその横断面形状が台形であることを特徴とする請求項１に記載の電子部品。
前記素子が、内部電極が埋設された誘電体基体と、前記誘電体基体に設けられた一対の端子部を有する積層型コンデンサであることを特徴とする請求項１に記載の電子部品。
前記外装材の大きさを、長さをＰ１、幅をＰ２、高さをＰ３としたときに、
３．２ｍｍ≦Ｐ１≦７．１ｍｍ
２．５ｍｍ≦Ｐ２≦６．３ｍｍ
１．５ｍｍ≦Ｐ３≦２．４ｍｍ
の範囲であることを特徴とする請求項１に記載の電子部品。