KR102064106B1

KR102064106B1 - 칩 전자부품

Info

Publication number: KR102064106B1
Application number: KR1020190012726A
Authority: KR
Inventors: 윤찬; 이동환; 위성권
Original assignee: 삼성전기주식회사
Priority date: 2019-01-31
Filing date: 2019-01-31
Publication date: 2020-01-08
Also published as: KR20190015738A

Abstract

본 발명의 일 실시 형태의 칩 전자부품은 절연 기판을 포함하는 자성체 바디; 상기 절연 기판의 일면에 형성되는 내부 도체 패턴부; 상기 자성체 바디의 길이 방향 양 단면에 노출되도록 상기 일면의 반대면에서 두께 방향으로 연장되며, 일단이 상기 내부 도체 패턴과 전기적으로 연결되는 스터드 전극; 및 상기 스터드 전극의 타단에 연결되며, 상기 자성체 바디의 저면에 형성되는 외부 전극;을 포함할 수 있다.

Description

칩 전자부품{Chip electronic component}

본 발명은 칩 전자부품에 관한 것이다.

칩 전자부품 중 하나인 인덕터(inductor)는 저항, 커패시터와 더불어 전자회로를 이루어 노이즈를 제거하는 대표적인 수동소자이다.

특히, 정격 전류가 수백 mA 내지 수십 A인 전원 공급 회로의 전원 라인에 사용되는 칩 인덕터를 파워 인덕터라고 한다. 상기 파워 인덕터는 박막의 절연기판의 상하면에 내부 코일 패턴을 형성하는 구조를 가지는데, 이를 박막 인덕터라고 한다.

상기와 같은 박막의 절연기판의 상하면에 내부 코일 패턴을 형성하는 파워 인덕터는 칩 사이즈가 작아짐에 따라 코일의 턴 수가 적어지고, 또한, 칩 사이즈의 부피가 줄어들어 코일을 형성할 수 있는 공간이 줄어든다.

칩 사이즈의 감소에도 인덕터의 용량을 충분히 확보하기 위해 상기 내부 코일 패턴을 크게 확보할 필요성이 있다.

아래의 특허문헌 1은 박막 인덕터 타입이 아닌 자성체 시트를 적층하여 형성하는 적층형 인덕터이며, 내부에 코일 패턴 형성을 위한 절연기판을 포함하지 않고, 자성체 바디의 외면으로 노출되는 내부 코일 패턴은 외부 전극에 의해 봉지되어 있다.

특허문헌 2는 박막 인덕터 타입의 칩 인덕터는 개시하지만, 특허문헌 2 또한, 자성체 바디의 외면으로 노출되는 내부 코일 패턴은 외부 전극에 의해 봉지된다.

일본공개공보 제2012-235080호 일본공개공보 제2007-067214호

본 발명의 일 실시 형태의 목적은 절연 기판 상의 코일 패턴의 리드부가 자성체 바디의 외면으로 인출된 상태에서 상기 자성체 바디의 외면에 형성되는 스터드 전극에 연결되어 동일한 칩 사이즈 내에서 내부 코일 패턴의 용량을 극대화한 칩 전자부품을 제공하는 것이다.

또한, 본 발명의 일 실시 형태의 다른 목적은 상기 자성체 바디에 노출되는 내부 코일 패턴의 인출부의 하측으로만 스터드 전극을 형성하여, 용이하게 상기 자성체 바디의 상하면을 구분하도록 하는 하면 전극을 구비한 칩 전자부품을 제공하는 것이다.

상기 절연 기판의 일면의 반대면에는 상기 길이 방향의 일측면에 형성되는 스터드 전극으로 연결되는 리드부가 형성되며, 상기 내부 도체 패턴부는 상기 절연 기판에 형성되는 비아 전극을 통해 상기 리드부에 연결될 수 있다.

상기 내부 도체 패턴부는 상기 자성체 바디의 길이 방향 일단면으로 노출되도록 형성될 수 있다.

상기 자성체 바디의 길이 방향 일단면으로 노출되는 상기 내부 도체 패턴부는 상기 절연 기판의 일면의 반대면에 형성되는 스터드 전극과 비아 전극과 연결될 수 있다.

상기 내부 도체 패턴부는 코일 형상의 패턴을 포함할 수 있다.

본 발명의 다른 일 실시 형태의 칩 전자부품은 절연 기판을 포함하는 자성체 바디; 상기 절연 기판의 일면에 형성되며, 코일 형상의 패턴으로 형성되는 내부 도체 패턴부; 상기 절연 기판의 하부의 상기 자성체 바디의 길이 방향 양 단면에 매립되어 노출되는 스터드 전극; 및 상기 절연 기판의 일면의 반대면에 형성되며, 상기 절연 기판의 비아 전극을 통해 상기 내부 도체 패턴부와 연결되는 리드부;를 포함할 수 있다.

본 발명의 일 실시 형태의 칩 전자부품에 의하면, 칩 사이즈의 감소에도 내부 도체 패턴을 길이 방향의 단면까지 형성할 수 있으므로, 동일한 칩 사이즈에서 큰 용량을 얻을 수 있다.

또한, 내부 도체 패턴의 하부에만 스터드 전극을 형성하기 때문에 내부 도체 패턴을 형성하기 때문에, 내부 도체 패턴이 코일을 형성하는 공간을 효율적으로 사용할 수 있다.

파워인덕터 용량과 칩 사이즈가 작아짐에 따라 코일의 턴 수가 적어지고, 또한 칩 부피가 줄어들어 코일을 형성할 수 있는 공간이 줄어들게 된다. 이때, 기판 한쪽 면에는 코일을, 반대편 면에는 스터드 전극만을 형성하여 공간을 효율적으로 사용할 수 있는 장점이 있다.

기판을 중심으로 위 아래에 코일 패턴을 전해 도금(electroplating)으로 형성하고 나머지 부분을 자성체로 채운 다음 스터드 부분의 자성체를 제거하고 다시 전해 도금(electroplating)을 통해 스터드 전극을 올려서 칩을 제작하는 기존 방식 대비 보다 안정적으로 수월하게 올릴 수 있는 장점이 있어 신뢰성 측면에서도 유리하다.

도 1은 본 발명의 일 실시 형태의 칩 전자부품의 부분 절개 사시도.
도 2는 도 1의 칩 전자부품의 내부 코일 패턴이 나타나게 도시한 개략 사시도.
도 3은 도 1의 칩 전자부품의 내부 코일 패턴을 나타내는 단면도.
도 4a 내지 4c는 도 1의 칩 전자부품을 제조 방법을 개략적으로 설명하는 도면.

이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경, 삭제 등을 통하여, 퇴보적인 다른 발명이나 본 발명 사상의 범위 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다.

또한, 각 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다.

칩 전자부품

도 1은 본 발명의 일 실시 형태의 칩 전자부품의 부분 절개 사시도이며, 도 2는 도 1의 칩 전자부품의 내부 코일 패턴이 나타나게 도시한 개략 사시도이며, 도 3은 칩 전자부품의 내부 코일 패턴을 나타내는 단면도이다.

도 1 내지 도 3을 참조하면, 칩 전자부품의 일 예로써 전원 공급 회로의 전원 라인에 사용되는 칩 인덕터(10)가 개시된다. 상기 칩 전자부품은 칩 인덕터 이외에도 칩 비즈(chip beads), 칩 필터(chip filter) 등으로 적절하게 응용될 수 있다.

상기 칩 인덕터(10)는 자성체 바디(12), 절연 기판(20). 내부 도체 패턴부(40), 스터드 전극(60) 및 외부 전극(80)을 포함한다.

상기 자성체 바디(12)는 칩 인덕터(10)의 외관을 이루며, 금속계 연자성 재료가 충진되어 형성될 수 있다. Fe-Si-B-Cr type 비정질 금속 파우더 재료를 이용하며, 이에 제한되는 것은 아니다.

상기 자성체 바디(12)는 육면체 형상일 수 있으며, 본 발명의 실시예를 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도 1에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향, 두께 방향을 나타낸다.

따라서, 상기 자성체 바디(12)는 두께 방향 양 단면(S_T, S_B), 길이 방향의 양 단면(S_L1, S_L2) 및 폭 방향의 양 단면(S_W1, S_W2)을 포함할 수 있다. 상기 자성체 바디(12)는 길이 방향의 길이가 폭 방향의 길이보다 큰 직 육면체의 형상을 가질 수 있다.

본 발명의 일 실시예에 따른 칩 인덕터(10)의 사이즈는 외부전극(80)을 포함하지 않고 상기 자성체 바디(12)의 길이 및 폭는 각각 2.0±0.1mm 및 1.6±0.1 mm(2016 사이즈)의 범위를 가질 수 있으며, 2016 사이즈 이하로 형성할 수 있다.

상기 절연 기판(20)은 얇은 박막으로 형성되며, 전해 도금(electroplating)으로 내부 도체 패턴부(40)를 형성할 수 있는 재질이면, 특별하게 제한되지 않는다.

상기 절연 기판(20)의 일면(23)에는 코일 형상의 패턴(42)을 가지는 내부 도체 패턴부(40)가 형성될 수 있다. 상기 내부 도체 패턴부(40)는 상기 절연 기판(20)의 일면(23)의 반대면(25)에 형성되는 리드부(46)를 구비할 수 있다. 상기 리드부(46)는 상기 절연 기판(20)에 형성되는 비아 전극(22)을 통해 상기 코일 형상의 패턴(42)에 전기적으로 연결된다.

상기 내부 도체 패턴부(40)는 상기 자성체 바디(12)의 길이 방향 일단면(S_L2)으로 노출되도록 형성될 수 있다. 이와 같이 형성되면, 스터드 전극(60)이 형성되지 않은 상기 자성체 바디(12)의 길이 방향 일단면(S_L2)까지 상기 내부 도체 패턴부(40)가 확장되어 동일한 칩 사이즈에서의 큰 용량을 얻을 수 있다.

스터드 전극(60)이 형성되지 않은 상기 자성체 바디(12)의 길이 방향 일단면(S_L2)까지 확장된 상기 내부 도체 패턴부(40)는 상기 절연 기판(20)의 일면(23)의 반대면(25)에 형성되는 스터드 전극(60)과 비아 전극(24)으로 연결될 수 있다.

상기 스터드 전극(60)은 상기 자성체 바디(12)의 길이 방향 양 단면(S_L1, S_L2)에 노출되도록 상기 절연 기판(20)의 반대면(25)에서 두께 방향으로 연장될 수 있다. 상기 스터드 전극(60)의 일단은 상기 내부 도체 패턴(40)과 전기적으로 연결되며, 상기 스터드 전극(60)의 타단은 상기 자성체 바디(12)의 두께 방향의 저면(S_B)외부 전극(80)과 전기적으로 연결될 수 있다.

상기 스터드 전극(60)은 상기 자성체 바디(12)의 길이 방향 양 단면(S_L1, S_L2)에 매립되면서 노출되며, 스터드 전극(60)의 외면이 상기 자성체 바디(12)의 외면의 일부일 수 있다.

칩 전자부품의 제조방법

도 4a 내지 4c는 도 1의 칩 전자부품을 제조 방법을 개략적으로 설명하는 도면이다.

도 4a를 참조하면, 절연 기판(20) 상에 전해 도금으로 상기 절연 기판(20)의 일면(23)에는 내부 도체 패턴(40)을 형성하고, 타면(25)에는 상기 내부 도체 패턴(40)과 비아 전극(22)으로 연결되는 리드부(46)와 스터드 전극(60)을 형성한다.

도 4b를 참조하면, 원하는 자성체 바디(12)의 사이즈가 되도록 자성재료(50)를 충진하여 형성할 수 있다. 도시되지는 않았지만, 연속되는 절연 기판을 이용하여 단위 칩 사이즈에 맞도록 절단하여 형성할 수 있다.

도 4c를 참조하면, 스터드 전극(60)을 통하여 상기 내부 도체 패턴(40)과 연결되는 외부 전극(80)을 상기 자성체 바디(12)의 저면에 프린팅하여 형성할 수 있다. 상기 외부 전극(80)을 형성하는 방법은 프린팅 뿐만 아니라 디핑 등으로도 형성될 수 있다.

10: 칩 인덕터 20: 절연 기판
40: 내부 도체 패턴 60: 스터드 전극
80: 외부 전극

Claims

절연 기판을 포함하는 자성체 바디;
상기 절연 기판의 일면에서 복수의 턴(turn)을 가지는 평면 나선형의 형상으로 형성되는 내부 도체 패턴부;
상기 자성체 바디의 저면에 서로 이격 배치된 제1 및 제2 외부 전극; 및
상기 자성체 바디의 길이 방향으로 마주한 상기 자성체 바디의 양 단면에 각각 배치되고, 상기 내부 도체 패턴부와 상기 제1 및 제2 외부전극을 연결하도록 각각의 일단이 상기 내부 도체 패턴과 연결되고 각각의 타단이 상기 제1 및 제2 외부전극과 연결되는 제1 및 제2 스터드 전극; 을 포함하고,
상기 내부 도체 패턴부의 복수의 턴(turn) 각각은 상기 절연 기판의 일면에 접촉하고,
상기 내부 도체 패턴부의 복수의 턴(turn) 중 최내측 턴(turn)의 단부는 상기 제1 스터드 전극과 연결되고,
상기 내부 도체 패턴부의 복수의 턴(turn) 중 최외측 턴(turn)의 단부는 상기 제2 스터드 전극과 연결되는, 적층 칩 전자부품.
제1항에 있어서,
상기 절연 기판의 일면의 반대면에 배치되어, 상기 제1 스터드 전극과 연결되는 리드부; 및
상기 내부 도체 패턴부의 복수의 (turn)턴 중 최내측 턴(turn)의 단부를 상기 리드부와 연결하도록 상기 절연 기판을 관통하는 비아 전극;
을 더 포함하는, 적층 칩 전자부품.
제2항에 있어서,
상기 제2 스터드 전극은, 상기 절연 기판을 관통하여 상기 내부 도체 패턴부의 복수의 턴(turn) 중 최외측 턴(turn)의 단부에 연결되는 적층 칩 전자부품.
제1항에 있어서,
상기 내부 도체 패턴부는, 상기 내부 도체 패턴부의 복수의 턴(turn) 중 최외측 턴(turn)의 단부만이 상기 자성체 바디의 양 단면 중 하나로 노출되도록 형성되는 적층 칩 전자부품.
제4항에 있어서,
상기 내부 도체 패턴부는, 상기 내부 도체 패턴부의 복수의 턴(turn) 중 최내측 턴(turn)의 단부가 상기 절연 기판의 일면의 반대면에 형성되는 스터드 전극과 비아 전극과 연결되는 적층 칩 전자부품.
절연 기판을 포함하는 자성체 바디;
상기 절연 기판의 일면에서 복수의 턴(turn)을 가지는 평면 나선형의 코일 형상의 패턴으로 형성되는 내부 도체 패턴부;
상기 절연 기판의 하부의 상기 자성체 바디의 길이 방향 양 단면에 매립되어 노출되는 스터드 전극; 및
상기 절연 기판의 일면의 반대면에 형성되며, 상기 절연 기판의 비아 전극을 통해 상기 내부 도체 패턴부와 연결되는 리드부;를 포함하고,
상기 내부 도체 패턴부의 복수의 턴(turn) 각각은 상기 절연 기판의 일면에 접촉하고,
상기 내부 도체 패턴부의 복수의 턴(turn) 중 최내측 턴(turn)의 단부 및 최외측 턴(turn)의 단부 각각은 상기 스터드 전극과 연결되는 적층 칩 전자부품.