JP4379107B2 - 電子部品 - Google Patents

Description

本発明は、モデム、電源回路、液晶用電源、ＤＣ−ＤＣコンバーター、電力線通信機器などの電子機器などに好適に用いられる電子部品に関するものである。

モデムや電源回路などの電子機器においては、多数の電子部品が搭載される。例えば、ノイズ除去や直流成分のカットなどのためにコンデンサが用いられることも多い。

ここで、電子機器には小型化、低コスト化が求められ、これに伴い電子部品についても大幅な小型化、低コスト化が求められている。更に、自動実装による実装コストの削減、実装面積の削減のために、面実装電子部品が求められることが多い。一方、小型化と合わせて高性能化や特性ばらつきの低減、さらには耐久性の向上など相反する仕様が要求されることも多くなっている。

さらには、ＬＳＩなどの多ピン化や信号線路のビット数の増加に伴い、非常に線路間隔の狭い場所において複数の電子部品を実装する高密度実装の必要が生じている。

特に、モデムなどはデータ入力とデータ出力の２線路がセットであることが多く、線路上に必ず２つの電子部品を実装する必要がある。

これらを満たすために、種々の工夫を凝らした電子部品が提案されている（例えば特許文献１、特許文献２参照）。
特開２００１−１１０６９１号公報 特開２００２−４３１７０号公報

しかしながら、小型化と高性能化のそれぞれの目的を達成しようとすると、相互に相反する目的であるため、他方の目的を満たすことができない問題があった。

例えば、性能や特性ばらつきの低減、あるいは耐久性の向上に対応するために、電子部品を樹脂などによる外装材でモールドした電子部品が提案されているが、これを複数実装しようとした場合には、電子部品がモールドされているために大型化する問題があった。また、線路間隔の狭い基板に対応できず、信号線路の線路間隔を広く取るための線路の引き回しなどによる基板の大型化や、線路輻射の問題、あるいは引き回しによる信号遅延による性能劣化などの問題があった。

逆に、小型化や高密度実装を実現するためにモールドされていないベアの電子部品を近接させて実装した場合には、電子部品間での電界結合の発生などによる短絡や信号のクロストークなどの問題が生じていた。また、これに伴う電子機器の故障などの問題も生じていた。

これらを解決するために、複数の素子をモールドした場合には、その小型化を実現するために素子間隔が狭くなり、結果として外装材の外部に引き出される端子の隣接間が非常に狭くなるという問題を生じる。このため、端子間での絶縁抵抗が低下してリーク電流が発生し、電子部品の破壊や、これに伴う電子機器の故障などの問題が生じる。

本発明は、簡単な構成により、上記の問題を解決し、電子機器の小型化、高密度実装と、機器への悪影響を排除した性能向上と耐久性向上の相反する仕様を同時に実現する電子部品を供給することを目的とする。

本発明は、複数の素子と、前記複数の素子のそれぞれに設けられた一対の端子部と、前記端子部に接続される一対のリード端子と、前記素子と前記リード端子の一部を覆う外装材と、前記外装材の外部に前記リード端子の厚みよりも厚い非導電の遮蔽部とを備え、前記一対のリード端子は前記外装材の外側に引き出され、更に前記外装材の側面から底面に向かってお互いに向かい合う方向に折り曲げられ、前記遮蔽部は複数の前記リード端子の前記外装材の外側に引き出されている範囲の全体にわたって複数の前記リード端子の隣接間に設けられ、前記遮蔽部の先端は前記リード端子に対して略垂直方向に分岐して伸び、更に前記遮蔽部は前記外装材の底面において略Ｔ字状に形成された構成とする。

本発明は、複数の素子、特に積層型コンデンサを一つの外装材にてモールドして端子を外部に出した構成により、複数の電子部品を一度に実装することができ、実装手順の削減、ならびに実装コストの低減を実現できる。

また、一つの外装材に複数の素子が封じられていることで、個別の電子部品を実装する場合よりも実装面積を低減させ、電子機器の小型化を実現できる。また、実装基板上での線路間隔を狭くすることができ、線路の余分な引き回しによる実装基板の大型化を回避し、線路輻射などの性能劣化も排除することが可能となる。

更に、狭い間隔で個別に複数の素子を実装する場合に生じる素子間の電界結合や耐圧不備による性能劣化や、耐久性の劣化も解消することができる。また、外装材でモールドされていることにより、周囲環境の変化に対する耐久性も高まり、耐衝撃性なども向上して電子機器の長寿命化を実現することができる。

また、外装材の外部に引き出された端子の隣接間隔を一定以上に規定したことで、隣接する端子間での電圧リークや絶縁劣化の発生を防止し、機器への実装に際して要求される耐圧を実現することができる。

更に、外装材の外部に引き出された端子の隣接間隔において、外装材に凸部を設け、あるいは外部から部材を接続するなどした遮蔽部を形成することにより、端子間の絶縁を更に確実なものとして、電圧リークや絶縁抵抗の発生を防止する。これにより機器への実装に際して要求される耐圧を実現することができる。

またモールドされる素子が、高耐圧を要求されるコンデンサである場合には、リーク電流の発生により大きな電流がショートすることが起こり、電子機器の故障を発生させる恐れがあるが、これを回避することができるものである。

以上の効果により、電子機器の小型化、高寿命化を実現することが可能となる。

本発明の請求項１に記載の発明は、複数の素子と、前記複数の素子のそれぞれに設けられた一対の端子部と、前記端子部に接続される一対のリード端子と、前記素子と前記リード端子の一部を覆う外装材と、前記外装材の外部に前記リード端子の厚みよりも厚い非導電の遮蔽部とを備え、前記一対のリード端子は前記外装材の外側に引き出され、更に前記外装材の側面から底面に向かってお互いに向かい合う方向に折り曲げられ、前記遮蔽部は複数の前記リード端子の前記外装材の外側に引き出されている範囲の全体にわたって複数の前記リード端子の隣接間に設けられ、前記遮蔽部の先端は前記リード端子に対して略垂直方向に分岐して伸び、更に前記遮蔽部は前記外装材の底面において略Ｔ字状に形成されたことを特徴とする電子部品であって、外装材の外部に引き出された端子部間に生じるリーク電流などを防止して、電子部品の破壊や電子機器の故障を防止することができることで、複数の素子を一つの外装材でモールドしつつ、その素子間と端子間距離を小さくできるため、電子部品の小型化、実装面積の小型化が実現できる。

なお、本明細書においては積層型コンデンサを素子の例として説明しているが、これに限られるものではなく、積層型ではない通常のコンデンサ、抵抗、インダクタンス、フィルタなど種々の素子であっても同様である。

また、端子とは、積層型コンデンサに接続されたリード端子の一部が外装材の外部に引き出されたものであっても、素子に予め接続されている端子の一部が外装材の外部に引き出されたものであっても同様である。明細書中で端子間の隣接間距離とは、この外装材の外部に引き出されたリード端子、もしくは端子同士が隣接する位置での隣接間距離のことである。

以下、図面を用いて説明する。

図１は本発明の実施の形態における積層型コンデンサの側面図、図２は本発明の実施の形態における積層型コンデンサの接続構成図、図３は本発明の実施の形態における積層型コンデンサを配置した斜視図、図４（ａ）は本発明の実施の形態における電子部品の斜視
図、図４（ｂ）は本発明の実施の形態における電子部品の正面図、図４（ｃ）は本発明の実施の形態における電子部品の側面図、図５、図６、図７は本発明の実施の形態における電子部品の斜視図、図８、図９は本発明の実施の形態における電子部品の正面図、図１０（ａ）は本発明の実施の形態における隣接間距離と電気的破壊実験グラフ、図１０（ｂ）は本発明の実施の形態における遮蔽部と端子間リーク電流実験グラフであり、図１１（ａ）は従来の電子部品の実装図、図１１（ｂ）は本発明の実施の形態における電子部品の実装図である。

１は積層型コンデンサ、２は誘電体基体、３は内部電極、４は端子部、５、６はリード端子、５ａ、６ａは実装部、７は電子部品、８は外装材、９は端子隣接部、１０は遮蔽部、１１は引き出し部隣接距離、１２は実装部隣接距離、１３は屈曲部、１４、１５は実装基板、１６、１７、１８、１９は線路である。

積層型コンデンサ１は素子の一例であり、これ以外に積層型でないコンデンサ、抵抗、インダクタ、フィルタなどの種々のものであっても良く、いわゆる幅広く様々な種類を含む素子である。

図１〜図４から明らかな通り、二つの積層型コンデンサ１にそれぞれリード端子５、６が接続され、二つの積層型コンデンサ１とリード端子５、６の一部が外装材８によりモールドされて、外部に引き出されたリード端子５、６の一部である実装部５ａ、６ａが実装基板などへの実装に用いられる。

また、外装材の外部に引き出されたリード端子５同士の隣接する部分、もしくはリード端子６同士の隣接する部分である端子隣接部９の距離が０．５ｍｍ以上で規定されることで、端子隣接部９にリーク電流が生じないようになる。

これにより電子部品７は４端子の電子部品となって、２ラインの線路に一度に実装することが可能となって、小型化を可能とするものである。また、実装処理が短縮化され、実装コストが削減され、実装面積も削減される。更に、電子機器への悪影響を回避できるものである。

以下、各部の詳細について説明する。

まず、図１を用いて積層型コンデンサ１について説明する。

誘電体基体２は、誘電体で構成された基体で、例えば酸化チタンやチタン酸バリウムなどの誘電体材料が好適に用いられる。あるいはアルミナなども用いられる。このような材料を用いて適宜、必要な形状、大きさに形成されるものである。

内部電極３は、誘電体基体２内部に埋設された電極であって、内部電極３の構成材料としては、Ｎｉ、Ａｇ、Ｐｄ、Ｃｕ、Ａｕなどの少なくとも一つを含む金属材料が挙げられる。特に、Ｎｉ単体あるいはＮｉ合金を用いることでコスト面において有利となる。また、これらの合金や、表面にめっき処理が施されたものであってもよいものである。勿論、合金などであっても良い。また、内部電極３の厚みは１〜５μｍで構成される。また、隣接する内部電極３同士の間隔は１５μｍ以上とすることが好ましい。

内部電極３は端子部４と電気的に接続されており、端子部４の一方のみに接続する内部電極３と、端子部４の他方のみに接続する内部電極３が対向しており、この対向する内部電極３間において主な容量が発生する。

端子部４は内部電極３と接続されており、誘電体基体２に一対に設けられ、通常はその両端に設けられることが多いが、両端以外に設けられてもよいものである。例えば、誘電体基体２の上下に形成されて、この上下に形成された端子部４と後に述べるリード端子５、６が接続されてもよいものである。また端子部４は、Ｃｕ、Ｚｎ、Ｎｉ、Ａｇ、Ａｕなどの少なくとも一つを含む材料で構成され、その表面は単層もしくは多層のめっき処理が施されていてもよい。

また、端子部４は金属キャップを誘電体基体２に接合して構成されてもよい。更に、端子部４の最外部（最表部）は融点が２００度以上の導電性材料で構成されることが好ましく、この構成によって、電子部品７にリフローなどで高温がかけられたとしても、端子部４に熱的なダメージが加わることは無く、安定したリフロー特性を得ることができる。

積層型コンデンサ１の具体的な製造方法の一例としては、一方の面に内部電極３を塗布した誘電体シートを複数用意して、これらの誘電体シートを電極が直接接触しないように積層し、この積層体の両端に端子部４を形成することで作成される。

このとき、積層コンデンサ１の大きさは、その長さをＬ１、高さをＬ２、幅をＬ３としたときに、
３．０ｍｍ≦Ｌ１≦５．５ｍｍ
０．５ｍｍ≦Ｌ２≦２．５ｍｍ
１．５ｍｍ≦Ｌ３≦３．５ｍｍ
となるように構成した。勿論、これよりも大きいサイズで形成してもよいものである。

Ｌ１〜Ｌ３を上記下限値より小さくすると、内部電極３の形成面積が不十分となったり、内部電極３相互の間隔が必然的に狭くなって、内部電極３の枚数を減らさなければならなくなって大きな容量値を得ることが困難となり、幅広い容量を有する電子部品を得ることが困難となる。

なお、複数の積層型コンデンサ１はそれぞれ容量値が異なってもよいものであり、例えば、モデムや電灯線通信モジュールなどの出力線路と入力線路のペア線路に実装される際に、それぞれの線路で要求される容量値が異なる場合に好適である。また、図１などでは、素子たる積層型コンデンサ１が二つの場合が示されているが、３以上であっても同様である。またモールドされる素子は、積層型コンデンサと、通常のコンデンサが混在しても良く、あるいはコンデンサとインダクタが混在するなどであってもよいものである。

次にリード端子５、６について説明する。

リード端子５、６は図２、図３からも明らかな通り、積層型コンデンサ１の端子部４に接続されて、外部への引出が可能な状態となっている。これにより、あとに述べる外装材８にモールドされても、この外装材８の外部に電気接続可能なリード端子を引き出すことができて、実装基板へ実装し、内部にモールドされた積層型コンデンサ１をはじめとする素子との電気的接続が可能となる。

リード端子５、６の面たる構成材料としては、Ｆｅ、Ｃｕ、Ｎｉの少なくとも一つから選ばれる金属材料が好適に選択され、これらの材料を用いることによって電気的特性や加工性の面で有利である。また、これらの金属の合金であっても良く、表面に単層もしくは多層のめっき処理が施されていてもよいものである。

リード端子５、６の一般的構造としては、端子部４と接合部をもって接続され、外装材８の外報に向かって伸びた延伸部と、これを更に折り曲げて実装基板への実装を可能とし
た実装部５ａ、６ａを有するものである。また、図４（ｃ）に示されるように実装部５ａ、６ａを互いに向かい合う方向に折り曲げてもよいが、互いに異なる方向に折り曲げるいわゆるガルウィング型としてもよい。また、端子部４とリード端子５、６を接合する接合部は融点が２００度以上の接合材で構成されることが望ましく、この場合には電子部品７の実装におけるリフローなどの熱的影響を受けることなく、特性劣化を生じさせることを防止できるものである。

また、端子部４が誘電体基体２の両端ではなく上下に設けられている場合には、これに合わせて上下に互い違いに接続して、その上で、外装材８の外に引き出しても良い。

また、リード端子５、６はそれぞれ外装材８の互いに対抗する面からそれぞれ引き出すことで、リード端子５とリード端子６の間隔を広げることができ、実装後のバランスもよくなるメリットがある。

また、図３にあるように、本実施の形態では二つの積層型コンデンサ１を一つにモールドするために、それぞれの積層型コンデンサ１に対して個別にリード端子５、６を接続する。図３には２つの積層型コンデンサ１にリード端子５、６が接続されているが、３以上の積層型コンデンサ１であってもよく、勿論、積層型コンデンサ以外の素子であってもよい。

更に、リード端子５、６間で発生する寄生容量は０．１ｐＦ〜５．０ｐＦに収めることが好ましい。寄生容量が５．０ｐＦより大きいと、電子部品７を構成した際に容量ばらつきが非常に大きくなり、０．１ｐＦより小さくするには製造上の困難性を伴う不具合があるからである。また、必要に応じてリード端子をトリミングして面積調整して、その寄生容量を事後的に調整することも好適である。

また、リード端子５、６は互いに略同一形状とすることで、部品点数の削減を行うことができ、生産性が向上すつと共に、リード端子５、６を外装材８においてほぼ同じ高さから引き出すことができ、ほぼ同じ長さ分を引き出すことができるので、対象性の良い電子部品を製造することができる。

次に外装材８について説明する。

外装材８は図４に表されるとおり、二つの積層型コンデンサ１を一緒にモールドしている。積層型コンデンサ１とリード端子５、６の一部がモールドされている。外装材８によりモールドされることで、最終的な電子部品７となり、外形としては直方体に近い形状であるが、各辺や角部に面取りをつけることで耐衝撃性を向上させることが好適である。また、リード端子５、６の引出により、電子部品７の基板への実装が可能となっている。

外装材８としては、オプトクレゾールノボラック系、ビフェニール系、ペンタジエン系などのエポキシ樹脂が好適に用いられる。

また外装材８の表面と積層型コンデンサ１の表面の間隔の最小値（外装材８のもっとも肉厚が薄い部分）は０．１ｍｍ以上とすることで、外皮耐圧を向上させることができる。

また、外装材８のリード端子５、６が引き出される部分を他の部分よりも突出させることで、リード端子５、６の引出部の根元を強化することができる。これによりリード端子５、６の折れ曲がりなどを防止し、外部からの水分の混入などを防止しやすくなる。

ここで、電子部品７の製造方法の一例を説明する。

まず、積層型コンデンサ１にリード端子５、６が接続された素子体を二つ並べて、モールド成形機等を用いて、積層型コンデンサ１とリード端子５、６の一部を覆う。次に外装材８より引き出されたリード端子５、６の部分を図４（ｃ）のように折り曲げて電子部品７が完成する。

次に、端子隣接部９について説明する。

端子隣接部９はリード端子５、あるいはリード端子６が外装材８の外部に引き出された場合の、複数の（図４では２つの）リード端子５同士、或いはリード端子６同士の隣接する部分である。即ち、外装材８でモールドされた電子部品７においては、実装のために引き出された２箇所において端子隣接部９が存在する。

ここで、端子隣接部９の隣接距離を０．５ｍｍ以上５ｍｍ以下とすることが好ましい。隣接距離を０．５ｍｍ以上とすることで、引き出されたリード端子間において、リーク電流の発生や絶縁抵抗の低下などが生じず、実装された線路間での短絡が発生せず、電子機器への悪影響が発生しない。逆に５ｍｍより大きい場合には、素子間隔が広くなりすぎて電子部品の小型化が実現されなくなる。この点から５ｍｍ以下であることが好ましい。但し、仕様によってはこれ以上の素子間隔としてもよいものである。

次に、図５、図６を用いて、リード端子間の端子隣接部９に遮蔽部が設けられた形態について説明する。

遮蔽部１０はリード端子間の端子隣接部９に設けられ、リード端子間でリーク電流などの発生を防止するものである。遮蔽部１０は図５、図６に表されるように、外装材８と一体で形成された突出部であっても良く、別途非導電材で形成された部材を接着、嵌合などにより形成されたものであっても良い。ただ、外装材８と一体で形成することで、加工において容易である。また、遮蔽部１０は非導電材で形成されているが、別部材で形成する場合には、その接着部がいわゆる接着樹脂などで充填されていても良いものである。また、遮蔽部１０の外面に渡ってシリコンゴムなどによる膜が形成されていても好適である。

また、図６にあるように、リード端子５、６が外装材８の外部に引き出されている範囲全体にわたって、その端子隣接部９に遮蔽部１０が形成されていることも好適である。この場合にはリード端子５同士、あるいはリード端子６同士が隣接する全ての範囲で、リーク電流などの発生を防止することができる。

ここで、遮蔽部１０の厚みは外装材８外部に引き出されたリード端子５、６の厚みよりもその突出厚みが厚いことが好ましい。リード端子５、６の厚みよりも、遮蔽部１０の厚みが厚いことで、リード端子５同士、あるいはリード端子６同士の隣接間におけるリーク電流の発生、あるいは絶縁抵抗の低下を確実に防止できるメリットがある。このリード端子の厚みよりも遮蔽部１０の厚みを厚くする場合には、その差分を０．２ｍｍ以上とすることが好ましい。後の実験結果で説明するが、０．２ｍｍ以上の余分な厚みを有することで、確実にリーク電流を防止することができるからである。

また、リード端子５、６の実装部５ａ、６ａが電子部品７の底面に存在する場合には、遮蔽部１０の厚みをリード端子５、６の厚みよりも厚くした場合には、実装基板への実装においては、実装ランドにこの厚みの差分を解消するような高さを設けることで、実装を可能にすることができる。

同様に、リード端子５、６が電子部品の底面ではなく、外側に向けて折り曲げて、実装
部５ａ、６ａが電子部品の底面ではない外側に存在する場合には、遮蔽部１０をこのリード端子の突出量よりも突出させることが好適である。

図７にこの状態が示されている。リード端子５、６が電子部品の外側に向けて折り曲げられているため、リード端子５間あるいはリード端子６間がその外側に向かってまで隣接する状態になる。このような場合には、遮蔽部１０の突出厚みをそのリード端子５、６の先端部までの突出量をカバーできる厚みにすることで、対応することができる。これは、遮蔽部１０が外像材８と一体で形成される場合には、その突出厚みを大きく形成すればよく、別体で形成する場合には、これに見合う厚みをもった遮蔽部１０を後から外装材８に接着や嵌合、貼りあわせで形成する。

このように、リード端子５間、あるいはリード端子６間に非導電材による遮蔽部１０を、そのリード端子５、６が存在する全体にわたって設けることにより、リード端子間のリーク電流の発生や絶縁抵抗の低下を防止することができるものである。

なお、図７の場合には、電子部品７の底面側にリード端子５、６が存在しないため、その間を遮蔽する遮蔽部１０が底面に設けられる必要がないため、電子部品の実装時に、リード端子と接続される線路との間に間隙が生じるのを防ぐための、実装ランドの盛り上げや半田盛などが不要となるメリットがある。

次に、リード端子５間、あるいはリード端子６間の端子隣接部９を広げることで、リーク電流や絶縁抵抗低下を防止する形態について説明する。

図８には、リード端子５、６が外装材８から引き出された部分において、引き出し部分での隣接間距離よりも広い隣接間距離を有する位置がリード端子５、６上に存在する電子部品７が表されている。引き出し部隣接距離１１と実装部隣接距離１２は、図７からも明らかな通り、後者の方がその距離が大きくなっており、外装材８の外部に引き出されたリード端子５、６の大部分に渡って、その端子間の隣接間距離が十分にとられている。即ち、外装材８内部にモールドされている素子である積層型コンデンサ１の間隔に比べて、実際のリード端子５間の隣接間距離は十分に大きくすることができるため、電子部品７の大きさを大型化することなく、リード端子５、６の端子間距離をそれぞれ十分に広いものとすることができる。

これは、屈曲部１３がリード端子５、６上に設けられることで実現される。この屈曲部１３は３次元的にリード端子５、６を折り曲げるだけではなく、リード端子５、６の切り取り成形により作られる２時限的な屈曲部であってもよい。

また、図９に示されるように、リード端子５、６をハの字状に外装材８から引き出して、その隣接間距離を広げることでもよい。リード端子５、６が外装材８から引き出されたところからハの字形状とされていることで、端子隣接部９が次第に広がる形状となっている。これにより、リード端子５、６の殆どの位置において、十分な隣接間距離を確保することができ、リーク電流の発生や絶縁抵抗の低下を防止することができるものである。

なお、リード端子５、６に屈曲部１３を設けて隣接間距離を拡張したり、ハの字形状として隣接間距離を拡張することに加えて、その端子隣接部９に図５〜図７などで示された遮蔽部１０をあわせて形成することで、更なるリーク電流の発生防止などを実現することも好適である。この場合には、遮蔽部１０はその端子隣接部９の形状にあわせても良く、形状に関係なく直方体などの一定形状を有していても良い。

次に、実験結果に基づいて、電子部品７のメリットについて説明する。

図１０（ａ）には、リード端子間の隣接間距離と電気的破壊値との関係を実験した実験結果がグラフとして表されている。横軸にリード端子同士の隣接間距離が表され、縦軸に電子部品破壊の原因となるリーク電流が発生する付与電圧の値が表されている。

通常の電子部品ではリーク電流に対する耐圧は１ＫＶＡＣ以上が必要であり、これを確保できるのは０．５ｍｍ以上からであることが分かる。０．５ｍｍ未満では、１ＫＶＡＣ未満でリーク電流が発生してしまい、十分な耐圧を満たしていないことが分かる。０．５ｍｍ以上であれば、十分な耐圧を有している。

以上より、リード端子５間、あるいはリード端子６間の隣接間距離を０．５ｍｍ以上とする構成にすることで、リード端子間でのリーク電流の発生や絶縁抵抗の低下を確実に防止することができるものである。

次に、図１０（ｂ）には、遮蔽部１０がない場合と、遮蔽部１０があって、その突出量の違いによるリーク電流の発生する電圧値が比較されたものである。（Ａ）には遮蔽部１０の無い場合、（Ｂ）は遮蔽部１０の突出量がリード端子の外部に出た厚みよりも０．１ｍｍ大きい場合、（Ｃ）は遮蔽部１０の突出量がリード端子の外部に出た厚みよりも０．２ｍｍ大きい場合、（Ｄ）は遮蔽部１０の突出量がリード端子の外部に出た厚みよりも０．３ｍｍ大きい場合が示されている。

図１０（ｂ）から明らかな通り、遮蔽部１０が無い場合（Ａ）ではリーク電流の発生する耐圧は１ＫＶＡＣよりかなり小さく、リード端子間の耐圧が十分でないことが分かる。これに対して遮蔽部１０が設けられた場合には、その突出量がリード端子の外部に出ている厚みよりも０．１ｍｍ大きい場合では約１ＫＶＡＣであり、リード端子の外部に出ている厚みよりも０．２ｍｍ以上大きい場合では１ＫＶＡＣを十分に超えており、０．３ｍｍくらいからリーク電圧変化がなだらかであり、０．２ｍｍ以上あれば十分であることが分かる。

これより、遮蔽部１０を設けるという構成により、リード端子間が非常に狭い場合であっても、そのリード端子間の耐圧を確保することができ、更にその遮蔽部１０の突出量が０．２ｍｍ異常であればその効果が確実になる。この遮蔽部１０によりリーク耐圧を確保できることで、リード端子間と外装材８にモールドされる積層型コンデンサ１の間隔を狭くすることができるので、非常に小型の電子部品７を構成することが可能となる。また、その遮蔽部１０が外部に出ているリード端子の厚みよりも０．２ｍｍ以上であれば、リード端子間の遮蔽効果が十分であることが分かる。

最後に、図１１を用いて、電子部品７および実装面積の小型化が実現されることを説明する。

図１１（ａ）には比較例としての一つの素子をモールドした電子部品を二つ実装した場合が表されており、図１１（ｂ）には本発明での、二つの素子をモールドした電子部品を一つ実装した場合が表されている。モデムや電灯線通信モジュールのように、出力データと入力データの２線式のラインのそれぞれにノイズカットなどの目的で積層型コンデンサやコンデンサをモールドした電子部品が実装される。

図１１（ａ）から明らかな通り、従来のような単一の素子をモールドした電子部品７では、実装するための処理手順が２回必要であり、更に、それぞれの電子部品の有する大きさが大きいために、必要とする実装面積が大きくなる。また、二つの電子部品７のそれぞれのリード端子５、６の隣り合う間隔にあわせて、線路１８の間隔も広く取る必要があり
、当然ながら実装面積の大型化、ならびに線路の引き回しが必要となる。

これに対して、図１１（ｂ）から明らかな通り、２つの素子をモールドした電子部品７であれば実装面積が小型化される。更に、リード端子５、６の隣り合う間隔も狭くなるために、線路１９の間隔も狭くすることができ、当然ながら実装面積の小型化が更に促進される。また、線路の引き回しも不要となる。このため線路引き回しにより発生する線路輻射や、他の実装部品への悪影響を回避できるメリットもある。勿論、実装時には一回の処理手順で線路上に実装することが可能であり、実装コストを低減できるものである。

このとき、リード端子間はその隣接間距離が０．５ｍｍ以上の十分な距離を有しているか、もしくは遮蔽部１０が設けられているか、隣接間距離を十分にとるための屈曲部１３が設けられているかにより、リード端子間のリーク電流耐圧は十分に確保されている。これにより、素子破壊や電子機器の故障などが生じないものである。

これらは、一つの電子部品７に３以上の素子をモールドした場合であっても同様の効果を有するものである。

以上より、電子部品の小型化、実装面積の小型化を進めるために、複数の素子を一つの外装材でモールドした電子部品とする場合に、小型化実現のためにリード端子の隣接間距離が小さくなることによる耐圧の低下を、効率的且つ確実に防止することができることがわかる。これにより、複数の素子を一つの外装材でモールドすることでの電子部品の小型化、実装面積の小型化、実装処理の短縮と実装コストの低減を、電子部品の耐久性能を阻害することなく実現できるものである。また、これらは非常に簡単な構成により実現されるため、電子部品のコスト増加なども生じない。

なお、一つの外装材８内部に、インダクタやコンデンサなどを混在してモールドすることで、復号部品を形成することも好適である。また、以上に説明した構成とその効果は、高い耐圧が要求される高耐圧電子部品において、特に有用なものである。

本発明は、複数の素子と、前記複数の素子のそれぞれに設けられた一対の端子部と、前記端子部に接続される一対のリード端子と、前記素子と前記リード端子の一部を覆う外装材と、前記外装材の外部に前記リード端子の厚みよりも厚い非導電の遮蔽部とを備え、
前記一対のリード端子は前記外装材の外側に引き出され、更に前記外装材の側面から底面に向かってお互いに向かい合う方向に折り曲げられ、前記遮蔽部は複数の前記リード端子の前記外装材の外側に引き出されている範囲の全体にわたって複数の前記リード端子の隣接間に設けられ、前記遮蔽部の先端は前記リード端子に対して略垂直方向に分岐して伸び、更に前記遮蔽部は前記外装材の底面において略Ｔ字状に形成された構成により、複数の電子部品を一度に実装することができ、実装手順の削減、ならびに実装コストの低減、及び端子間でのリーク電流の発生を防止することが必要な用途にも適用できる。

本発明の実施の形態における積層型コンデンサの側面図 本発明の実施の形態における積層型コンデンサの接続構成図 本発明の実施の形態における積層型コンデンサを配置した斜視図 （ａ）本発明の実施の形態における電子部品の斜視図、（ｂ）本発明の実施の形態における電子部品の正面図、（ｃ）本発明の実施の形態における電子部品の側面図 本発明の実施の形態における電子部品の斜視図 本発明の実施の形態における電子部品の斜視図 本発明の実施の形態における電子部品の斜視図 本発明の実施の形態における電子部品の正面図 本発明の実施の形態における電子部品の正面図 （ａ）本発明の実施の形態における隣接間距離と電気的破壊実験グラフ、（ｂ）本発明の実施の形態における遮蔽部と端子間リーク電流実験グラフ （ａ）従来の電子部品の実装図、（ｂ）本発明の実施の形態における電子部品の実装図

符号の説明

１ 積層型コンデンサ
２ 誘電体基体
３ 内部電極
４ 端子部
５、６ リード端子
７ 電子部品
８ 外装材
９ 端子隣接部
１０ 遮蔽部
１１ 引き出し部隣接距離
１２ 実装部隣接距離
１３ 屈曲部
１４、１５ 実装基板
１６、１７、１８、１９ 線路

Claims (1)

1. 複数の素子と、
   前記複数の素子のそれぞれに設けられた一対の端子部と、
   前記端子部に接続される一対のリード端子と、
   前記素子と前記リード端子の一部を覆う外装材と、
   前記外装材の外部に前記リード端子の厚みよりも厚い非導電の遮蔽部とを備え、
   前記一対のリード端子は前記外装材の外側に引き出され、更に前記外装材の側面から底面に向かってお互いに向かい合う方向に折り曲げられ、
   前記遮蔽部は複数の前記リード端子の前記外装材の外側に引き出されている範囲の全体にわたって複数の前記リード端子の隣接間に設けられ、前記遮蔽部の先端は前記リード端子に対して略垂直方向に分岐して伸び、更に前記遮蔽部は前記外装材の底面において略Ｔ字状に形成されることを特徴とする電子部品。

Images