JP3454941B2 - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP3454941B2 JP3454941B2 JP28571394A JP28571394A JP3454941B2 JP 3454941 B2 JP3454941 B2 JP 3454941B2 JP 28571394 A JP28571394 A JP 28571394A JP 28571394 A JP28571394 A JP 28571394A JP 3454941 B2 JP3454941 B2 JP 3454941B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- electric component
- component
- mounting
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電気部品を直接実装す
るためのランド部を有するリードフレームに係り、特
に、実装された電気部品とリードフレームとの絶縁をと
る場合に好適な樹脂モールド用リードフレームに関す
る。
るためのランド部を有するリードフレームに係り、特
に、実装された電気部品とリードフレームとの絶縁をと
る場合に好適な樹脂モールド用リードフレームに関す
る。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来の
リードフレームに於ては、下面に於ける絶縁性が良くな
い電気部品をリードフレーム上に実装する場合、この電
気部品の下面と対面するリードフレームの上面に絶縁体
を塗布して、又は、この電気部品の下面にリードフレー
ムを配置せずにリードフレームのパターンを迂回させた
ものを使用していた。
リードフレームに於ては、下面に於ける絶縁性が良くな
い電気部品をリードフレーム上に実装する場合、この電
気部品の下面と対面するリードフレームの上面に絶縁体
を塗布して、又は、この電気部品の下面にリードフレー
ムを配置せずにリードフレームのパターンを迂回させた
ものを使用していた。
【０００３】しかし、絶縁体を塗布した場合には、絶縁
体の塗布層により部品の浮きや実装高の増加が生じると
ともに、絶縁体の塗布によるコスト高を避けることがで
きない。又、リードフレームのパターンを迂回させた場
合には、迂回させたことによりリードフレームの外形が
大きくなり、その結果、製品の小型化が困難になる。
体の塗布層により部品の浮きや実装高の増加が生じると
ともに、絶縁体の塗布によるコスト高を避けることがで
きない。又、リードフレームのパターンを迂回させた場
合には、迂回させたことによりリードフレームの外形が
大きくなり、その結果、製品の小型化が困難になる。
【０００４】そこで、本発明は、絶縁状態を悪化させる
ことなく製品の小型化を図る場合に好適なリードフレー
ムの構造を提供することを目的としている。
ことなく製品の小型化を図る場合に好適なリードフレー
ムの構造を提供することを目的としている。
【０００５】尚、リードフレームを構成する面の一部を
他の部分より低くしたものとして、図１５に示したよう
な半導体装置用リードフレーム２４がある。（実公昭６
０−１２９１５４）この半導体装置用リードフレーム２
４に於ては、半導体素子を搭載する搭載台部２５の上面
を、図１６に示したようにリード端子２６の上面より低
くしている。しかし、その目的はワイヤボンディングの
作業性の向上や良好な半導体装置の外形形状を得ること
で、本発明の絶縁状態の悪化防止という目的とは明らか
に異なる。
他の部分より低くしたものとして、図１５に示したよう
な半導体装置用リードフレーム２４がある。（実公昭６
０−１２９１５４）この半導体装置用リードフレーム２
４に於ては、半導体素子を搭載する搭載台部２５の上面
を、図１６に示したようにリード端子２６の上面より低
くしている。しかし、その目的はワイヤボンディングの
作業性の向上や良好な半導体装置の外形形状を得ること
で、本発明の絶縁状態の悪化防止という目的とは明らか
に異なる。
【０００６】又、本発明に於けるリードフレームは、図
１４に示したように製品の外部端子となるリード端子部
２３以外に、電気部品の端子を直接半田付けするための
ランド部２２を有するもので、半導体装置用リードフレ
ームと構成の点でも明らかに異なる。
１４に示したように製品の外部端子となるリード端子部
２３以外に、電気部品の端子を直接半田付けするための
ランド部２２を有するもので、半導体装置用リードフレ
ームと構成の点でも明らかに異なる。
【０００７】
【課題を解決するための手段】請求項１のリードフレー
ムは、電気部品の端子を半田付けするランド部を有する
リードフレームに於て、前記電気部品を実装したとき
に、該電気部品の下面と対面する該リードフレームの実
装面側の上面部分を、該電気部品のために設けられた前
記ランド部の実装面側の上面より低くし、電気部品の下
面と該電気部品の下面と対面するリードフレームの上面
との間に絶縁性樹脂を介在させ両者間の絶縁を確保した
ことを特徴とするものである。
ムは、電気部品の端子を半田付けするランド部を有する
リードフレームに於て、前記電気部品を実装したとき
に、該電気部品の下面と対面する該リードフレームの実
装面側の上面部分を、該電気部品のために設けられた前
記ランド部の実装面側の上面より低くし、電気部品の下
面と該電気部品の下面と対面するリードフレームの上面
との間に絶縁性樹脂を介在させ両者間の絶縁を確保した
ことを特徴とするものである。
【０００８】
【作用】請求項１のリードフレームによれば、電気部品
の端子を半田付けするランド部を有するリードフレーム
に於て、前記電気部品を実装したときに、該電気部品の
下面と対面する該リードフレームの実装面側の上面部分
を、該電気部品のために設けられた前記ランド部の実装
面側の上面より低くし、電気部品の下面と該電気部品の
下面と対面するリードフレームの上面との間に絶縁性樹
脂を介在させることにより、電気部品とリードフレーム
との間の、絶縁状態の悪化を防止することができる。
の端子を半田付けするランド部を有するリードフレーム
に於て、前記電気部品を実装したときに、該電気部品の
下面と対面する該リードフレームの実装面側の上面部分
を、該電気部品のために設けられた前記ランド部の実装
面側の上面より低くし、電気部品の下面と該電気部品の
下面と対面するリードフレームの上面との間に絶縁性樹
脂を介在させることにより、電気部品とリードフレーム
との間の、絶縁状態の悪化を防止することができる。
【０００９】図１は、本発明のリードフレームに電気部
品を実装したところを示したもので、図２、図３は図１
に於ける、Ａ−Ａ’断面、Ｂ−Ｂ’断面を示した断面図
である。
品を実装したところを示したもので、図２、図３は図１
に於ける、Ａ−Ａ’断面、Ｂ−Ｂ’断面を示した断面図
である。
【００１０】本発明に於ては、絶縁が不十分な電気部品
１の下面１ａに対面する部分のリードフレームの上面
を、電気部品１の端子である電極２が半田付けされるラ
ンド部５の上面より低くしている。（図２の７ａ部分） この時、リードフレームの上面を低くした部分６の長さ
７ｂは、図３に示したように電気部品１の下面となる範
囲以上（電気部品１の位置ズレ分と電気部品１の横幅１
ｂの合計）に設定する。
１の下面１ａに対面する部分のリードフレームの上面
を、電気部品１の端子である電極２が半田付けされるラ
ンド部５の上面より低くしている。（図２の７ａ部分） この時、リードフレームの上面を低くした部分６の長さ
７ｂは、図３に示したように電気部品１の下面となる範
囲以上（電気部品１の位置ズレ分と電気部品１の横幅１
ｂの合計）に設定する。
【００１１】図４は図１に示した実装部分に樹脂モール
ド処理を施したときのＡ−Ａ’断面を示したものであ
る。上述のようにリードフレームの上面を低くしたこと
により、樹脂モールド処理を行ったときに、リードフレ
ームを低くした部分６の上面と電気部品１の下面１ａと
の間に樹脂８を介在させることができる。
ド処理を施したときのＡ−Ａ’断面を示したものであ
る。上述のようにリードフレームの上面を低くしたこと
により、樹脂モールド処理を行ったときに、リードフレ
ームを低くした部分６の上面と電気部品１の下面１ａと
の間に樹脂８を介在させることができる。
【００１２】図５は、リードフレームに低い部分を設け
なかった場合の実装部分を示したもので、図６は図５に
於ける、Ｃ−Ｃ’断面を示した断面図である。
なかった場合の実装部分を示したもので、図６は図５に
於ける、Ｃ−Ｃ’断面を示した断面図である。
【００１３】リードフレームに低い部分を設けなかった
場合、実装時に、電気部品１の下面１ａとリードフレー
ム４ａの上面とが接触することがある。
場合、実装時に、電気部品１の下面１ａとリードフレー
ム４ａの上面とが接触することがある。
【００１４】又、実装時に接触していない場合でも、リ
ードフレーム４ａと電気部品１の下面１ａが接近してい
るため、樹脂モールド処理を行ったときにリードフレー
ム４ａの上面と電気部品１の下面１ａとの間に樹脂を介
在させることが困難となる。そして、リードフレーム４
ａの上面と電気部品１の下面１ａとの間に樹脂を介在さ
せることができなかった場合には、図７に示したように
モールドした樹脂の経時的な収縮により、リードフレー
ム４ａに押圧力９が働き、最終的には接触することがあ
る。
ードフレーム４ａと電気部品１の下面１ａが接近してい
るため、樹脂モールド処理を行ったときにリードフレー
ム４ａの上面と電気部品１の下面１ａとの間に樹脂を介
在させることが困難となる。そして、リードフレーム４
ａの上面と電気部品１の下面１ａとの間に樹脂を介在さ
せることができなかった場合には、図７に示したように
モールドした樹脂の経時的な収縮により、リードフレー
ム４ａに押圧力９が働き、最終的には接触することがあ
る。
【００１５】このようにして電気部品１の底面とリード
フレーム４ａの上面が接触した場合、図８に示したよう
に電気部品１の下面１ａの絶縁抵抗が低い場合、下面１
ａを介して電極２とリードフレーム４ａとの間に漏洩電
流がながれる。又、積層インダクタ、積層コンデンサ等
の内部に導体パターンを有する電気部品１の場合には、
図９に示したように内部導体１０とリードフレーム４ａ
との間に漏洩電流が流れることがある。
フレーム４ａの上面が接触した場合、図８に示したよう
に電気部品１の下面１ａの絶縁抵抗が低い場合、下面１
ａを介して電極２とリードフレーム４ａとの間に漏洩電
流がながれる。又、積層インダクタ、積層コンデンサ等
の内部に導体パターンを有する電気部品１の場合には、
図９に示したように内部導体１０とリードフレーム４ａ
との間に漏洩電流が流れることがある。
【００１６】その結果、電気部品１とこのリードフレー
ム４ａとの絶縁抵抗が低下し、回路に不具合が生じる。
ム４ａとの絶縁抵抗が低下し、回路に不具合が生じる。
【００１７】しかし、本発明に於ては、樹脂モールド処
理をしたときに確実にリードフレームを低くした部分５
の上面と電気部品１の下面１ａとの間に樹脂８を介在さ
せることができるため、絶縁抵抗の低下を防止すること
ができる。
理をしたときに確実にリードフレームを低くした部分５
の上面と電気部品１の下面１ａとの間に樹脂８を介在さ
せることができるため、絶縁抵抗の低下を防止すること
ができる。
【００１８】
【実施例】実施例について図１０から図１３までの図面
を用いて説明する。
を用いて説明する。
【００１９】本実施例では、図１０の回路図に示したよ
うなＬＡＮ（ローカルエリアネットワーク）装置のイン
ターフェース部分に使用されるＬＡＮ用インターフェー
スモジュールに本発明のリードフレームを利用した場合
の実施例について説明する。
うなＬＡＮ（ローカルエリアネットワーク）装置のイン
ターフェース部分に使用されるＬＡＮ用インターフェー
スモジュールに本発明のリードフレームを利用した場合
の実施例について説明する。
【００２０】このＬＡＮ用インターフェースモジュール
はインダクタ１１とコンデンサ１２とで構成されたフィ
ルター部とＬＡＮネットワークのメディアと接続するパ
ルストランス１３で構成されている。
はインダクタ１１とコンデンサ１２とで構成されたフィ
ルター部とＬＡＮネットワークのメディアと接続するパ
ルストランス１３で構成されている。
【００２１】まず、図１１を用いて、図１０の回路図の
１７ａの部分に於けるリードフレームの構造について説
明する。図１１に示した積層タイプのチップインダクタ
１８は、図１０の回路図の１７ａに示したインダクタ１
１に、図１１に示したチップコンデンサ１９は、図１０
の回路図の１７ａに示したコンデンサ１２に、図１１に
示したチップインダクタ１８の電極が半田３により電気
的に接続されているリードフレーム４は、図１０にの回
路図に示した信号ライン１４に、図１１に示したチップ
インダクタ１８の下面を通るように配置されているリー
ドフレーム４ａは、図１０にの回路図に示したグランド
ライン１５に対応する。
１７ａの部分に於けるリードフレームの構造について説
明する。図１１に示した積層タイプのチップインダクタ
１８は、図１０の回路図の１７ａに示したインダクタ１
１に、図１１に示したチップコンデンサ１９は、図１０
の回路図の１７ａに示したコンデンサ１２に、図１１に
示したチップインダクタ１８の電極が半田３により電気
的に接続されているリードフレーム４は、図１０にの回
路図に示した信号ライン１４に、図１１に示したチップ
インダクタ１８の下面を通るように配置されているリー
ドフレーム４ａは、図１０にの回路図に示したグランド
ライン１５に対応する。
【００２２】本実施例のリードフレームは、燐青銅製で
厚さ０．１５ｍｍのものを使用している。このリードフ
レームは、図１１に示したチップインダクタ１８とグラ
ンドラインに対応するリードフレーム４ａとの間の絶縁
抵抗の低下を防止するために、チップインダクタ１８の
下面と対面した部分のリードフレームの上面を、チップ
インダクタ１８の端子である電極２が半田付けされてい
るランド部５の上面より、０．０８ｍｍ低くなるように
しぼり加工が施されている。ここで、リードフレームを
低くした部分６の長さは、チップインダクタ１８の横方
向についての位置ズレを考慮してチップインダクタ１８
の横幅の２倍の長さにしている。
厚さ０．１５ｍｍのものを使用している。このリードフ
レームは、図１１に示したチップインダクタ１８とグラ
ンドラインに対応するリードフレーム４ａとの間の絶縁
抵抗の低下を防止するために、チップインダクタ１８の
下面と対面した部分のリードフレームの上面を、チップ
インダクタ１８の端子である電極２が半田付けされてい
るランド部５の上面より、０．０８ｍｍ低くなるように
しぼり加工が施されている。ここで、リードフレームを
低くした部分６の長さは、チップインダクタ１８の横方
向についての位置ズレを考慮してチップインダクタ１８
の横幅の２倍の長さにしている。
【００２３】このしぼり加工が施されたリードフレーム
にチップインダクタ１８とチップコンデンサ１９等の電
気部品を実装した後に、粘度１００から３００ポイズ程
度のエポキシ樹脂を用いて樹脂モールド処理を施しＬＡ
Ｎインターフェースモジュールを製作する。
にチップインダクタ１８とチップコンデンサ１９等の電
気部品を実装した後に、粘度１００から３００ポイズ程
度のエポキシ樹脂を用いて樹脂モールド処理を施しＬＡ
Ｎインターフェースモジュールを製作する。
【００２４】上述のしぼり加工により、チップインダク
タ１８の下面と対面する部分のリードフレームの上面を
０．０８ｍｍ低くしたため、樹脂モールド処理を施した
ときに、確実にリードフレームを低くした部分６の上面
とチップインダクタ１８の下面との間に樹脂８を介在さ
せることができる。その結果、製造時又は経時的変化に
よって生じるチップインダクタ１８とリードフレーム４
ｂとの間の絶縁抵抗の低下を防止することができる。
タ１８の下面と対面する部分のリードフレームの上面を
０．０８ｍｍ低くしたため、樹脂モールド処理を施した
ときに、確実にリードフレームを低くした部分６の上面
とチップインダクタ１８の下面との間に樹脂８を介在さ
せることができる。その結果、製造時又は経時的変化に
よって生じるチップインダクタ１８とリードフレーム４
ｂとの間の絶縁抵抗の低下を防止することができる。
【００２５】又、図１１に於ては、リードフレームを低
くした部分６の長さは、チップインダクタ１８の横幅の
２倍の長さになっているが、図１２のようにチップイン
ダクタ１８の下面を通るように配置されたパターンと同
一の線上に配置されたリードフレームの部分（図１１、
図１２のＤ−Ｄ’）を、全て０．０８ｍｍ低くしてもよ
い。
くした部分６の長さは、チップインダクタ１８の横幅の
２倍の長さになっているが、図１２のようにチップイン
ダクタ１８の下面を通るように配置されたパターンと同
一の線上に配置されたリードフレームの部分（図１１、
図１２のＤ−Ｄ’）を、全て０．０８ｍｍ低くしてもよ
い。
【００２６】図１３は、図１０の回路図の１７ｂに示し
た部分のリードフレームの構造を示している。図１３に
示した表面実装タイプのパルストランス２０は、図１０
の回路図の１７ｂに示したパルストランス１３に、図１
３に示したチップコンデンサ１９は、図１０の回路図の
１７ｂに示したコンデンサ１２に、図１３に示したパル
ストランス２０の下面を通るように配置されているリー
ドフレーム４ｂは、図１０にの回路図の１７ａに示した
グランドライン１５に対応する。
た部分のリードフレームの構造を示している。図１３に
示した表面実装タイプのパルストランス２０は、図１０
の回路図の１７ｂに示したパルストランス１３に、図１
３に示したチップコンデンサ１９は、図１０の回路図の
１７ｂに示したコンデンサ１２に、図１３に示したパル
ストランス２０の下面を通るように配置されているリー
ドフレーム４ｂは、図１０にの回路図の１７ａに示した
グランドライン１５に対応する。
【００２７】図１３のように４つの端子２１を有するパ
ルストランス２０のような場合にも、上述のチップイン
ダクタの場合と同様に、パルストランス２０の下面に対
面する部分のリードフレームの上面をパルストランスを
実装するためのランド部５より０．０８ｍｍ低くするこ
とにより、製造時又は経時的変化によって生じるパルス
トランス２０とリードフレーム４ｂとの間の絶縁抵抗の
低下を防止することができる。
ルストランス２０のような場合にも、上述のチップイン
ダクタの場合と同様に、パルストランス２０の下面に対
面する部分のリードフレームの上面をパルストランスを
実装するためのランド部５より０．０８ｍｍ低くするこ
とにより、製造時又は経時的変化によって生じるパルス
トランス２０とリードフレーム４ｂとの間の絶縁抵抗の
低下を防止することができる。
【００２８】又、パルストランスのように１次側（図１
０の１３ａ）と２次側（図１０の１３ｂ）との間で、高
い絶縁耐圧を要求される部品部分の下面を通るリードフ
レームの場合には、絶縁耐圧の向上にも有効となる。
０の１３ａ）と２次側（図１０の１３ｂ）との間で、高
い絶縁耐圧を要求される部品部分の下面を通るリードフ
レームの場合には、絶縁耐圧の向上にも有効となる。
【００２９】以上の説明に於ては、図１０の１７ａ及び
１７ｂの部分について述べたが、他の部分についても、
同様に実施することができる。
１７ｂの部分について述べたが、他の部分についても、
同様に実施することができる。
【００３０】ここで、図１１の積層タイプのチップイン
ダクタ１８（図１０の回路図のインダク１１に対応す
る）の下面にリードフレーム４ａ（図１０のグランドラ
イン１５に対応する）を通るように配置し、リードフレ
ームを低くした部分６の低くする量を変化（０ｍｍ、
０．０５ｍｍ、０．０８ｍｍ）させてＬＡＮインターフ
ェースモジュールを製作した。（各１００個） このＬＡＮインターフェースモジュールについて、７２
時間の高温（８５℃）高湿（８５％ＲＨ）負荷試験（５
Ｖｄｃ）を実施した後に、図１０の信号ライン１４とグ
ランドライン１５の間の抵抗値１６を測定した。
ダクタ１８（図１０の回路図のインダク１１に対応す
る）の下面にリードフレーム４ａ（図１０のグランドラ
イン１５に対応する）を通るように配置し、リードフレ
ームを低くした部分６の低くする量を変化（０ｍｍ、
０．０５ｍｍ、０．０８ｍｍ）させてＬＡＮインターフ
ェースモジュールを製作した。（各１００個） このＬＡＮインターフェースモジュールについて、７２
時間の高温（８５℃）高湿（８５％ＲＨ）負荷試験（５
Ｖｄｃ）を実施した後に、図１０の信号ライン１４とグ
ランドライン１５の間の抵抗値１６を測定した。
【００３１】その結果、表１に示したように、チップイ
ンダクタ１８の下面に対面する部分のリードフレーム４
ａの上面を低くしなかった場合には、経時的変化による
チップインダクタ１８（信号ライン１４）とリードフレ
ーム４ｂ（グランドライン１５）との間の絶縁抵抗の低
下（１０００ＭΩ未満）が２５個生じた。（絶縁抵抗が
低下した２５個に於ける抵抗値の平均値は約１００ｋ
Ω） しかし、チップインダクタ１８の下面に対面する部分で
リードフレーム４ａの上面を０．０５ｍｍ以上低くした
場合には、経時的変化によるチップインダクタ１８（信
号ライン１４）とリードフレーム４ｂ（グランドライン
１５）との間の絶縁抵抗の低下が全く生じなかった。
ンダクタ１８の下面に対面する部分のリードフレーム４
ａの上面を低くしなかった場合には、経時的変化による
チップインダクタ１８（信号ライン１４）とリードフレ
ーム４ｂ（グランドライン１５）との間の絶縁抵抗の低
下（１０００ＭΩ未満）が２５個生じた。（絶縁抵抗が
低下した２５個に於ける抵抗値の平均値は約１００ｋ
Ω） しかし、チップインダクタ１８の下面に対面する部分で
リードフレーム４ａの上面を０．０５ｍｍ以上低くした
場合には、経時的変化によるチップインダクタ１８（信
号ライン１４）とリードフレーム４ｂ（グランドライン
１５）との間の絶縁抵抗の低下が全く生じなかった。
【００３２】尚、この比較データでは、通常のリードフ
レーム表面の高さ方向のバラツキの最大値０．０１ｍｍ
程度であるため、誤差の影響を無視できる０．０５ｍｍ
以上の場合について測定した。
レーム表面の高さ方向のバラツキの最大値０．０１ｍｍ
程度であるため、誤差の影響を無視できる０．０５ｍｍ
以上の場合について測定した。
【００３３】又、本発明のリードフレームは、上記ＬＡ
Ｎインターフェースモジュールのほか抵抗、コンデン
サ、インダクタ、パルストランス、半導体ＩＣ等の電気
部品をリードフレームに直接実装したモジュールに利用
できる。前記電気部品の端子数は、２端子又は４端子以
外の複数端子であってもよい。
Ｎインターフェースモジュールのほか抵抗、コンデン
サ、インダクタ、パルストランス、半導体ＩＣ等の電気
部品をリードフレームに直接実装したモジュールに利用
できる。前記電気部品の端子数は、２端子又は４端子以
外の複数端子であってもよい。
【００３４】
【表１】
【００３５】
【効果】本発明は、樹脂モールド処理をしたときに確実
にリードフレームを低くした部分の上面と電気部品の下
面との間に樹脂を介在させることができるため、製造時
の歩留まり向上のみならず、経時的変化による絶縁抵抗
の低下を防止することができる。
にリードフレームを低くした部分の上面と電気部品の下
面との間に樹脂を介在させることができるため、製造時
の歩留まり向上のみならず、経時的変化による絶縁抵抗
の低下を防止することができる。
【００３６】又、上述の電気部品が使用されている部分
に高い絶縁耐圧が要求される場合には、絶縁耐圧の向上
にも有効となる。
に高い絶縁耐圧が要求される場合には、絶縁耐圧の向上
にも有効となる。
【図１】本発明のリードフレームに電気部品を実装した
状態を示した斜視図である。
状態を示した斜視図である。
【図２】図１のＡ−Ａ’断面を示した断面図である。
【図３】図１のＢ−Ｂ’断面を示した断面図である。
【図４】樹脂モールド処理後に於ける図１のＡ−Ａ’断
面を示した断面図である。
面を示した断面図である。
【図５】電気部品の下面に対面したリードフレームの上
面を低くしなかった場合の実装状態を示した斜視図であ
る。
面を低くしなかった場合の実装状態を示した斜視図であ
る。
【図６】図５のＣ−Ｃ’断面を示した断面図である。
【図７】樹脂モールド処理後に於ける図５のＣ−Ｃ’断
面を示した断面図である。
面を示した断面図である。
【図８】絶縁抵抗の低下を説明するための断面図であ
る。（電気部品の表面部に生じる漏洩電流による）
る。（電気部品の表面部に生じる漏洩電流による）
【図９】絶縁抵抗の低下を説明するための断面図であ
る。（電気部品の内部電極との間に生じる漏洩電流によ
る）
る。（電気部品の内部電極との間に生じる漏洩電流によ
る）
【図１０】ＬＡＮ（ローカルエリアネットワーク）装置
のインターフェース部分の回路を示した回路図である。
のインターフェース部分の回路を示した回路図である。
【図１１】実施例のリードフレームに電気部品を実装し
た状態を示した斜視図である。
た状態を示した斜視図である。
【図１２】実施例のリードフレームに電気部品を実装し
た状態を示した斜視図である。
た状態を示した斜視図である。
【図１３】実施例のリードフレームに電気部品を実装し
た状態を示した斜視図である。
た状態を示した斜視図である。
【図１４】電気部品を実装するためのランド部を有する
リードフレームを示した平面図。
リードフレームを示した平面図。
【図１５】半導体装置用リードフレームを示した平面
図。
図。
【図１６】図１５のＥ−Ｅ’断面を示した断面図であ
る。
る。
１ 電気部品
２ 電極
３ 半田
４ リードフレーム
５ ランド部
６ リードフレームを低くした部分
７ａ リードフレームを低くした量
７ｂ リードフレームを低くした部分の長さ
８ 樹脂
９ 樹脂収縮時の押圧力
１０ 電気部品の内部電極
１１ インダクタ
１２ コンデンサ
１３ パルストランス
１３ａ パルストランスの１次側
１３ａ パルストランスの２次側
１４ 信号ライン
１５ グランドライン
１６ 絶縁抵抗測定箇所
１７ａ フィルター部分
１７ｂ トランス部分
１８ チップインダクタ
１９ チップコンデンサ
２０ 表面実装型のパルストランス
２１ 端子
２２ ランド部
２３ リード端子部
２４ 半導体装置用リードフレーム
２５ リード端子
２６ 搭載台部
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
H01G 2/04
H01L 25/00
H05K 7/04
Claims (4)
- 【請求項１】電気部品の端子を半田付けするランド部を
有するリードフレームに於いて、前記電気部品を実装し
たときに、該電気部品の下面と対面する該リードフレー
ムの実装面側の上面部分を、該電気部品のために設けら
れた前記ランド部の実装面側の上面より低くし、該電気
部品の下面と該電気部品の下面と対面するリードフレー
ムの上面との間に絶縁性樹脂を介在させ両者間の絶縁を
確保し、該電気部品が内部に導体パターンを有する電気
部品であることを特徴とするリードフレーム。 - 【請求項２】請求項１の内部に導体パターンを有する電
気部品が積層インダクタまたは積層コンデンサであるこ
とを特徴とするリードフレーム。 - 【請求項３】請求項１または請求項２のリードフレーム
を有することを特徴とするモジュール。 - 【請求項４】請求項３のモジュールがＬＡＮインターフ
ェースモジュールであることを特徴とするモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28571394A JP3454941B2 (ja) | 1994-11-18 | 1994-11-18 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28571394A JP3454941B2 (ja) | 1994-11-18 | 1994-11-18 | リードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148636A JPH08148636A (ja) | 1996-06-07 |
| JP3454941B2 true JP3454941B2 (ja) | 2003-10-06 |
Family
ID=17695072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28571394A Expired - Fee Related JP3454941B2 (ja) | 1994-11-18 | 1994-11-18 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3454941B2 (ja) |
-
1994
- 1994-11-18 JP JP28571394A patent/JP3454941B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08148636A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8213160B2 (en) | Solid electrolytic capacitor and method of manufacturing same | |
| US8130484B2 (en) | Monolithic ceramic electronic component and mounting structure thereof | |
| US7605683B2 (en) | Monolithic electronic component | |
| US6477030B2 (en) | Electronic component | |
| CN105814687B (zh) | 半导体封装及其安装结构 | |
| CN101110296A (zh) | 芯片型固态电解电容器 | |
| US5834836A (en) | Multi-layer bottom lead package | |
| US7706132B2 (en) | Solid electrolytic capacitor | |
| CA1274590A (en) | Passive electric component | |
| US7139160B2 (en) | Electronic component | |
| JP4736225B2 (ja) | コンデンサ | |
| US7042700B2 (en) | Electronic component | |
| JPH1140459A (ja) | 複合電子部品 | |
| EP0499109A1 (en) | Fused chip-type solid electrolytic capacitor and method of manufacturing the same | |
| JP3454941B2 (ja) | リードフレーム | |
| JPS5914894B2 (ja) | セラミツクパツケ−ジ | |
| JP4379107B2 (ja) | 電子部品 | |
| KR20080081848A (ko) | 고체 전해 커패시터 | |
| US4494170A (en) | Decoupling capacitor and method of manufacture thereof | |
| JPS5950596A (ja) | チツプ状電子部品およびその製造方法 | |
| JP2738183B2 (ja) | チップ状固体電解コンデンサ | |
| JP3081335B2 (ja) | 多層リードフレーム及びこれを用いた半導体装置 | |
| US4532572A (en) | Decoupling capacitor and method of manufacture thereof | |
| JPS62291113A (ja) | チツプ状固体電解コンデンサ | |
| JPH0722730A (ja) | 複合電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030715 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |