JP3081335B2 - 多層リードフレーム及びこれを用いた半導体装置 - Google Patents
多層リードフレーム及びこれを用いた半導体装置Info
- Publication number
- JP3081335B2 JP3081335B2 JP35905291A JP35905291A JP3081335B2 JP 3081335 B2 JP3081335 B2 JP 3081335B2 JP 35905291 A JP35905291 A JP 35905291A JP 35905291 A JP35905291 A JP 35905291A JP 3081335 B2 JP3081335 B2 JP 3081335B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lead frame
- multilayer
- ground
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
Landscapes
- Multi-Conductor Connections (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多層リードフレーム及び
これを用いた半導体装置に関する。
これを用いた半導体装置に関する。
【０００２】
【従来の技術】多層リードフレームは信号層、電源層、
接地層等の複数の層を積層してなる製品で、層間にポリ
イミド等の電気的絶縁層を介在させて各層を接合したも
のである。図３は従来の多層リードフレームの構成を示
す説明図で、接地層２上に枠状に形成した電源層４を接
合し、電源層４上にさらに信号層６を接合したものであ
る。信号層６は所定のリードパターンを形成した通常の
リードフレームと同様に形成したものである。８はポリ
イミドの電気的絶縁層である。高速信号を扱う半導体装
置用パッケージには主としてセラミックパッケージが用
いられているが、上記の多層リードフレームは高速信号
に対する電気的特性に優れ、プラスチックパッケージで
あるが高速信号用として用いられているものである。
接地層等の複数の層を積層してなる製品で、層間にポリ
イミド等の電気的絶縁層を介在させて各層を接合したも
のである。図３は従来の多層リードフレームの構成を示
す説明図で、接地層２上に枠状に形成した電源層４を接
合し、電源層４上にさらに信号層６を接合したものであ
る。信号層６は所定のリードパターンを形成した通常の
リードフレームと同様に形成したものである。８はポリ
イミドの電気的絶縁層である。高速信号を扱う半導体装
置用パッケージには主としてセラミックパッケージが用
いられているが、上記の多層リードフレームは高速信号
に対する電気的特性に優れ、プラスチックパッケージで
あるが高速信号用として用いられているものである。
【０００３】ところで、最近はきわめて高速な信号を処
理するようになってきたことから、上記の多層リードフ
レームの電気的特性の問題として、半導体素子の内部回
路がスイッチングすることにより、電源電流が変動し、
この電流変動により半導体素子の電源電圧が変動した
り、電源側の変動が接地側に影響を及ぼしたりするとい
う問題が無視できなくなってきた。図４は従来の多層リ
ードフレームに搭載した半導体素子において複数の回路
が同時にスイッチングした際の半導体素子の電源電位の
変動の様子をシミュレーションした結果を示している。
スイッチング信号のON-OFFによって電源電位がが大きく
変動している。（実線−入力信号、破線−出力信号、一
点鎖線−電源電位、点線−接地電位）このような電位変
動を抑える方法として、半導体素子に接近した位置で電
源ラインと接地ラインとの間の電気容量を大きくし電位
の変動をその電気容量で吸収することによって変動を抑
えるデカップリングコンデンサーを利用する方法があ
る。
理するようになってきたことから、上記の多層リードフ
レームの電気的特性の問題として、半導体素子の内部回
路がスイッチングすることにより、電源電流が変動し、
この電流変動により半導体素子の電源電圧が変動した
り、電源側の変動が接地側に影響を及ぼしたりするとい
う問題が無視できなくなってきた。図４は従来の多層リ
ードフレームに搭載した半導体素子において複数の回路
が同時にスイッチングした際の半導体素子の電源電位の
変動の様子をシミュレーションした結果を示している。
スイッチング信号のON-OFFによって電源電位がが大きく
変動している。（実線−入力信号、破線−出力信号、一
点鎖線−電源電位、点線−接地電位）このような電位変
動を抑える方法として、半導体素子に接近した位置で電
源ラインと接地ラインとの間の電気容量を大きくし電位
の変動をその電気容量で吸収することによって変動を抑
えるデカップリングコンデンサーを利用する方法があ
る。
【０００４】
【発明が解決しようとする課題】前述した多層リードフ
レームは層間に電気的絶縁層を介在させているからこの
電気的絶縁層を利用すればデカップリングコンデンサー
として作用させるキャパシタンスを形成することは可能
である。本出願人は層間にこのデカップリングコンデン
サーとして電気的絶縁層を利用するリードフレームにつ
いて提案している（特願平2-184993号）。従来の多層リ
ードフレームでは、層間に介在させた電気的絶縁層の電
気容量は100pF 程度であるが、高速信号を扱う際に作用
させるデカップリングコンデンサーとして好適に作用さ
せるには最低1000pF程度のキャパシタンスが必要であ
り、好適には10000pF 程度必要である。図５はデカップ
リングコンデンサーの電気容量が10000pF のときのシミ
ュレーション結果である。
レームは層間に電気的絶縁層を介在させているからこの
電気的絶縁層を利用すればデカップリングコンデンサー
として作用させるキャパシタンスを形成することは可能
である。本出願人は層間にこのデカップリングコンデン
サーとして電気的絶縁層を利用するリードフレームにつ
いて提案している（特願平2-184993号）。従来の多層リ
ードフレームでは、層間に介在させた電気的絶縁層の電
気容量は100pF 程度であるが、高速信号を扱う際に作用
させるデカップリングコンデンサーとして好適に作用さ
せるには最低1000pF程度のキャパシタンスが必要であ
り、好適には10000pF 程度必要である。図５はデカップ
リングコンデンサーの電気容量が10000pF のときのシミ
ュレーション結果である。
【０００５】多層リードフレームは層間に電気的絶縁層
を挟んでいるから、デカップリングコンデンサーとして
の電気容量を大きくするには電気的絶縁層を薄くするか
誘電率の大きな物質を挟むようにすればよい。多層リー
ドフレームの製造にあたっては信号層、電源層、接地層
を別々に作製し、層間にポリイミドを塗布して位置合わ
せして積層するから、従来の製法のままでは電気的絶縁
性を維持してかつ層間の間隔を小さくすることは困難で
ある。また、層間に誘電率の大きな物質を挟む方法とし
ては、ポリイミドに誘電率の高い物質を混入させる方法
等が考えられるが、誘電率の高い物質を混入させる方法
等では誘電率を効果的に上げ得ないといった問題点があ
る。そこで、本発明は上記問題点を解消すべくなされた
ものであり、その目的とするところは、各層間に有効に
作用する大きな電気容量を容易にもたせることができ、
高速信号に対する特性のすぐれたリードフレーム及びこ
れに用いる半導体装置を提供しようとするものである。
を挟んでいるから、デカップリングコンデンサーとして
の電気容量を大きくするには電気的絶縁層を薄くするか
誘電率の大きな物質を挟むようにすればよい。多層リー
ドフレームの製造にあたっては信号層、電源層、接地層
を別々に作製し、層間にポリイミドを塗布して位置合わ
せして積層するから、従来の製法のままでは電気的絶縁
性を維持してかつ層間の間隔を小さくすることは困難で
ある。また、層間に誘電率の大きな物質を挟む方法とし
ては、ポリイミドに誘電率の高い物質を混入させる方法
等が考えられるが、誘電率の高い物質を混入させる方法
等では誘電率を効果的に上げ得ないといった問題点があ
る。そこで、本発明は上記問題点を解消すべくなされた
ものであり、その目的とするところは、各層間に有効に
作用する大きな電気容量を容易にもたせることができ、
高速信号に対する特性のすぐれたリードフレーム及びこ
れに用いる半導体装置を提供しようとするものである。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、信号層、電源層
および接地層を備えた多層リードフレームにおいて、前
記電源層と接地層とを誘電体層を介して積層するととも
に、前記電源層あるいは接地層の外表面に電気的絶縁層
を介して導体薄膜からなる配線パターンを形成して多層
基板とし、該多層基板の前記配線パターンが形成された
面の外縁部に、前記電源層あるいは接地層の外表面を露
出し、該露出された部位に、リードフレームの電源ライ
ンあるいは接地ラインのインナーリードの内端部を接合
するとともに、前記多層基板の外縁部に延在された配線
パターンの端部に、前記リードフレームの残りのインナ
ーリードの内端部を接合してなることを特徴とする。ま
た、前記誘電体層が、チタン酸ストロンチウム、チタン
酸バリウム、チタン酸鉛、酸化チタン、酸化タンタル、
酸化アルミニウム等の高誘電体物質によって形成された
もの、また、多層基板の接地層あるいは電源層が、放熱
性の良好なメタルベースであるものが効果的である。ま
た、前記多層基板に貫通孔を設け、該貫通孔に形成した
導通部を介して配線パターンと接地層あるいは電源層と
を電気的に接続したことを特徴とする。また、半導体装
置として、前記多層リードフレームに半導体素子を搭載
し、半導体素子と前記配線パターンとをワイヤボンディ
ングにより電気的に接続して、樹脂モールドしたことを
特徴とする。
するため次の構成を備える。すなわち、信号層、電源層
および接地層を備えた多層リードフレームにおいて、前
記電源層と接地層とを誘電体層を介して積層するととも
に、前記電源層あるいは接地層の外表面に電気的絶縁層
を介して導体薄膜からなる配線パターンを形成して多層
基板とし、該多層基板の前記配線パターンが形成された
面の外縁部に、前記電源層あるいは接地層の外表面を露
出し、該露出された部位に、リードフレームの電源ライ
ンあるいは接地ラインのインナーリードの内端部を接合
するとともに、前記多層基板の外縁部に延在された配線
パターンの端部に、前記リードフレームの残りのインナ
ーリードの内端部を接合してなることを特徴とする。ま
た、前記誘電体層が、チタン酸ストロンチウム、チタン
酸バリウム、チタン酸鉛、酸化チタン、酸化タンタル、
酸化アルミニウム等の高誘電体物質によって形成された
もの、また、多層基板の接地層あるいは電源層が、放熱
性の良好なメタルベースであるものが効果的である。ま
た、前記多層基板に貫通孔を設け、該貫通孔に形成した
導通部を介して配線パターンと接地層あるいは電源層と
を電気的に接続したことを特徴とする。また、半導体装
置として、前記多層リードフレームに半導体素子を搭載
し、半導体素子と前記配線パターンとをワイヤボンディ
ングにより電気的に接続して、樹脂モールドしたことを
特徴とする。
【０００７】
【作用】実装用のリードフレームに誘電体層を内蔵した
多層基板を接続して多層リードフレームとすることによ
って、前記誘電体層がデカップリングコンデンサーとし
て作用し、多層リードフレームの高速信号に対する電気
的特性を効果的に向上させることが可能となる。多層基
板に設ける配線パターンは導体薄膜によって微細パター
ンに形成することが容易に可能であり、多層基板を使用
することによって多ピン化に好適に対応することが可能
となる。また、メタルベースを使用することによってリ
ードフレームの放熱性を向上させることができる。
多層基板を接続して多層リードフレームとすることによ
って、前記誘電体層がデカップリングコンデンサーとし
て作用し、多層リードフレームの高速信号に対する電気
的特性を効果的に向上させることが可能となる。多層基
板に設ける配線パターンは導体薄膜によって微細パター
ンに形成することが容易に可能であり、多層基板を使用
することによって多ピン化に好適に対応することが可能
となる。また、メタルベースを使用することによってリ
ードフレームの放熱性を向上させることができる。
【０００８】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は本発明に係る多層リード
フレームの一実施例を示す。図で１０は半導体素子を搭
載する基板となるメタルベースであり、１２はメタルベ
ース（メタル基板）１０上に形成した高誘電体層であ
る。この高誘電体層１２は接地層と電源層との間でデカ
ップリングコンデンサーとして作用させるための層で、
できるだけ大きな誘電率を有する材料が好適に用いられ
る。たとえば、チタン酸ストロンチウム、チタン酸バリ
ウム、チタン酸鉛、酸化チタン、酸化タンタル、酸化ア
ルミニウム等が好適できる。
づいて詳細に説明する。図１は本発明に係る多層リード
フレームの一実施例を示す。図で１０は半導体素子を搭
載する基板となるメタルベースであり、１２はメタルベ
ース（メタル基板）１０上に形成した高誘電体層であ
る。この高誘電体層１２は接地層と電源層との間でデカ
ップリングコンデンサーとして作用させるための層で、
できるだけ大きな誘電率を有する材料が好適に用いられ
る。たとえば、チタン酸ストロンチウム、チタン酸バリ
ウム、チタン酸鉛、酸化チタン、酸化タンタル、酸化ア
ルミニウム等が好適できる。
【０００９】実施例ではメタルベース１０が接地層で、
高誘電体層１２の上層に金属層からなる電源層１４を設
ける。これによって高誘電体層１２はメタルベース１０
と電源層１４間に層状にはさまれ、接地層１０、高誘電
体層１２、電源層１４によってデカップリングコンデン
サーが構成される。電気容量は誘電体を挟む部分の面積
に比例し電極間距離に反比例するから、高誘電体層１２
を挟む部分の面積を広くとり、高誘電体層１２の膜厚を
できるだけ薄くするのがよい。高誘電体層１２の面積を
広くとるため実施例では半導体素子３０の接合部分にも
高誘電体層１２を形成している。１６は電源層１４の上
層に形成した配線パターンである。電源層１４と配線パ
ターン１６との間にはポリイミド等の電気的絶縁層１８
を設けて電気的に絶縁する。配線パターン１６は多層リ
ードフレームの信号層に相当する。
高誘電体層１２の上層に金属層からなる電源層１４を設
ける。これによって高誘電体層１２はメタルベース１０
と電源層１４間に層状にはさまれ、接地層１０、高誘電
体層１２、電源層１４によってデカップリングコンデン
サーが構成される。電気容量は誘電体を挟む部分の面積
に比例し電極間距離に反比例するから、高誘電体層１２
を挟む部分の面積を広くとり、高誘電体層１２の膜厚を
できるだけ薄くするのがよい。高誘電体層１２の面積を
広くとるため実施例では半導体素子３０の接合部分にも
高誘電体層１２を形成している。１６は電源層１４の上
層に形成した配線パターンである。電源層１４と配線パ
ターン１６との間にはポリイミド等の電気的絶縁層１８
を設けて電気的に絶縁する。配線パターン１６は多層リ
ードフレームの信号層に相当する。
【００１０】実施例の多層リードフレームは上記のよう
にメタルベース１０上に高誘電体層１２、電源層１５、
配線パターン１６を形成した多層基板を実装用のリード
フレーム２０に接合して最終的に多層リードフレーム製
品とする。図２に多層リードフレーム製品を平面方向か
ら見た説明図を示す。メタルベース１０は図のように矩
形状に形成され、高誘電体層１２は図のように平面を４
分割して形成される。配線パターン１６は電気的絶縁層
１８の上面に形成されている。実装用のリードフレーム
２０は上記多層基板の外縁部をインナーリード２０ａが
取り囲むように形成され、配線パターン１６あるいは電
源層１２にインナーリードを接合している。なお、２０
ｂは電源層１４すなわち電源ラインに接続したインナー
リード、２０ａは信号ラインに接続したインナーリード
である。
にメタルベース１０上に高誘電体層１２、電源層１５、
配線パターン１６を形成した多層基板を実装用のリード
フレーム２０に接合して最終的に多層リードフレーム製
品とする。図２に多層リードフレーム製品を平面方向か
ら見た説明図を示す。メタルベース１０は図のように矩
形状に形成され、高誘電体層１２は図のように平面を４
分割して形成される。配線パターン１６は電気的絶縁層
１８の上面に形成されている。実装用のリードフレーム
２０は上記多層基板の外縁部をインナーリード２０ａが
取り囲むように形成され、配線パターン１６あるいは電
源層１２にインナーリードを接合している。なお、２０
ｂは電源層１４すなわち電源ラインに接続したインナー
リード、２０ａは信号ラインに接続したインナーリード
である。
【００１１】なお、メタルベース１０を接地電位とする
ため、実施例では多層基板を厚み方向に貫通する貫通孔
２２をドリル加工等により設け、貫通孔２２の内壁にめ
っきを施して導通部を形成して最上層に形成した配線パ
ターンと接地層１０とを電気的に接続するとともに、リ
ードフレーム２０の接地ラインのインナーリード２０ｃ
を配線パターンに接続して接地電位としている。半導体
素子３０を接地電位に接続するには、ボンディング部２
４位置に貫通孔２２を形成し、貫通孔２２部分で接地層
１０とボンディング部２４とを導通し、ワイヤボンディ
ングによって半導体素子３０の接地電位をとるようにし
ている。
ため、実施例では多層基板を厚み方向に貫通する貫通孔
２２をドリル加工等により設け、貫通孔２２の内壁にめ
っきを施して導通部を形成して最上層に形成した配線パ
ターンと接地層１０とを電気的に接続するとともに、リ
ードフレーム２０の接地ラインのインナーリード２０ｃ
を配線パターンに接続して接地電位としている。半導体
素子３０を接地電位に接続するには、ボンディング部２
４位置に貫通孔２２を形成し、貫通孔２２部分で接地層
１０とボンディング部２４とを導通し、ワイヤボンディ
ングによって半導体素子３０の接地電位をとるようにし
ている。
【００１２】上記実施例のリードフレームに半導体素子
３０を搭載する場合は、リードフレームの電源層１４上
に半導体素子３０を接合し、配線パターン１６（接地電
位のボンディング部２４を含む）と電源層１４とワイヤ
ボンディングし、樹脂モールドすることによって半導体
装置とすることができる。得られた半導体装置は、デカ
ップリングコンデンサーとしての高誘電体層１２を内蔵
しているから、高速信号に対してすぐれた電気的特性を
有する半導体装置として機能する。なお、高誘電体層１
４は処理する電気信号等の特性に合わせて最適の電気容
量値を設定して形成できるから、これによって好適な特
性を有する半導体装置を得ることが可能である。
３０を搭載する場合は、リードフレームの電源層１４上
に半導体素子３０を接合し、配線パターン１６（接地電
位のボンディング部２４を含む）と電源層１４とワイヤ
ボンディングし、樹脂モールドすることによって半導体
装置とすることができる。得られた半導体装置は、デカ
ップリングコンデンサーとしての高誘電体層１２を内蔵
しているから、高速信号に対してすぐれた電気的特性を
有する半導体装置として機能する。なお、高誘電体層１
４は処理する電気信号等の特性に合わせて最適の電気容
量値を設定して形成できるから、これによって好適な特
性を有する半導体装置を得ることが可能である。
【００１３】なお、上記実施例装置でメタルベース１０
上に高誘電体層１２等を形成する方法としては種々の方
法が可能である。たとえば、高誘電体層１２としてはメ
タルベース１０に誘電体を塗布して形成する方法、スパ
ッタリング法による方法等が可能である。高誘電体層１
２として大きな誘電率を有する材料を用いることによっ
て10000pF 以上の電気容量を実現することも容易に可能
である。また、電源層１４は薄膜で形成する。例えば、
銅をスパッタリングにより高誘電体層１２上に積層す
る。配線パターン１６は電気的絶縁層１８にポリイミド
等が用いられるので、銅箔等を積層しエッチングにより
微細パターンを形成する。なお、銅箔等を積層するかわ
りに電気的絶縁層１８の表面にスパッタリングなどによ
り銅等の薄膜を形成してもよい。
上に高誘電体層１２等を形成する方法としては種々の方
法が可能である。たとえば、高誘電体層１２としてはメ
タルベース１０に誘電体を塗布して形成する方法、スパ
ッタリング法による方法等が可能である。高誘電体層１
２として大きな誘電率を有する材料を用いることによっ
て10000pF 以上の電気容量を実現することも容易に可能
である。また、電源層１４は薄膜で形成する。例えば、
銅をスパッタリングにより高誘電体層１２上に積層す
る。配線パターン１６は電気的絶縁層１８にポリイミド
等が用いられるので、銅箔等を積層しエッチングにより
微細パターンを形成する。なお、銅箔等を積層するかわ
りに電気的絶縁層１８の表面にスパッタリングなどによ
り銅等の薄膜を形成してもよい。
【００１４】上記実施例の多層リードフレームは実装用
のリードフレーム２０を配線パターン１６の外縁部に接
合してリードフレームとするもので、半導体素子３０近
傍のボンディング範囲付近のリードがきわめて高密度に
形成される部分についてはファインパターンの形成が容
易に可能な配線パターン１６によって形成しているか
ら、実装用のリードフレームでインナーリードを高密度
で形成する際の製作上の困難さを回避することができ、
多ピン化に好適に対応できるものとなる。また、上記実
施例の多層リードフレームではメタルベース１０に高誘
電体層１２等を形成するようにしたから、メタルベース
１０として放熱性のよい材料を使用することによって放
熱性の優れた半導体装置を得ることができるといった利
点もある。
のリードフレーム２０を配線パターン１６の外縁部に接
合してリードフレームとするもので、半導体素子３０近
傍のボンディング範囲付近のリードがきわめて高密度に
形成される部分についてはファインパターンの形成が容
易に可能な配線パターン１６によって形成しているか
ら、実装用のリードフレームでインナーリードを高密度
で形成する際の製作上の困難さを回避することができ、
多ピン化に好適に対応できるものとなる。また、上記実
施例の多層リードフレームではメタルベース１０に高誘
電体層１２等を形成するようにしたから、メタルベース
１０として放熱性のよい材料を使用することによって放
熱性の優れた半導体装置を得ることができるといった利
点もある。
【００１５】以上、本発明について好適な実施例を挙げ
て種々説明したが、本発明は上記実施例に限定されるも
のではない。たとえば、リードパターンあるいは貫通孔
２２の配置位置等は適宜設定できるものであり、接地層
１０および電源層１４の配置位置を上記実施例とは逆に
設定する等の種々の改変が可能である。
て種々説明したが、本発明は上記実施例に限定されるも
のではない。たとえば、リードパターンあるいは貫通孔
２２の配置位置等は適宜設定できるものであり、接地層
１０および電源層１４の配置位置を上記実施例とは逆に
設定する等の種々の改変が可能である。
【００１６】
【発明の効果】本発明に係る多層リードフレームは、上
述したように、電源層と接地層とを誘電体層を介して積
層したことによって、高速信号に対する電気的特性の優
れた製品として提供することができる。また、導体薄膜
を用いて配線パターンを形成することによって配線パタ
ーンをきわめて微細なパターンに形成することができ
る。また、電源層あるいは接地層に接続するリードフレ
ームのインナーリードについては多層基板の外縁部で電
源層あるいは接地層にじかに接合することによって、多
層基板に形成する配線パターンの配置スペースを有効に
確保することができ、多ピン化に好適に対応することが
可能になる等の著効を奏する。
述したように、電源層と接地層とを誘電体層を介して積
層したことによって、高速信号に対する電気的特性の優
れた製品として提供することができる。また、導体薄膜
を用いて配線パターンを形成することによって配線パタ
ーンをきわめて微細なパターンに形成することができ
る。また、電源層あるいは接地層に接続するリードフレ
ームのインナーリードについては多層基板の外縁部で電
源層あるいは接地層にじかに接合することによって、多
層基板に形成する配線パターンの配置スペースを有効に
確保することができ、多ピン化に好適に対応することが
可能になる等の著効を奏する。
【図１】多層リードフレームの一実施例の構成を示す説
明図である。
明図である。
【図２】多層リードフレームを平面方向から見た状態の
説明図である。
説明図である。
【図３】多層リードフレームの従来例を示す説明図であ
る。
る。
【図４】従来の多層リードフレーム（100pF)の電源電位
の変動をシミュレーションした結果を示すグラフであ
る。
の変動をシミュレーションした結果を示すグラフであ
る。
【図５】多層リードフレーム（10000pF)の電源電位の変
動をシミュレーションした結果を示すグラフである。
動をシミュレーションした結果を示すグラフである。
２ 接地層 ４ 電源層 ６ 信号層 １０ メタルベース １２ 高誘電体層 １４ 電源層 １６ 配線パターン １８ 電気的絶縁層 ２０ リードフレーム ２０ａ、２０ｂ、２０ｃ インナーリード ２２ 貫通孔 ２４ ボンディング部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50
Claims (5)
- 【請求項１】 信号層、電源層および接地層を備えた多
層リードフレームにおいて、 前記電源層と接地層とを誘電体層を介して積層するとと
もに、前記電源層あるいは接地層の外表面に電気的絶縁
層を介して導体薄膜からなる配線パターンを形成して多
層基板とし、該多層基板の前記配線パターンが形成された面の外縁部
に、前記電源層あるいは接地層の外表面を露出し、該露
出された部位に、リードフレームの電源ラインあるいは
接地ラインのインナーリードの内端部を接合するととも
に、 前記多層基板の外縁部に延在された配線パターンの端部
に、前記 リードフレームの残りのインナーリードの内端
部を接合してなることを特徴とする多層リードフレー
ム。 - 【請求項２】 誘電体層が、チタン酸ストロンチウム、
チタン酸バリウム、チタン酸鉛、酸化チタン、酸化タン
タル、酸化アルミニウム等の高誘電体物質によって形成
されたことを特徴とする請求項１記載の多層リードフレ
ーム。 - 【請求項３】 多層基板の接地層あるいは電源層が、放
熱性の良好なメタルベースであることを特徴とする請求
項１または２記載の多層リードフレーム。 - 【請求項４】 多層基板に貫通孔を設け、該貫通孔に形
成した導通部を介して配線パターンと接地層あるいは電
源層とを電気的に接続したことを特徴とする請求項１、
２または３記載の多層リードフレーム。 - 【請求項５】 請求項１、２、３または４記載の多層リ
ードフレームに半導体素子を搭載し、半導体素子と前記
配線パターンとをワイヤボンディングにより電気的に接
続して、樹脂モールドしたことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35905291A JP3081335B2 (ja) | 1991-12-27 | 1991-12-27 | 多層リードフレーム及びこれを用いた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35905291A JP3081335B2 (ja) | 1991-12-27 | 1991-12-27 | 多層リードフレーム及びこれを用いた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183096A JPH05183096A (ja) | 1993-07-23 |
| JP3081335B2 true JP3081335B2 (ja) | 2000-08-28 |
Family
ID=18462491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35905291A Expired - Fee Related JP3081335B2 (ja) | 1991-12-27 | 1991-12-27 | 多層リードフレーム及びこれを用いた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3081335B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06334105A (ja) * | 1993-05-24 | 1994-12-02 | Shinko Electric Ind Co Ltd | 多層リードフレーム |
| US6137299A (en) * | 1997-06-27 | 2000-10-24 | International Business Machines Corporation | Method and apparatus for testing integrated circuit chips |
-
1991
- 1991-12-27 JP JP35905291A patent/JP3081335B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05183096A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930010076B1 (ko) | 다층혼성집적회로 | |
| JP4606849B2 (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| JP2001326305A (ja) | 半導体装置用インターポーザー、その製造方法および半導体装置 | |
| US5828093A (en) | Ceramic capacitor and semiconductor device in which the ceramic capacitor is mounted | |
| EP0867939A2 (en) | Wiring substrate for semiconductor device with externally wired leads | |
| JP3161831B2 (ja) | 回路素子モジュール | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP3512331B2 (ja) | 半導体装置のプラスチックパッケージ | |
| JPH09116091A (ja) | 混成集積回路装置 | |
| JP3081335B2 (ja) | 多層リードフレーム及びこれを用いた半導体装置 | |
| JP3031957B2 (ja) | ノイズ・フイルタ | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3909086B2 (ja) | 電子装置 | |
| JP2780424B2 (ja) | 混成集積回路 | |
| JP2606116B2 (ja) | 半導体装置 | |
| JPH05160334A (ja) | 多層リードフレーム及びこれに用いるコンデンサー部品並びに半導体装置 | |
| JPH0888474A (ja) | 積層混成集積回路素子 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JP4150552B2 (ja) | 複合キャパシタ | |
| JP3337368B2 (ja) | 中継基板 | |
| JP2804821B2 (ja) | 電子部品搭載用基板 | |
| JP2001110943A (ja) | Ｉｃパッケージ | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH0394452A (ja) | 半導体集積回路用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |