JP2780424B2 - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JP2780424B2 JP2780424B2 JP2072488A JP7248890A JP2780424B2 JP 2780424 B2 JP2780424 B2 JP 2780424B2 JP 2072488 A JP2072488 A JP 2072488A JP 7248890 A JP7248890 A JP 7248890A JP 2780424 B2 JP2780424 B2 JP 2780424B2
- Authority
- JP
- Japan
- Prior art keywords
- electric
- lead frame
- integrated circuit
- hybrid integrated
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、信号の処理を行う電気素子と該電気素子に
対して所定電力を供給するパワー素子等の低インピーダ
ンス素子とを実装する混成集積回路に関する。
対して所定電力を供給するパワー素子等の低インピーダ
ンス素子とを実装する混成集積回路に関する。
［従来の技術］ 電気回路設計の簡略化等のため、一定の信号処理機能
を達成する一群の電気素子（例えば、フリップフロップ
等の半導体能動素子、抵抗やコンデンサ等の受動素子）
及びその電気素子に対して所定電力を供給するパワー素
子を同一筐体内に実装し、リードフレームを介して外部
の電気回路と接続する混成集積回路が知られている。
を達成する一群の電気素子（例えば、フリップフロップ
等の半導体能動素子、抵抗やコンデンサ等の受動素子）
及びその電気素子に対して所定電力を供給するパワー素
子を同一筐体内に実装し、リードフレームを介して外部
の電気回路と接続する混成集積回路が知られている。
この種の混成集積回路の断面図を、第３図に示してい
る。図示するごとく従来の混成集積回路は、放熱基板50
上に各素子やその他の回路部品を平面的に配置した基本
構成を採用している。
る。図示するごとく従来の混成集積回路は、放熱基板50
上に各素子やその他の回路部品を平面的に配置した基本
構成を採用している。
すなわち、放熱基板50上には、パワー素子52を載置す
るヒートシンク54、各電気素子（例えば、チップ抵抗5
6,フリップフロップ58等）により所定の信号処理回路が
形成された配線基板60が搭載され、必要な電気的配線が
施される。そして、機械的強度を向上させるために、放
熱基板50を外枠の１つとして外枠部材62により略直方体
の筐体が構成され、その筐体内部はシリコンゲル等の封
止剤によりモールドされる。
るヒートシンク54、各電気素子（例えば、チップ抵抗5
6,フリップフロップ58等）により所定の信号処理回路が
形成された配線基板60が搭載され、必要な電気的配線が
施される。そして、機械的強度を向上させるために、放
熱基板50を外枠の１つとして外枠部材62により略直方体
の筐体が構成され、その筐体内部はシリコンゲル等の封
止剤によりモールドされる。
これにより混成集積回路は、所定機能を有する１つの
電気素子として回路設計に利用することが可能となり、
また機能の集中化により保守、点検がきわめて容易とな
る。
電気素子として回路設計に利用することが可能となり、
また機能の集中化により保守、点検がきわめて容易とな
る。
［発明が解決しようとする課題］ 従来の混成集積回路は、第３図の断面図より容易に理
解されるごとく、その内部に実装される電気素子及びパ
ワー素子の占有面積を合計しただけの大きなパッケージ
が必要となり、小型化が困難であった。
解されるごとく、その内部に実装される電気素子及びパ
ワー素子の占有面積を合計しただけの大きなパッケージ
が必要となり、小型化が困難であった。
従って、小型・高性能の電気的装置を製作する際に、
必要とする混成集積回路を単純に利用することができな
かった。
必要とする混成集積回路を単純に利用することができな
かった。
本発明は上記課題を解決するためになされたもので、
必要な電気素子及びパワー素子を実装して所定機能を発
揮し、しかも占有面積が小さくノイズに対しても強い、
小型かつ高性能の混成集積回路を提供することを目的と
している。
必要な電気素子及びパワー素子を実装して所定機能を発
揮し、しかも占有面積が小さくノイズに対しても強い、
小型かつ高性能の混成集積回路を提供することを目的と
している。
［課題を解決するための手段］ 上記課題を解決するために本発明の混成集積回路の構
成した手段は、 信号の処理を行う電気素子と該電気素子よりもインピ
ーダンスの低い低インピーダンス素子とを同一パッケー
ジ内に配置し、リードフレームを介して外部の電気回路
と接続される混成集積回路において、 前記リードフレーム上に搭載されると共に、該リード
フレームと電気的に接続される前記低インピーダンス素
子と、 前記リードフレーム上に立設されて該リードフレーム
と電気的に導通すると共に、内部を伝搬する電気信号か
らノイズを除去するノイズフィルタと、 前記低インピーダンス素子と対向して配置され、前記
ノイズフィルタの他端部を電気的に接続される前記電気
素子と、 を備えることを特徴とする。
成した手段は、 信号の処理を行う電気素子と該電気素子よりもインピ
ーダンスの低い低インピーダンス素子とを同一パッケー
ジ内に配置し、リードフレームを介して外部の電気回路
と接続される混成集積回路において、 前記リードフレーム上に搭載されると共に、該リード
フレームと電気的に接続される前記低インピーダンス素
子と、 前記リードフレーム上に立設されて該リードフレーム
と電気的に導通すると共に、内部を伝搬する電気信号か
らノイズを除去するノイズフィルタと、 前記低インピーダンス素子と対向して配置され、前記
ノイズフィルタの他端部を電気的に接続される前記電気
素子と、 を備えることを特徴とする。
［作用］ 本発明の混成集積回路にあっては、所定機能を発揮す
るために必要な電気素子及びこの電気素子よりもインピ
ーダンスの低い低インピーダンス素子、例えば電気素子
に対して所定電力を供給するパワー素子など、を実装す
る。よって、これらの各素子の配置及び電気的接続に次
のような特徴がある。
るために必要な電気素子及びこの電気素子よりもインピ
ーダンスの低い低インピーダンス素子、例えば電気素子
に対して所定電力を供給するパワー素子など、を実装す
る。よって、これらの各素子の配置及び電気的接続に次
のような特徴がある。
即ち、リードフレーム上に搭載されると共に、該リー
ドフレームと電気的に接続された低インピーダンス素子
は、他の電気素子に比較して入力インピーダンスは低
い。この電気的特性はまた、他の電気素子よりもライン
ノイズに対してのノイズ耐性に優れることを意味してい
る。
ドフレームと電気的に接続された低インピーダンス素子
は、他の電気素子に比較して入力インピーダンスは低
い。この電気的特性はまた、他の電気素子よりもライン
ノイズに対してのノイズ耐性に優れることを意味してい
る。
そこで、かかる電気的特性を有する低インピーダンス
素子は、外部の電気回路と接続されるリードフレームと
直接的に接続される。
素子は、外部の電気回路と接続されるリードフレームと
直接的に接続される。
また、リードフレーム上には該リードフレームと電気
的に導通すると共に、内部を伝搬する電気信号からノイ
ズを除去するノイズフィルタが立設される。
的に導通すると共に、内部を伝搬する電気信号からノイ
ズを除去するノイズフィルタが立設される。
従って、このノイズフィルタは、電気的にはリードフ
レーム及び該リードフレームに接続される低インピーダ
ンス素子からの電気信号よりノイズを除去する伝送路と
して、機械的にはリードフレーム及び低インピーダンス
素子が配置される上部に他の電気回路を配置するための
支柱としての作用を有する。
レーム及び該リードフレームに接続される低インピーダ
ンス素子からの電気信号よりノイズを除去する伝送路と
して、機械的にはリードフレーム及び低インピーダンス
素子が配置される上部に他の電気回路を配置するための
支柱としての作用を有する。
この様なノイズフィルタの他端部には、低インピーダ
ンス素子と対向して配置される所定機能を発揮する電気
素子が配置され、かつ、そのノイズフィルタの他端部と
電気的に接続される。
ンス素子と対向して配置される所定機能を発揮する電気
素子が配置され、かつ、そのノイズフィルタの他端部と
電気的に接続される。
これにより、リードフレーム、低インピーダンス素子
及び電気素子のノイズに強い電気的接続が完成し、か
つ、リードフレーム及び低インピーダンス素子の配置さ
れる層と他の電気素子の配置される層が異なる多層構造
の混成集積回路が形成される。
及び電気素子のノイズに強い電気的接続が完成し、か
つ、リードフレーム及び低インピーダンス素子の配置さ
れる層と他の電気素子の配置される層が異なる多層構造
の混成集積回路が形成される。
なお、電気素子を更に多層化して更に多層化を進めて
もよい。この時にも、その多層化に際して必要な電気的
・機械的接続部分にノイズフィルタを適宜使用すること
で、低インピーダンス素子に比較してインピーダンスの
高い電気素子へのノイズの侵入を防止することができ
る。
もよい。この時にも、その多層化に際して必要な電気的
・機械的接続部分にノイズフィルタを適宜使用すること
で、低インピーダンス素子に比較してインピーダンスの
高い電気素子へのノイズの侵入を防止することができ
る。
以下、本発明をより具体的に説明するため、実施例を
挙げて詳述する。
挙げて詳述する。
［実施例］ 第１図及び第２図は、本発明の一実施例である混成集
積回路の端面図及び平面図を表している。
積回路の端面図及び平面図を表している。
図示するごとく本実施例の混成集積回路は、外部電気
回路と接続するための６ピンのリードフレーム10（10a
〜10f）上にパワー素子12が搭載され、両者はワイヤボ
ンディングにより電気的に接続される。
回路と接続するための６ピンのリードフレーム10（10a
〜10f）上にパワー素子12が搭載され、両者はワイヤボ
ンディングにより電気的に接続される。
一方、略正方形の配線基板14上には、フリップフロッ
プ等の半導体素子16及びチップ状に形成された抵抗やコ
ンデンサ等のいわゆるチップ素子18が所定パターンの配
線上にはんだ付けされ、所定機能を発揮するごとく構成
されている。また、配線基板14は外部電気回路やパワー
素子との間で電気信号の授受を必要とするが、その電気
信号の授受を行う位置が基板の四隅となるように、予め
パターン形成されている。
プ等の半導体素子16及びチップ状に形成された抵抗やコ
ンデンサ等のいわゆるチップ素子18が所定パターンの配
線上にはんだ付けされ、所定機能を発揮するごとく構成
されている。また、配線基板14は外部電気回路やパワー
素子との間で電気信号の授受を必要とするが、その電気
信号の授受を行う位置が基板の四隅となるように、予め
パターン形成されている。
上記のごとく構成されたリードフレーム10と配線基板
14は、電気的接続を必要とする面が対向するように層状
に配置され、ラインノイズ除去機能を有する４つのノイ
ズフィルタ20（20a〜20d）により機械的に一体化され
る。また、リードフレーム10や配線基板14とノイズフィ
ルタ20との接合は、同時に電気的導通性を有するように
配慮されており、はんだあるいはAgペースト等の導電性
樹脂を用いて行われる。
14は、電気的接続を必要とする面が対向するように層状
に配置され、ラインノイズ除去機能を有する４つのノイ
ズフィルタ20（20a〜20d）により機械的に一体化され
る。また、リードフレーム10や配線基板14とノイズフィ
ルタ20との接合は、同時に電気的導通性を有するように
配慮されており、はんだあるいはAgペースト等の導電性
樹脂を用いて行われる。
こうして層状に構成された電気回路は、その後にモー
ルド金型にセットされてトランスファモールド樹脂24に
より一体にモールド形成される。その際には、必要に応
じてパワー素子12の裏面に電気的な絶縁状態を保って放
熱板22を埋設して放熱特性を高めるなど、一般的な集積
回路の製造技術が適用される。
ルド金型にセットされてトランスファモールド樹脂24に
より一体にモールド形成される。その際には、必要に応
じてパワー素子12の裏面に電気的な絶縁状態を保って放
熱板22を埋設して放熱特性を高めるなど、一般的な集積
回路の製造技術が適用される。
また、モールド技術もトランスファモールドに限定さ
れるものでなく、ポッテイング樹脂等を用いたり、エポ
キシ樹脂、シリコン樹脂またはアクリル樹脂等で封止し
たり、樹脂ケースに挿入後に樹脂充填を行うなど各種の
技術が選択的に採用される。
れるものでなく、ポッテイング樹脂等を用いたり、エポ
キシ樹脂、シリコン樹脂またはアクリル樹脂等で封止し
たり、樹脂ケースに挿入後に樹脂充填を行うなど各種の
技術が選択的に採用される。
以上のごとく構成される本実施例の混成集積回路によ
れば、次の効果が明らかである。
れば、次の効果が明らかである。
本実施例の混成集積回路も、必要な電気素子及びパワ
ー素子を実装して所定機能を発揮する機能の集中化を達
成している。従って、各種電気回路の設計に際して設計
効率を高め、保守や点検等がきわめて容易となる。
ー素子を実装して所定機能を発揮する機能の集中化を達
成している。従って、各種電気回路の設計に際して設計
効率を高め、保守や点検等がきわめて容易となる。
しかも、リードフレーム10及びパワー素子12と必要な
電気素子を載置する配線基板14とが層状に配置されるた
め、占有面積が略1/2程度にまで激減する。従って、小
型かつ高性能の電気回路を設計する際に利用する混成集
積回路としてきわめて有用である。
電気素子を載置する配線基板14とが層状に配置されるた
め、占有面積が略1/2程度にまで激減する。従って、小
型かつ高性能の電気回路を設計する際に利用する混成集
積回路としてきわめて有用である。
更に、上記のごとき内部構造の層状化に際して、入力
インピーダンスが低いためにノイズ耐性が比較的高いパ
ワー素子12をリードフレーム10と同一層内に配置し、ノ
イズ耐性の低い電気素子は機械的な支柱の役割をも果た
すノイズフィルタ20を介してリードフレーム10と接続し
ている。
インピーダンスが低いためにノイズ耐性が比較的高いパ
ワー素子12をリードフレーム10と同一層内に配置し、ノ
イズ耐性の低い電気素子は機械的な支柱の役割をも果た
すノイズフィルタ20を介してリードフレーム10と接続し
ている。
従って、混成集積回路のノイズに対する信頼性は大き
く向上し、高い信頼性を要求される電気回路用の混成集
積回路としての利用分野が新たに期待される。
く向上し、高い信頼性を要求される電気回路用の混成集
積回路としての利用分野が新たに期待される。
しかも、この様に新たな電気的素子としてノイズフィ
ルタ20を実装したにも拘らず、混成集積回路の占有面積
を小さくすることが達成される。
ルタ20を実装したにも拘らず、混成集積回路の占有面積
を小さくすることが達成される。
［発明の効果］ 以上説明したごとく本発明の混成集積回路は、例えば
電気素子に対して所定電力を供給するパワー素子など、
電気素子よりもインピーダンスの低い低インピーダンス
素子をリードフレーム上に搭載して電気的に接続し、そ
のリードフレーム上にノイズフィルタを立設して電気的
・機械的に電気素子を接続した層状の構成を特徴とする
ものである。
電気素子に対して所定電力を供給するパワー素子など、
電気素子よりもインピーダンスの低い低インピーダンス
素子をリードフレーム上に搭載して電気的に接続し、そ
のリードフレーム上にノイズフィルタを立設して電気的
・機械的に電気素子を接続した層状の構成を特徴とする
ものである。
従って、所定機能を有する１つの電気素子を集中化し
て設計が簡便となり、保守、点検がきわめて容易とな
る。
て設計が簡便となり、保守、点検がきわめて容易とな
る。
また、層状構造により占有面積が小さくなり、小型化
を目的とする電気回路への新たな利用が期待される。し
かも、ノイズフィルタを内蔵するため、ノイズに対する
耐力が向上し、高い信頼性の混成集積回路となる。
を目的とする電気回路への新たな利用が期待される。し
かも、ノイズフィルタを内蔵するため、ノイズに対する
耐力が向上し、高い信頼性の混成集積回路となる。
第１図は本発明の一実施例である混成集積回路の端面
図、第２図はその平面図、第３図は従来の混成集積回路
の構成説明図、をそれぞれ示している。 10……リードフレーム、12……パワー素子 14……配線基板、16……半導体素子 18……チップ素子、20……ノイズフィルタ 22……放熱板、24……トランスファモールド樹脂
図、第２図はその平面図、第３図は従来の混成集積回路
の構成説明図、をそれぞれ示している。 10……リードフレーム、12……パワー素子 14……配線基板、16……半導体素子 18……チップ素子、20……ノイズフィルタ 22……放熱板、24……トランスファモールド樹脂
Claims (1)
- 【請求項１】信号の処理を行う電気素子と該電気素子よ
りもインピーダンスの低い低インピーダンス素子とを同
一パッケージ内に配置し、リードフレームを介して外部
の電気回路と接続される混成集積回路において、 前記リードフレーム上に搭載されると共に、該リードフ
レームと電気的に接続される前記低インピーダンス素子
と、 前記リードフレーム上に立設されて該リードフレームと
電気的に導通すると共に、内部を伝搬する電気信号から
ノイズを除去するノイズフィルタと、 前記低インピーダンス素子と対向して配置され、前記ノ
イズフィルタの他端部を電気的に接続される前記電気素
子と、 を備えることを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2072488A JP2780424B2 (ja) | 1990-03-22 | 1990-03-22 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2072488A JP2780424B2 (ja) | 1990-03-22 | 1990-03-22 | 混成集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03272163A JPH03272163A (ja) | 1991-12-03 |
| JP2780424B2 true JP2780424B2 (ja) | 1998-07-30 |
Family
ID=13490758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2072488A Expired - Lifetime JP2780424B2 (ja) | 1990-03-22 | 1990-03-22 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2780424B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147869A (en) * | 1997-11-24 | 2000-11-14 | International Rectifier Corp. | Adaptable planar module |
| JP3674333B2 (ja) * | 1998-09-11 | 2005-07-20 | 株式会社日立製作所 | パワー半導体モジュール並びにそれを用いた電動機駆動システム |
| JP2004022601A (ja) | 2002-06-12 | 2004-01-22 | Mitsubishi Electric Corp | 半導体装置 |
| KR100764682B1 (ko) * | 2006-02-14 | 2007-10-08 | 인티그런트 테크놀로지즈(주) | 집적회로 칩 및 패키지. |
| JP5188327B2 (ja) * | 2008-08-29 | 2013-04-24 | 日立オートモティブシステムズ株式会社 | トランスファーモールド型電子制御装置、その製造方法及び変速機 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666408B2 (ja) * | 1987-12-04 | 1994-08-24 | 富士電機株式会社 | 多層形半導体装置 |
-
1990
- 1990-03-22 JP JP2072488A patent/JP2780424B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03272163A (ja) | 1991-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10685895B2 (en) | Power module with lead component and manufacturing method thereof | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| JP2960276B2 (ja) | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 | |
| US7889509B2 (en) | Ceramic capacitor | |
| US5943213A (en) | Three-dimensional electronic module | |
| TWI251916B (en) | Semiconductor assembled heat sink structure for embedding electronic components | |
| US5428885A (en) | Method of making a multilayer hybrid circuit | |
| JP2894071B2 (ja) | 半導体装置 | |
| WO1998010630A1 (en) | An integrated circuit package | |
| EP0789390B1 (en) | A method for producing a multilayer hybrid circuit | |
| KR20010034154A (ko) | 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법 | |
| KR100647090B1 (ko) | 다수의 반도체 칩을 포함하는 반도체 소자 | |
| JP3894091B2 (ja) | Ｉｃチップ内蔵多層基板及びその製造方法 | |
| JP2001044362A (ja) | 半導体装置の実装構造および実装方法 | |
| JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2780424B2 (ja) | 混成集積回路 | |
| TW550713B (en) | Package for electronic components and method for forming a package for electronic components | |
| JPH10209642A (ja) | 混成集積回路 | |
| JPS60171754A (ja) | 回路素子付半導体チツプキヤリア | |
| KR100284661B1 (ko) | 모듈식 구조 전원회로 장치 | |
| JP2012248611A (ja) | モジュール | |
| JP2630294B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JP2879503B2 (ja) | 面実装型電子回路装置 | |
| JP2830816B2 (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |