JP2012248611A - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
JP2012248611A
JP2012248611A JP2011117983A JP2011117983A JP2012248611A JP 2012248611 A JP2012248611 A JP 2012248611A JP 2011117983 A JP2011117983 A JP 2011117983A JP 2011117983 A JP2011117983 A JP 2011117983A JP 2012248611 A JP2012248611 A JP 2012248611A
Authority
JP
Japan
Prior art keywords
substrate
mounting
component
cover
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011117983A
Other languages
English (en)
Inventor
Tomoko Saito
朋子 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011117983A priority Critical patent/JP2012248611A/ja
Publication of JP2012248611A publication Critical patent/JP2012248611A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

【課題】簡単に部品の高集積化を図ることのできる技術を提供する。
【解決手段】電子部品4が実装された実装用基板2の部品実装面2aが、部品実装面2aとの対向主面に凹部3aを有し、該凹部3aの内面に電子部品5が実装されるカバー用基板3により包被される。したがって、凹部3aに電子部品5が実装されたカバー用基板3を実装用基板2の部品実装面2aに実装するだけで、実装用基板2に煩雑な工程を経て複数のキャビティを設けずとも、部品実装面2aに実装された電子部品4の上方のスペースに電子部品5を配置することができ、簡単にモジュール1に搭載される電子部品4,5の高集積化を図ることができる。
【選択図】図1

Description

本発明は、部品が実装された実装用基板と、該実装用基板の部品実装面を包被したカバー部材とを備えたモジュールに関する。
近年、電子機器の小型化に伴い、基板に実装される電子部品間の間隔が狭くなっており、基板に実装された各電子部品が相互に電気的に干渉することを防止すると共に、電子部品の高集積化を図るために、基板表面に凹部(キャビティ)を形成し、キャビティ内に各電子部品を実装する技術が知られている(例えば特許文献1参照)。例えば、図6に示すハイブリッド半導体装置500(モジュール)は、上面にキャビティ505が形成された多層基板であるセラミックス基板501と、キャビティ505内に実装された半導体チップ502および受動素子503と、キャビティ505を覆ってセラミックス基板501上面に封着される金属からなる電磁遮蔽平板504とを備えている。
セラミックス基板501は、それぞれ配線層506が設けられたセラミックス板507が重ね合わされ、焼結されて形成される。また、セラミックス基板501の底面、内部、上面の配線層506は、各セラミックス板507を貫通して設けられるビア導体508を介して相互に接続される。
また、セラミックス基板501の上面には、半導体チップ502と受動素子503とを収納できる大きさのキャビティ505が形成され、各キャビティ505の底面には、半導体チップ502の主面の電極509および受動素子503の電極の配置に対応して配線層506が露出して設けられている。
また、半導体チップ502の主面の電極509には、例えばAuからなるバンプ510が形成されている。そして、バンプ510は、セラミックス基板501の配線層506に位置合わせされて超音波や熱圧着により接続される。また、半導体チップ502の裏面が、セラミックス基板501の上面とほぼ同一平面になるように、キャビティ505の深さや半導体チップ502の厚さ、バンプ510の高さなどが調整されている。また、受動素子503は、セラミックス基板501の上面に設けられたキャビティ505の配線層506に位置合わせされてスズを主材としたハンダ(図示省略)を用いて接続される。
また、電磁遮蔽平板504は、セラミックス基板501の上面および半導体チップ502の裏面に導電性接着剤511が印刷法で塗布された後、セラミックス基板501と電磁遮蔽平板504とが位置合わせされて圧着され、加熱されて導電性接着剤511が硬化されることによりセラミックス基板501に固着される。なお、図6は従来のモジュールの一例を示す図である。
特開2004−140134号公報(段落[0021]〜[0030]、図1、要約書など)
上記した従来のモジュールでは、電子部品の高集積化を図るためにセラミックス基板501にキャビティが形成されている。そして、異なる高さの電子部品を基板に形成されたキャビティ内に搭載するために、搭載する電子部品ごとに異なる深さのキャビティを基板に形成する必要があり、基板の製造工程数が増大するため、基板の製造コストの増大を招来する。
この発明は、上記した課題に鑑みてなされたものであり、簡単に部品の高集積化を図ることのできる技術を提供することを目的とする。
上記した目的を達成するために、本発明のモジュールは、部品が実装された実装用基板と、該実装用基板の部品実装面を包被したカバー部材とを備えたモジュールにおいて、前記カバー部材は、前記部品実装面との対向主面に凹部を有し、該凹部の内面に他の部品が実装されるカバー用基板から成ることを特徴としている(請求項1)。
また、前記カバー用基板は、前記対向主面と反対側主面にシールド層を備えているとよい(請求項2)。
また、前記カバー用基板は、内部配線層および層間接続導体をさらに備え、前記凹部に実装された前記他の部品のグランド端子と前記シールド層とが、前記内部配線層および前記層間接続導体により電気的に接続されているとよい(請求項3)。
また、前記カバー用基板と前記実装用基板とが電気的に接続されているとよい(請求項4)。
また、前記凹部に実装された前記他の部品が、前記実装用基板に実装された前記部品に接触しているのが望ましい(請求項5)。
また、前記凹部に実装された前記他の部品が、前記実装用基板に実装された前記部品に接着剤により接着されているのが望ましい(請求項6)。
また、前記実装用基板および前記カバー用基板がモールド層により包被されていてもよい(請求項7)。
請求項1の発明によれば、部品が実装された実装用基板の部品実装面が、部品実装面との対向主面に凹部を有し、該凹部の内面に他の部品が実装されるカバー用基板から成るカバー部材により包被される。したがって、凹部に他の部品が実装されたカバー用基板を実装用基板の部品実装面に実装するだけで、実装用基板に煩雑な工程を経て複数のキャビティを設けずとも、部品実装面に実装された部品の上方のスペースに他の部品を配置することができ、簡単にモジュールに搭載される部品の高集積化を図ることができる。
また、部品の高さに応じた複数種類のカバー用基板を予め形成しておき、実装用基板の部品実装面に実装される部品およびカバー用基板の凹部に実装される他の部品の高さに応じてカバー用基板を選択し、選択したカバー用基板を実装用基板に実装することで、従来のように、部品の高さに応じて異なる深さのキャビティを実装用基板に形成するのに比べ、複数種類のカバー用基板から最適なカバー用基板を選択して実装用基板に実装するだけでよいので、モジュールの製造工程の簡略化を図ることができる。
請求項2の発明によれば、カバー用基板は、対向主面と反対側主面にシールド層を備えているため、シールド層により、カバー用基板に覆われた部品の電気特性が変動することを抑制することができる。
請求項3の発明によれば、カバー用基板は、内部配線層および層間接続導体をさらに備え、凹部に実装された他の部品のグランド端子とシールド層とが、内部配線層および層間接続導体により電気的に接続されているため、グランド端子とシールド層とを接続する接地用配線の長さが短く、当該接地用配線の寄生インダクタンスを抑制することができるので、凹部に実装された他の部品を所望の接地状態に維持することができる。
請求項4の発明によれば、カバー用基板と実装用基板とが電気的に接続されており、カバー用基板の凹部に実装された他の部品と実装用基板に実装された部品とが電気的に接続されるため非常に実用的である。
請求項5の発明によれば、凹部に実装された他の部品が、実装用基板に実装された部品に接触しているため、例えば、実装用基板に実装された部品が、パワーアンプなどの発熱部品である場合に、凹部に実装された他の部品を介してカバー用基板側からも放熱することができるため、放熱効果の向上を図ることができる。また、凹部に実装された他の部品と実装用基板に実装された部品との距離が縮まるため、モジュールの低背化を図ることができる。
請求項6の発明によれば、凹部に実装された他の部品が、実装用基板に実装された部品に接着剤により接着されているため、例えば、実装用基板に実装された部品が、パワーアンプなどの発熱部品である場合に、凹部に実装された他の部品を介してカバー用基板側からも放熱することができるため、放熱効果の向上を図ることができる。また、凹部に実装された他の部品と実装用基板に実装された部品との距離が縮まるため、モジュールの低背化を図ることができる。
また、凹部に実装された他の部品が、実装用基板に実装された部品に接着剤により接着されているため、各部品が一体化されることにより機械的強度が向上し、実装用基板が反ったりたわんだりしたときに各部品が損傷することを防止することができる。
請求項7の発明によれば、実装用基板およびカバー用基板がモールド層により包被されることで、実装用基板に実装されたカバー用基板などを保護することができ、モジュールの耐環境性を向上することができる。
また、例えばコイルのように、樹脂に覆われることによる透磁率の変化により特性が変化する部品や、例えばMEMSのように、モールド層による応力が加わることで特性が変化する部品をカバー用基板の凹部に包被される位置に実装することで、部品の特性がモールド層に包被されることにより変化するのを防止することができるので、精度のよいモジュールを提供することができる。
本発明のモジュールの第1実施形態を示す斜視図である。 図1のモジュールの断面図である。 本発明のモジュールの第2実施形態を示す断面図である。 本発明のモジュールの第3実施形態を示す断面図である。 本発明のモジュールの第4実施形態を示す断面図である。 従来のモジュールの一例を示す図である。
<第1実施形態>
本発明のモジュールの第1実施形態について、図1および図2を参照して説明する。図1は本発明のモジュールの第1実施形態を示す斜視図である。図2は図1のモジュールの断面図である。
図1に示すように、モジュール1は、実装用基板2と、実装用基板2の部品実装面2aを包被するカバー用基板3(カバー部材)とを備えている。この実施形態では、実装用基板2およびカバー用基板3は、平面視においてほぼ同じ大きさおよび形状に形成されており、カバー用基板3が実装用基板2の部品実装面2aに実装されることで、実装用基板2の部品実装面2aのほぼ全領域が、カバー用基板3により包被される。
また、実装用基板2およびカバー用基板3は、樹脂基板、プリント基板、セラミックス基板、多層基板、フレキシブル基板などの種々の基板により形成される。そして、部品実装面2aには、抵抗やコンデンサ、コイルなどの受動素子、半導体素子、IC、MEMS、接点端子などの複数の電子部品4(部品)が実装されている。なお、実装用基板2は、単層基板および多層基板のいずれであってもよく、多層基板の場合、部品内蔵基板であってもよい。
また、カバー用基板3は、部品実装面2aとの対向主面に凹部3aを有し、凹部3aの内面に、抵抗やコンデンサ、コイルなどの受動素子、半導体素子、IC、MEMS、接点端子などの複数の電子部品5(他の部品)が実装されている。そして、複数の電子部品5が実装されたカバー用基板3が部品実装面2aに実装されることで、部品実装面2aの電子部品4はカバー用基板3の凹部3aにより包被される。
なお、第1実施形態においては、他の部品は凹部3aの天面(内面)に形成された実装電極に実装されているが、凹部3aの内側面に形成された実装電極に接続されても構わない。
また、実装用基板2およびカバー用基板3には、AgやCuなどの導体ペーストにより、内部配線層6およびビア導体7(層間接続導体)が設けられており、実装用基板2およびカバー用基板3、これらの基板2,3にそれぞれ実装された電子部品4,5は、内部配線層6およびビア導体7により、それぞれ電気的に接続される。
なお、内部配線層6およびビア導体7、各電子部品4,5は、一部を除いて図示省略されている。また、実装用基板2およびカバー用基板3の内部に、内部配線層6およびビア導体7により、フィルタなどの各種回路部品が形成されてもよい。
カバー用基板3は、この実施形態では、対向する一対の側面のみが閉塞された略テーブル状を成し、実装用基板2の部品実装面2aとの対向主面と反対側の主面に金属シールド層8を備えている。シールド層8は、金属ペーストを印刷や塗布することにより形成される。そして、シールド層8は、内部配線層6およびビア導体7を介して、実装用基板2に設けられた接地用端子と電気的に接続される。
また、この実施形態では、カバー用基板3の凹部3aに実装された電子部品5のグランド端子5aとシールド層8とが、内部配線層6およびビア導体7を介して電気的に接続されている。
なお、この実施形態では、シールド層8は、カバー用基板3の上面の一部を覆うように形成されており、カバー基板3の側面に形成された配線パターンを介して実装用基板2と電気的に接続されているが、該上面および側面の全面を覆うようにシールド層8を形成してもよい。また、各電子部品4,5は、はんだリフローや、超音波振動接合技術など、一般的な表面実装技術を用いて、部品実装面2aや凹部3aの内面に実装すればよい。また、カバー用基板3も同様に、通常の実装技術を用いて、実装用基板2の部品実装面2aに実装すればよい。
すなわち、実装用基板2の部品実装面2aに種々の電子部品4が実装された後に、凹部3aに種々の電子部品5が実装されたカバー用基板3が部品実装面2a実装されて、モジュール1が製造される。
以上のように、上記した実施形態によれば、電子部品4が実装された実装用基板2の部品実装面2aが、部品実装面2aとの対向主面に凹部3aを有し、該凹部3aの内面に電子部品5が実装されるカバー用基板3により包被される。したがって、凹部3aに電子部品5が実装されたカバー用基板3を実装用基板2の部品実装面2aに実装するだけで、実装用基板2に煩雑な工程を経て複数のキャビティを設けずとも、部品実装面2aに実装された電子部品4の上方のスペースに電子部品5を配置することができ、簡単にモジュール1に搭載される電子部品4,5の高集積化を図ることができる。
また、カバー用基板3は、部品実装面2aとの対向主面と反対側の主面にシールド層8を備えているため、シールド層8により、カバー用基板3に覆われた電子部品4,5の電気特性が変動することを抑制することができる。
また、カバー用基板3は、内部配線層6およびビア導体7をさらに備え、凹部3aに実装された電子部品5のグランド端子5aとシールド層8とが、内部配線層6およびビア導体7により電気的に接続されているため、グランド端子5aとシールド層8とを接続する接地用の配線パターンの長さが短く、当該接地用の配線パターンの寄生インダクタンスを抑制することができるので、凹部3aに実装された電子部品5を所望の接地状態に維持することができる。
また、実装用基板2とカバー用基板3とが電気的に接続されており、カバー用基板3の凹部3aに実装された電子部品5と実装用基板2に実装された電子部品4とが電気的に接続されるため非常に実用的である。
なお、実装用基板2とカバー用基板3とは、カバー用基板3のシールド層8をカバー用基板3の外側面に形成し、そのシールド層8と実装用基板2の表面もしくは側面の電極と接続してもよい。あるいは、カバー用基板3の内部配線層6やビア導体7をカバー用基板3の側面部(側壁内部)にも形成することにより、内部配線を用いて実装用基板2とカバー用基板3とを電気的に接続しても構わない。
<第2実施形態>
本発明のモジュールの第2実施形態について、図3を参照して説明する。図3は本発明のモジュールの第2実施形態を示す断面図である。この第2実施形態が、上記した第1実施形態と異なる点は、カバー用基板3の凹部3aに実装された電子部品5が、実装用基板2に実装された電子部品4に接触している点である。その他の構成は上記した第1実施形態と同様の構成であるため、その構成の説明は同一符号を付すことにより省略する。
このように構成すれば、上記した第1実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、カバー用基板3の凹部3aに実装された電子部品5が、実装用基板2に実装された電子部品4に接触している。したがって、例えば、実装用基板2に実装された電子部品4が、パワーアンプなどの発熱部品である場合に、凹部3aに実装された電子部品5を介してカバー用基板3側からも放熱することができるため、放熱効果の向上を図ることができる。
また、カバー用基板3の凹部3aに実装された電子部品5と実装用基板2に実装された電子部品4との距離が縮まるため、モジュール1の低背化を図ることができる。
<第3実施形態>
本発明のモジュールの第3実施形態について、図4を参照して説明する。図4は本発明のモジュールの第3実施形態を示す断面図である。この第3実施形態が、上記した第2実施形態と異なる点は、カバー用基板3の凹部3aに実装された電子部品5が、実装用基板2に実装された電子部品4に接着剤9により接着されている点である。その他の構成は上記した第1および第2実施形態と同様の構成であるため、その構成の説明は同一符号を付すことにより省略する。
このように構成すれば、上記した第2実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、カバー用基板3の凹部3aに実装された電子部品5が、実装用基板2に実装された電子部品4に接着剤9により接着されているため、各電子部品4,5が接着剤9により一体化されることにより機械的強度が向上し、実装用基板2が反ったりたわんだりしたときに各電子部品4,5が損傷することを防止することができる。
なお、接着剤9としては、導電性接着剤や絶縁性接着剤など、種々の接着剤9を採用することができる。
<第4実施形態>
本発明のモジュールの第3実施形態について、図5を参照して説明する。図5は本発明のモジュールの第4実施形態を示す断面図である。この第4実施形態が、上記した第1実施形態と異なる点は、実装用基板2およびカバー用基板3がモールド層10により包被されている点である。その他の構成は上記した第1実施形態と同様の構成であるため、その構成の説明は同一符号を付すことにより省略する。
モールド層10は、カバー用基板3が部品実装面2aに実装された後に、カバー用基板3を包被するように、エポキシ樹脂、フェノール樹脂、シアネート樹脂などの樹脂材料が充填されることにより形成される。
なお、図5では、内部配線層6およびビア導体7の図示が省略されており、各電子部品4,5の一部が図示省略されている。また、この実施形態では、実装用基板2の部品実装面2aおよびカバー用基板3がモールド層10に包被されているが、モジュール1の全体をモールド層10により包被することで、モジュール1をパッケージ製品として製造してもよい。
このように構成すれば、上記した第1実施形態と同様の効果を奏することができると共に、以下の効果を奏することができる。すなわち、実装用基板2およびカバー用基板3がモールド層10により包被されることで、実装用基板2に実装されたカバー用基板3などを保護することができ、モジュール1の耐環境性を向上することができる。
また、例えばコイルのように、樹脂に覆われることによる透磁率の変化により特性が変化する電子部品4,5や、例えばMEMSのように、モールド層10による応力が加わることで特性が変化する電子部品4,5をカバー用基板3の凹部3aに包被される位置に実装することで、電子部品4,5の特性がモールド層10に包被されることにより変化するのを防止することができるので、精度のよいモジュール1を提供することができる。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、上記した種々の構成をどのように組合わせてもよく、複数のカバー用基板3を積み重ねることによりさらに電子部品5を実装してもよい。
また、カバー用基板3は上記した形状に限られるものではなく、4つの側面を全て閉塞して箱形状に形成してもよい。また、カバー用基板3の平面視における大きさを実装用基板2よりも小さく形成し、複数のカバー用基板3を部品実装面2aに実装してもよい。また、部品実装面2aのカバー用基板3が実装される位置に必ずしも電子部品4が実装されている必要はなく、カバー用基板3の凹部3aの内面には、少なくとも一つの電子部品5が実装されていればよい。
また、電子部品4,5の高さに応じた複数種類のカバー用基板3を予め形成しておき、実装用基板2の部品実装面2aに実装される電子部品4およびカバー用基板3の凹部3aに実装される電子部品5の高さに応じてカバー用基板3を選択し、選択したカバー用基板3を実装用基板2に実装することで、従来のように、電子部品4,5の高さに応じて異なる深さのキャビティを実装用基板2に形成するのに比べ、複数種類のカバー用基板3から最適なカバー用基板3を選択して実装用基板2に実装するだけでよいので、モジュール1の製造工程の簡略化を図ることができる。
そして、本発明は、部品が実装された実装用基板と、該実装用基板の部品実装面を包被したカバー部材とを備えた種々のモジュールに適用することができる。
1 モジュール
2 実装用基板
2a 部品実装面
3 カバー用基板(カバー部材)
3a 凹部
4 電子部品(部品)
5 電子部品(他の部品)
6 内部配線層
7 ビア導体(層間接続導体)
8 シールド層
9 接着剤
10 モールド層

Claims (7)

  1. 部品が実装された実装用基板と、該実装用基板の部品実装面を包被したカバー部材とを備えたモジュールにおいて、
    前記カバー部材は、前記部品実装面との対向主面に凹部を有し、該凹部の内面に他の部品が実装されるカバー用基板から成る
    ことを特徴とするモジュール。
  2. 前記カバー用基板は、前記対向主面と反対側主面にシールド層を備えていることを特徴とする請求項1に記載のモジュール。
  3. 前記カバー用基板は、内部配線層および層間接続導体をさらに備え、
    前記凹部に実装された前記他の部品のグランド端子と前記シールド層とが、前記内部配線層および前記層間接続導体により電気的に接続されていることを特徴とする請求項2に記載のモジュール。
  4. 前記カバー用基板と前記実装用基板とが電気的に接続されている請求項2または3に記載のモジュール。
  5. 前記凹部に実装された前記他の部品が、前記実装用基板に実装された前記部品に接触していることを特徴とする請求項1ないし4のいずれかに記載のモジュール。
  6. 前記凹部に実装された前記他の部品が、前記実装用基板に実装された前記部品に接着剤により接着されていることを特徴とする請求項1ないし4のいずれかに記載のモジュール。
  7. 前記実装用基板および前記カバー用基板がモールド層により包被されていることを特徴とする請求項1ないし6のいずれかに記載のモジュール。
JP2011117983A 2011-05-26 2011-05-26 モジュール Withdrawn JP2012248611A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011117983A JP2012248611A (ja) 2011-05-26 2011-05-26 モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011117983A JP2012248611A (ja) 2011-05-26 2011-05-26 モジュール

Publications (1)

Publication Number Publication Date
JP2012248611A true JP2012248611A (ja) 2012-12-13

Family

ID=47468827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011117983A Withdrawn JP2012248611A (ja) 2011-05-26 2011-05-26 モジュール

Country Status (1)

Country Link
JP (1) JP2012248611A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092177A (ja) * 2015-11-06 2017-05-25 株式会社村田製作所 半導体デバイスのシールド構造およびシールドカバーデバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092177A (ja) * 2015-11-06 2017-05-25 株式会社村田製作所 半導体デバイスのシールド構造およびシールドカバーデバイスの製造方法

Similar Documents

Publication Publication Date Title
US10297573B2 (en) Three-dimensional package structure and the method to fabricate thereof
US7613010B2 (en) Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP4186843B2 (ja) 立体的電子回路装置
JP4842346B2 (ja) 電子部品モジュールおよびその製造方法
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US9601412B2 (en) Three-dimensional package structure
US9179549B2 (en) Packaging substrate having embedded passive component and fabrication method thereof
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2002510148A (ja) 複数の基板層と少なくとも1つの半導体チップを有する半導体構成素子及び当該半導体構成素子を製造する方法
KR20150127369A (ko) 전자 소자 모듈 및 그 제조 방법
US20180350725A1 (en) Electronic Device With a Plurality of Component Carrier Packages Being Electrically and Mechanically Connected
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
JP4046088B2 (ja) 立体的電子回路装置およびその中継基板と中継枠
JP5934154B2 (ja) 電子部品が実装された基板構造及びその製造方法
US20130250528A1 (en) Circuit module
JP2010123839A (ja) 半導体モジュール
CN100472780C (zh) 电子零部件及其制造方法
JP6587795B2 (ja) 回路モジュール
US11410965B2 (en) Electronic device with embedded component carrier
US20150187676A1 (en) Electronic component module
KR101053296B1 (ko) 전자파 차폐 기능을 갖는 전자 장치
JP2008078164A (ja) 半導体装置とその製造方法
JP2012248611A (ja) モジュール
JP3652102B2 (ja) 電子回路モジュール

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805