KR20150127369A - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20150127369A
KR20150127369A KR1020140054047A KR20140054047A KR20150127369A KR 20150127369 A KR20150127369 A KR 20150127369A KR 1020140054047 A KR1020140054047 A KR 1020140054047A KR 20140054047 A KR20140054047 A KR 20140054047A KR 20150127369 A KR20150127369 A KR 20150127369A
Authority
KR
South Korea
Prior art keywords
substrate
electronic
shielding member
mold part
electronic device
Prior art date
Application number
KR1020140054047A
Other languages
English (en)
Other versions
KR101642560B1 (ko
Inventor
최승용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020140054047A priority Critical patent/KR101642560B1/ko
Priority to US14/608,482 priority patent/US9706661B2/en
Priority to CN201510082436.4A priority patent/CN105101634B/zh
Publication of KR20150127369A publication Critical patent/KR20150127369A/ko
Application granted granted Critical
Publication of KR101642560B1 publication Critical patent/KR101642560B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1327—Moulding over PCB locally or completely
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 발명은 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈에 관한 것으로, 일면에 적어도 하나의 전자 소자가 실장된 제1 기판; 상기 제1 기판의 일면에 접합되며 적어도 하나의 상기 전자 소자가 수용되는 공간인 소자 수용부를 적어도 하나 구비하는 제2 기판; 및 상기 소자 수용부에 배치되어 적어도 하나의 상기 전자 소자를 내부에 수용하는 차폐 부재;를 포함한다.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRONIC COMPONENT MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조가 개발되고 있다.
그런데 이처럼 기판의 양면에 전자 부품을 실장하는 경우, 기판에 외부 접속단자를 형성하기 어려울 뿐만 아니라, 전자기파를 차폐할 수 있는 차폐막을 형성하기 어렵다는 문제가 있다.
따라서 외부 접속 단자와 차폐막을 보다 용이하게 형성할 수 있는 양면 실장형의 전자 소자 모듈이 요구되고 있다.
한국등록특허 제10-0782774호
본 발명의 목적은 기판의 양면에 전자 제품을 실장할 수 있는 양면 실장형 전자 소자 모듈을 제공하는 데에 있다.
본 발명의 다른 목적은 차폐막을 갖는 양면 실장형 전자 소자 모듈과 그 제조방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 일면에 적어도 하나의 전자 소자가 실장된 제1 기판; 상기 제1 기판의 일면에 접합되며 적어도 하나의 상기 전자 소자가 수용되는 공간인 소자 수용부를 적어도 하나 구비하는 제2 기판; 및 상기 소자 수용부에 배치되어 적어도 하나의 상기 전자 소자를 내부에 수용하는 차폐 부재;를 포함할 수 있다.
여기서 차폐 부재는 상기 소자 수용부 내에 형성되어 상기 전자 소자들을 밀봉하는 몰드부의 외부면을 따라 배치될 수 있다. 또한 차폐 부재는 내부 공간을 갖는 용기 형태로 형성되며, 상기 내부 공간에 상기 전자 소자들이 수용되도록 상기 제2 기판에 접합되거나, 상기 전자 소자의 외부면에 형성될 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈은 양면에 다수의 전자 소자가 실장된 제1 기판; 상기 제1 기판의 일면에 접합되며 적어도 하나의 상기 전자 소자가 수용되는 공간인 소자 수용부를 적어도 하나 구비하는 제2 기판; 및 상기 소자 수용부 내에 배치된 적어도 하나의 상기 전자 소자로 전자기파가 유입되거나, 상기 전자 소자로부터 전자기파가 유출되는 것을 차단하는 차폐 부재;를 포함할 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 제1 기판을 준비하는 단계; 상기 제1 기판의 일면에 적어도 하나의 전자 소자와 제2 기판을 실장하는 단계; 및 상기 적어도 하나의 전자 소자에 차폐 부재를 형성하는 단계;를 포함할 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 제1 기판을 준비하는 단계; 및 상기 제1 기판의 일면에 적어도 하나의 반도체 패키지와 제2 기판을 실장하는 단계;를 포함하며, 상기 반도체 패키지는 다수의 전자 부품들이 몰드부 내에 매립되고, 상기 몰드부의 외부에 차폐 부재가 형성될 수 있다.
본 발명에 따른 전자 소자 모듈은 제1 기판의 하부에 배치되는 전자 소자들에 대해 차폐 부재가 배치된다. 이에 전자기파의 유입이나 유출을 차단할 수 있어 전자 소자 모듈의 동작 성능을 확보할 수 있다.
또한 차폐 부재가 외부로 노출되지 않고 몰드부의 내부에 배치되므로, 외부 환경이나 마찰 등에 의해 차폐 부재가 파손되는 것을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도.
도 4a 내지 도 4i는 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법을 설명하기 위한 단면도.
도 5 내지 도 7은 각각 본 발명의 다른 실시예들에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이며, 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이고, 도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 전자 소자(1), 제1 기판(10), 제2 기판(20), 및 몰드부(30)를 포함하여 구성될 수 있다.
전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판) 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 제1 기판(10)의 상면과 하면에 모두 실장될 수 있다. 도 1에서는 제1 기판(10)의 상면에 능동 소자(1b)와 수동 소자(1a)가 함께 실장되고, 하면에 능동 소자(1b)만 실장되는 경우를 예로 들었다. 그러나 본 발명은 이에 한정되지 않으며, 전자 소자들(1)의 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 제1 기판(10)의 양면에서 다양한 형태로 전자 소자들(1)이 배치될 수 있다.
기판은 제1 기판(10)과 제2 기판(20)을 포함할 수 있다.
제1 기판(10)은 절연층과 금속 배선층이 적층되어 형성될 수 있으며 양면에 전자 소자들(1)이 실장된다.
제1 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한 제1 기판(10)의 양면에는 접합 패드들(13, 16, 19)이 형성될 수 있다. 여기서, 접합 패드(13, 16, 19)는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나, 제2 기판(20)과 전기적으로 연결되기 위한 외부 접속용 패드(16), 차단 부재(40)의 접지를 위한 접지 패드(19)를 포함할 수 있다.
또한 도시하지는 않았지만 제1 기판(10)에는 접합 패드들(13, 16, 19) 상호 간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 제1 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 예를 들어 4층의 금속 배선층을 갖는 기판일 수 있다.
또한, 본 실시예에 따른 제1 기판(10)은 상면에 형성되는 실장용 전극(13)과 외부 접속용 패드(16), 제1 기판(10)의 내부에 형성되는 회로 패턴들(15)을 서로 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
더하여 본 실시예에 따른 제1 기판(10)은 제1 기판(10)의 내부에 전자 소자들(1)을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
또한 본 실시예에 따른 제1 기판(10)은 하면에 외부 접속용 패드(16)가 형성될 수 있다. 외부 접속용 패드(16)는 후술되는 제2 기판(20)과 전기적으로 연결되기 위해 구비되며, 제2 기판(20)을 통해 외부 접속 단자(28)와 연결된다.
따라서, 외부 접속용 패드(16)는 제1 기판(10)의 하면 중, 제2 기판(20)이 제1 기판(10)에 결합될 때 제2 기판(20)의 상면과 대면하는 위치에 형성될 수 있으며, 필요에 따라 다수개가 다양한 형태로 배치될 수 있다.
제2 기판(20)은 제1 기판(10)의 하부에 배치되어 제1 기판(10)과 결합된다.
또한 본 실시예에 따른 제2 기판(20)은 내부에 관통 구멍 형태의 소자 수용부 (22)가 형성될 수 있다. 소자 수용부(22)는 제1 기판(10)의 하면에 실장된 전자 소자들(1)이 수용되는 공간으로 이용된다. 따라서, 제1 기판(10)의 하면에 실장되는 전자 소자들(1)은, 제1 기판(10)의 하면 중 제2 기판(20)의 소자 수용부(22)와 대면하는 위치에만 실장될 수 있다.
제2 기판(20)은 제1 기판(10)과 마찬가지로, 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다.
또한 제2 기판(20)의 양면에는 전극 패드(24)가 형성될 수 있다. 제2 기판(20)의 상면에 형성되는 전극 패드(24)는 제1 기판(10)의 외부 접속용 패드(16)와 전기적으로 연결되기 위해 구비된다. 또한, 하면에 형성되는 전극 패드(24)는 외부 접속 단자(28)가 체결되기 위해 구비된다.
한편, 도시하지는 않았지만 제2 기판(20)의 양면에는 전극 패드들(24) 상호 간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다. 또한 제2 기판(20)은 양면에 형성되는 전극 패드들(24)과, 제2 기판(20)의 내부에 형성되는 회로 패턴들을 전기적으로 연결하는 도전성 비아(25)를 포함할 수 있다.
본 실시예에 따른 제2 기판(20)은 소자 수용부(22)의 내부에 수용되는 전자 소자들(1)을 안정적으로 보호하기 위해, 제1 기판(10)의 하면에 실장되는 전자 소자들(1)의 실장 높이보다 두꺼운 두께로 형성될 수 있다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니다.
제2 기판(20)의 하면에 형성된 전극 패드(24)에는 외부 접속 단자(28)가 체결될 수 있다. 외부 접속 단자(28)는 솔더 볼(solder ball)이나 솔더 범프(solder bump)의 형태로 형성될 수 있으며, 생산성이 좋은 솔더 프린팅(Solder print) 방식을 통해 형성될 수 있다.
외부 접속 단자(28)는 전자 소자 모듈(100)와, 전자 소자 모듈(100)가 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다.
외부 접속 단자(28)는 비아(25) 등을 통해 상면에 형성된 전극 패드(24)들과 전기적으로 연결된다. 따라서, 제2 기판(20)이 제1 기판(10)과 결합되는 경우, 제1 기판(10)은 제2 기판(20)을 통해 외부 접속 단자(28)와 전기적으로 연결될 수 있다.
몰드부(30)는 후술되는 제1 기판(10)의 적어도 어느 한 면에 형성될 수 있으며, 본 실시예에서는 제1 기판(10)의 양면에 형성되어 전자 소자들(1)을 밀봉한다.
몰드부(30)는 제1 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지한다. 또한 몰드부(30)는 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
이러한 몰드부(30)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재료로 형성될 수 있다. 또한, 본 실시예에 따른 몰드부(30)는 상면에 전자 소자들(1)이 실장된 제1 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
본 실시예에 따른 몰드부(30)는 제1 몰드부(31)와 제2 몰드부(35)를 포함할 수 있다.
제1 몰드부(31)는 제1 기판(10)의 일면 전체를 덮는 형태로 형성될 수 있다. 본 실시예에서는 제1 몰드부(31)의 내부에 매립되는 전자 소자들(1)이 모두 제1 몰드부(31)의 내부에 매립되나, 필요에 따라 일부가 제1 몰드부(31)의 외부로 노출되도록 형성하는 것도 가능하다.
제2 몰드부(35)는 제2 기판(20)의 소자 수용부(22)를 매우는 형태로 형성될 수 있다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 제2 기판(20)의 형상에 따라 제2 기판(20)의 소자 수용부(22) 외부에도 형성될 수 있다.
한편 본 실시예에서 소자 수용부(22) 내에 수용되는 모든 전자 소자들(1)은 제2 몰드부(35) 내에 매립된다. 그러나 필요에 따라 전자 소자(1)의 일부가 제2 몰드부(35)의 외부로 노출되는 형태로 형성하는 것도 가능하다.
또한 제2 몰드부(35)는 외부면이 소자 수용부(22)의 외측으로 돌출되거나 소자 수용부(22) 내측(제1 기판 측)으로 오목하게 형성되지 않고, 제1 기판(10)의 하부면이 형성하는 평면과 동일한 평면을 이루도록 형성된다.
그러나 이에 한정되지 않으며, 필요에 따라 소자 수용부(22)에서 돌출되도록 형성하거나, 오목한 형상으로 형성하는 등 다양한 변형이 가능하다.
특히, 본 실시예에 따른 제2 몰드부(35)는 내부에 차폐 부재(40)가 배치된다.
차폐 부재(40)는 제2 몰드부(35)의 내부에 매립되는 형태로 형성될 수 있으며, 소자 수용부(22)에 실장된 전자 소자들(1b)을 내부에 수용하는 형태로 형성되어 기판에 전기적으로 연결된다.
차폐 부재(40)로 인해, 제2 몰드부(35)는 차폐 부재(40)의 내부에 형성되는 내부 몰드부(35a)와, 차폐 부재(40)의 외부에 형성되는 외부 몰드부(35b)로 구분될 수 있다.
이러한 차폐 부재(40)는 전자기파의 차폐를 위해, 도전성을 갖는 다양한 재질로 형성될 수 있다. 예를 들어, 차폐 부재(40)는 도전성 분말을 포함하는 수지재로 형성되거나, 직접 금속 박막을 형성하여 완성될 수 있다. 금속 박막을 형성하는 경우 스퍼터링, 기상증착법, 전해 도금, 비전해 도금과 같은 다양한 기술들이 사용될 수 있다.
본 실시예에 있어서 차폐 부재(40)는 스프레이 코팅법으로 내부 몰드부(35a) 상에 형성한 금속 박막일 수 있다. 스프레이 코팅법은 균일한 도포막을 형성할 수 있으며 다른 공정에 비해 설비 투자에 소요되는 비용이 적은 장점이 있다. 그러나 이에 한정되는 것은 아니며 스크린 프린팅 방식 또는 페인팅 방식을 통해 형성한 금속 박막일 수 있다. 또한, 별도의 금속 구조물로 차폐 부재(40)를 제조한 후, 이를 내부 몰드부(35a)의 외부면에 접합하여 형성하는 것도 가능하다.
한편, 차폐 부재(40)는 전자파 차폐를 위해 접지와 전기적으로 연결되는 것이 바람직하다. 이를 위해 본 실시예에 따른 차폐 부재(40)는 제1 기판(10)의 하부면에 형성된 접지 패드(19)과 전기적으로 연결된다.
이러한 차폐 부재(40)는 메인 기판(미도시)과 같이 외부로부터 전파되는 전자기파가 제1 기판(10)의 하부면에 실장된 전자 소자들(1b)로 유입되는 것을 차단한다. 또한 제1 기판(10)의 하부면에 실장된 전자 소자들(1b)에서 발생된 전자기파가 메인 기판 측으로 전파되는 것을 차단한다. 따라서 전자기파에 의해 전자 소자 모듈(100)의 성능이 저하되거나 문제가 발생하는 것을 방지할 수 있다.
한편, 본 실시예에서는 제2 몰드부(35)가 내부 몰드부(35a)와 외부 몰드부(35b)를 포함하는 경우를 예로 들고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예를 들어, 제2 몰드부(35)가 외부 몰드부(35b) 없이 내부 몰드부(35a)로만 구성될 수 있다.
마찬가지로, 제2 몰드부(35)가 내부 몰드부(35a) 없이 외부 몰드부(35b)로만 구성되는 것도 가능하다. 이 경우, 제2 몰드부(35)는 별도로 제조되어 내부면에 차폐 부재(40)가 형성된 후, 소자 수용부(22)에 결합 및 접합될 수 있다.
이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈(100)은 제1 기판(10)의 양면에 전자 소자들(1)이 실장된다. 또한 제1 기판(10)의 하면에 배치되는 제2 기판(20)에 의해 외부 접속 단자(28)가 형성된다.
이에 따라, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들(1)을 실장할 수 있으므로 집적도를 높일 수 있다. 또한 별도의 기판인 제2 기판(20)을 이용하여 전자 소자들(1)이 실장된 제1 기판(10)의 외부 접속 단자(28)를 형성되므로, 외부 접속 단자(28)를 용이하게 형성할 수 있다.
또한 본 실시예에 따른 전자 소자 모듈(100)은 제1 기판(10)의 양면에 전자 소자들(1)이 실장되더라도 제1, 제2 몰드부(30)에 의해 모두 봉지된다. 이에 전자 소자 모듈(100)이 다른 메인 기판에 실장되는 과정에서 가열되는 열로 인해 제2 기판(20)이나 전자 소자들(1)이 제1 기판(10)으로부터 분리되더라도, 몰드부(30)에 의해 움직임이 고정된다.
따라서, 전자 소자들(1b)과 기판 사이의 접합 신뢰도를 높일 수 있다.
또한, 본 실시예에 따른 전자 소자 모듈(100)은 제1 기판(10)의 하부에 배치되는 전자 소자들(1b)에 대해 차폐 부재(40)가 배치된다. 이에 전자기파의 유입이나 유출을 차단할 수 있어 전자 소자 모듈(100)의 동작 성능을 확보할 수 있다.
또한 차폐 부재(40)가 외부로 노출되지 않고 몰드부(30)의 내부에 배치되므로, 외부 환경이나 마찰 등에 의해 차폐 부재(40)가 파손되는 것을 방지할 수 있다.
다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기로 한다.
도 4a 내지 도 4i는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
먼저 도 4a에 도시된 바와 같이 제1 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 제1 기판(10)은 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다. 또한 하면에는 외부 접속용 패드(16)가 형성될 수 있다.
특히, 본 단계에서 준비되는 제1 기판(10)은 동일한 실장 영역(A)이 다수개 반복적으로 배치된 기판으로, 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다.
이러한 제1 기판(10)은 다수의 개별 모듈을 동시에 제조하기 형성하기 위한 것으로, 제1 기판(11) 상에는 다수의 개별 모듈 실장 영역(A)이 구분되어 있으며, 이러한 다수의 개별 모듈 실장 영역(A)별로 전자 소자 모듈이 제조될 수 있다.
이어서, 도 4b에 도시된 바와 같이 제1 기판(10)의 일면 즉 상면에 전자 소자들(1)을 실장하는 단계가 수행된다. 본 단계는 제1 기판(10)의 일면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다.
이때, 각각의 개별 모듈 실장 영역(A)에는 동일한 전자 소자들(1)이 동일한 배치를 따라 실장될 수 있다.
이어서 도 4c에 도시된 바와 같이 전자 소자들(1)을 밀봉하며 제1 기판(10)의 일면 상에 제1 몰드부(31)를 형성하는 단계가 수행된다. 본 단계는 금형(미도시) 내에 전자 소자(1)가 실장된 제1 기판(10)을 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 제1 몰드부(31)가 형성됨에 따라, 제1 기판(10)의 일면 즉 상면에 실장된 전자 소자들(1)은 제1 몰드부(31)에 의해 외부로부터 보호될 수 있다.
한편, 본 실시예에 따른 제1 몰드부(31)는 제1 기판(10) 상에서 여러 개별 모듈 실장 영역(A)들을 모두 덮는 일체형으로 형성된다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 제1 몰드부(31)를 개별 모듈 실장 영역(A)별로 각각 분리하여 서로 독립적으로 형성하는 것도 가능하다.
이어서, 도 4d에 도시된 바와 같이 제1 몰드부(31)가 형성된 제1 기판(10)의 타면 즉 하면 상에 솔더 페이스트(P)를 인쇄하는 단계가 수행된다. 이때, 솔더 페이스트(P)는 실장용 전극(13)뿐만 아니라, 외부 접속용 패드(16) 상에도 모두 인쇄된다.
다음으로, 도 4e에 도시된 바와 같이, 솔더 페이스트(P)가 인쇄되어 있는 제1 기판(10)의 타면에 전자 소자들(1)과 제2 기판(20)을 실장하는 단계가 수행된다.
본 단계는 먼저 실장용 전극(13) 상에 전자 소자들(1)을, 그리고 외부 접속용 패드(16) 상에 제2 기판(20)을 안착시키는 과정이 수행된다. 이러한 과정은 전자 소자들(1)을 먼저 안착시킨 후, 제2 기판(20)을 안착시키는 순서로 진행될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 제2 기판(20)을 먼저 안착시키거나, 제2 기판(20)과 전자 소자들(1)을 동시에 안착시키는 등 다양한 방식으로 수행될 수 있다.
한편, 제2 기판(20)은 제1 기판(10)과 같이 다수의 개별 모듈 실장 영역(A)을 갖는 하나의 기판으로 형성될 수 있으나, 본 실시예와 같이 각 개별 모듈 실장 실장 영역(A)에 개별적으로 부착되는 다수의 기판들로 구성될 수도 있다.
즉, 제2 기판(20)은 동일한 형상인 다수 개의 기판들이 마련되어 제1 기판(10)의 모든 개별 모듈 실장 실장 영역(A)에 반복적으로 배치될 수 있다. 이때, 인접하게 배치되는 제2 기판들(20)은 서로 일정 간격 이격되도록 제1 기판(10)에 안착될 수 있다.
또한 도 4g에서는 제2 기판(20)에 외부 접속 단자(28)가 부착되어 있는 상태에서 제1 기판(10)에 실장되는 경우를 도시하고 있으나, 본 발명은 이에 한정되지 않으며, 몰드부(30)를 모두 형성한 후에 외부 접속 단자(28)를 부착하는 등 다양한 변형이 가능하다.
전자 소자(1)와 제2 기판(20)이 제1 기판(10)의 타면에 안착되면, 이어서 열을 가하여 솔더 페이스트(도 4d의 P)를 경화시키는 과정이 수행된다. 이 과정을 통해 솔더 페이스트(P)는 용융 및 경화되어 솔더 접합부(80)로 형성되고, 솔더 접합부(80)에 의해 제1 기판(10)의 하면에 안착된 전자 소자들(1)과 다수의 제2 기판(20)은 제1 기판(10)에 견고하게 고정 접합되어 제1 기판(10)과 전기적, 물리적으로 연결된다.
다음으로, 제1 기판(10)의 하부면에 제2 몰드부(35)를 형성하는 단계가 수행된다.
제2 몰드부(35)를 형성 본 단계는 도 4f에 도시된 바와 같이 먼저 내부 몰드부(35a)를 형성하는 단계가 수행된다.
내부 몰드부(35a)는 제1 몰드부(31)와 마찬가지로, 하부면에 전자 소자(1)와 제2 기판(20)이 실장된 제1 기판(10)을 금형(미도시) 내에 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다.
이때, 제1 기판(10)의 접지 패드(19)는 내부 몰드부(35a)의 외부로 노출된다.
이어서, 도 4g에 도시된 바와 같이 내부 몰드부(35a)의 외부면에 차폐 부재(40)를 형성한다. 차폐 부재(40)는 전술한 바와 같이 스프레이 코팅법이나 스크린 프린팅 방식, 페인팅 방식 등에 의해 금속 박막의 형태로 형성할 수 있으며, 별도로 제조된 금속 구조물을 내부 몰드부(35a)의 외부면에 접합하여 형성할 수도 있다.
이 과정에서 차폐 부재(40)는 제1 기판(10)에 형성된 접지 패드(29)와 전기적으로 연결된다.
이어서, 도 4h에 도시된 바와 같이, 외부 몰드부(35b)를 형성한다.
외부 몰드부(35b)도 제1 몰드부(31)와 마찬가지로, 내부 몰드부(35a)가 형성된 제1 기판(10)을 금형 내에 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 이에 제2 몰드부(35)를 완성하게 된다.
한편, 본 단계에서, 금형 내에 주입되는 성형수지는 제1 기판(10)과 제2 기판(20)의 사이에 형성된 틈에도 충진된다. 즉, 제2 몰드부(35)는 제1 기판(10)과 제2 기판(20)의 사이에 형성된 틈에도 형성될 수 있다.
이 경우, 제1 기판(10)과 제2 기판(20)은 그 사이에 충진된 제2 몰드부(35)에 의해 상호 간의 절연을 확보함 동시에, 제1 기판(10)과 제2 기판(20) 상호 간의 결합력을 확보할 수 있다.
또한 본 실시예에 따른 제2 몰드부(35)는 개별 모듈 실장 영역(A) 별로 각각 분리되어 독립적으로 형성된다. 그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 외부 몰드부를 제1 몰드부(31)와 마찬가지로, 개별 모듈 실장 영역(A)들을 모두 덮는 일체형으로 형성하는 것도 가능하다.
마지막으로, 도 4i에 도시된 바와 같이, 몰드부(30)가 형성된 제1 기판(10)을 절단하여 개별 전자 소자 모듈(100)을 형성하는 단계가 수행된다.
이 단계는 블레이드(70)를 이용하여 개별 모듈 실장 실장 영역(도 4h의 A)의 경계를 따라 몰드부(30)가 형성된 제1 기판(10)을 절단함에 따라 이루어질 수 있다.
이상과 같은 단계들을 통해 제조되는 본 실시예에 따른 전자 소자 모듈(100)은 제1 기판(10)과 제2 기판(20)을 먼저 접합한 이후에 전자 소자들(1)을 실장하지 않고, 제2 기판(20)과 전자 소자들(1, 특히 제1 기판의 하면에 실장되는 전자 소자들)을 함께 실장한다. 즉, 제1 기판(10)의 하면에 전자 소자들(1)과 제2 기판(20)을 함께 안착시킨 후, 경화 과정을 통해 함께 고정 접합한다.
따라서 전자 소자들(1)과 제2 기판(20)을 각각 따로 제1 기판(10)에 접합하는 방식에 비해, 제조 과정을 줄일 수 있으며 이에 제조가 매우 용이하다는 이점이 있다.
한편, 본 발명에 따른 전자 소자 모듈은 전술한 실시예에 한정되지 않으며, 다양한 응용이 가능하다.
도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 5를 참조하면, 본 실시예에 따른 전자 소자 모듈(200)은 제2 몰드부(35)는 내부 몰드부(35a)와 외부 몰드부(35b)로 구분되지 않고 소자 수용부(22) 내에서 하나의 몰드부로 형성되며, 차폐 부재(40)는 제2 몰드부(35)의 내부가 아닌, 제2 몰드부(35)의 외부면을 따라 형성된다.
따라서, 차폐 부재(40)는 소자 수용부(22)의 입구와 대응하는 면적으로 형성되거나, 더 큰 면적으로 형성될 수 있다.
또한 제2 기판(20)의 하부면에는 적어도 하나의 접지 패드(29)가 형성되며, 차폐 부재(40)는 적어도 일부가 제2 기판(20) 측으로 돌출되어 제2 기판(20)에 형성된 접지 패드(29)와 전기적으로 연결된다.
본 실시예의 차폐 부재(40)는 전술한 실시예와 마찬가지의 방법으로 형성할 수 있다. 즉, 제2 몰드부(35)를 형성한 후, 스프레이 코팅법이나 스크린 프린팅 방식, 페인팅 방식 등으로 제2 몰드부(35)의 외부면에 형성할 수 있으며, 별도로 제조된 금속판을 제2 몰드부(35)의 외부면에 접합하여 형성할 수도 있다.
이와 같이 제2 몰드부(35)의 외부면에 차폐 부재(40)를 형성하는 경우, 전술한 실시예보다 제조가 용이하다는 이점이 있다.
도 6는 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 6을 참조하면, 본 실시예에 따른 전자 소자 모듈(300)은 전술한 실시예에서 소자 수용부(22)를 매우던 제2 몰드부(35)가 생략되며 제1 몰드부(31)만을 구비한다.
또한 차폐 부재(40)는 별도로 제조되어 제1 기판(10)의 하부면에 접합된다.
차폐 부재(40)는 도전성 재질이며 내부 공간을 갖는 용기 형태의 구조물로 형성되고, 제1 기판(10)에 실장된 소자들(1b)을 내부 공간에 수용하며 제1 기판(10)에 접합된다.
이때, 차폐 부재(40)는 제1 기판(10)의 접지 패드(19)와 전기적으로 연결된다.
이러한 차폐 부재(40)는 금속의 캔(can) 형태로 형성되거나, 금속이 얇게 코팅된 필름이 이용될 수 있다. 그러나 이에 한정되는 것은 아니다.
또한 본 실시예에 따른 전자 소자 모듈(300)은 제1 몰드부(31)의 외부면에도 차폐 부재(45, 이하 상부 차폐 부재)가 형성된다. 상부 차폐 부재(45)는 제1 기판(10)의 상면에 실장된 전자 소자들(1)을 전자기파로부터 보호하기 위해 구비된다. 이러한 상부 차폐 부재(45)는 전술한 실시예의 전자 소자 모듈(100, 200)에도 용이하게 적용될 수 있다.
한편, 본 실시예와 같이 제2 몰드부(35)가 생략되는 경우, 제1 기판(10)과 제2 기판(20)의 사이에는 접합층(50)이 배치될 수 있다.
접합층(50)은 절연성 물질로 이루어지며, 제1 기판(10)과 제2 기판(20) 사이에 충진되어 제1 기판(10)과 제2 기판(20)을 전기적으로 연결하는 도전성 부재(예컨대 범프 등)를 보호한다. 또한, 제1 기판(10)과 제2 기판(20)을 상호 절연시킴과 동시에, 제1 기판(10)과 제2 기판(20) 상호간의 접착력을 향상시켜 신뢰성을 높이는 역할을 한다.
이러한 접합층(50)은 언더필(underfill) 수지와 같은 에폭시 수지가 이용될 수 있으나 본 발명이 이에 한정되는 것은 아니다.
도 7은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 7을 참조하면, 본 실시예에 따른 전자 소자 모듈(400)은 제1 기판(10)의 하부면, 즉 소자 수용부(22)에 전자 소자(1c)로 반도체 패키지가(또는 모듈)이 실장된다.
여기서, 반도체 패키지(1c)는 내부에 적어도 하나의 전자 부품(99, 능동 소자, 수동 소자)를 포함하며, 전자 부품(99)의 외부에는 전자 부품들(99)을 감싸는 형태로 차폐 부재(40)가 형성된다. 또한 전자 부품들(99)의 보호를 위해 전자 부품(99)의 외부에 몰드부(95)가 형성될 수 있다.
이처럼 반도체 패키지(1c)의 외부면에 차폐 부재(40)가 형성됨에 따라, 별도의 차폐 부재(40)를 구비하거나 장착할 필요 없이 반도체 패키지(1c, 또는 전자 소자)를 실장하는 것 만으로 차폐 부재(40)를 배치할 수 있다.
본 실시예에서는 하나의 반도체 패키지(1c)만이 실장되는 경우를 예로 들었으나, 필요에 따라 다수개가 실장될 수 있다. 이 경우, 전자기파의 차폐가 필요한 전자 소자에만 차폐 부재(40)를 형성하고, 차폐가 불필요한 전자 소자는 이를 생략하는 등 다양한 응용이 가능하다.
한편, 본 실시예의 경우에도 제1 기판(10)과 제2 기판(20)의 사이에 접합층(50)이 충진될 수 있다. 또한 본 실시예에서는 접합층(50)이 제1 기판(10)과 제2 기판(20) 사이에만 충진되는 경우를 예로 들고 있으나, 제1 기판(10)과 반도체 패키지(1c) 사이의 틈에도 충진되도록 구성할 수도 있다.
이상에서 설명한 본 발명에 따른 전자 소자 모듈은 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 200, 300, 400: 전자 소자 모듈
1: 전자 소자
10: 제1 기판 20: 제2 기판
13: 실장용 전극 14, 25: 비아
15: 회로 패턴
19, 29: 접지 패드
22: 소자 수용부 24: 전극 패드
25: 도전성 비아
28: 외부 접속 단자
30: 몰드부
31: 제1 몰드부 35: 제2 몰드부
35a: 내부 몰드부 35b: 외부 몰드부
40: 차폐 부재 45: 상부 차폐 부재
50: 접합층
80: 솔더 접합부

Claims (20)

  1. 일면에 적어도 하나의 전자 소자가 실장된 제1 기판;
    상기 제1 기판의 일면에 접합되며 적어도 하나의 상기 전자 소자가 수용되는 공간인 소자 수용부를 적어도 하나 구비하는 제2 기판; 및
    상기 소자 수용부에 배치되어 적어도 하나의 상기 전자 소자를 내부에 수용하는 차폐 부재;
    를 포함하는 전자 소자 모듈.
  2. 제1항에 있어서,
    상기 소자 수용부 내에 형성되어 상기 전자 소자들을 밀봉하는 내부 몰드부를 더 포함하는 전자 소자 모듈.
  3. 제2항에 있어서, 상기 차폐 부재는,
    상기 내부 몰드부의 외부면을 따라 배치되는 전자 소자 모듈.
  4. 제3항에 있어서, 상기 차폐 부재는,
    상기 제1 기판의 일면에 형성된 접지 패드와 전기적으로 연결되는 전자 소자 모듈.
  5. 제3항에 있어서,
    상기 차폐 부재를 매립하며 상기 소자 수용부에 형성되는 외부 몰드부를 더 포함하는 전자 소자 모듈.
  6. 제1항에 있어서,
    상기 소자 수용부 내에 형성되어 상기 전자 소자들을 밀봉하는 몰드부를 더 포함하며, 상기 차폐 부재는 상기 몰드부의 외부면을 따라 배치되는 전자 소자 모듈.
  7. 제6항에 있어서, 상기 차폐 부재는,
    상기 제2 기판에 형성된 접지 패드와 전기적으로 연결되는 전자 소자 모듈.
  8. 제1항에 있어서, 상기 차폐 부재는,
    내부 공간을 갖는 용기 형태로 형성되며, 상기 내부 공간에 상기 전자 소자들이 수용되도록 상기 제2 기판에 접합되는 전자 소자 모듈.
  9. 제8항에 있어서, 상기 차폐 부재는,
    금속 캔(can) 또는 금속이 코팅된 필름으로 형성되는 전자 소자 모듈.
  10. 제1항에 있어서, 상기 차폐 부재는,
    상기 소자 수용부 내에 배치된 상기 적어도 하나의 전자 소자 외부면을 따라 배치되는 전자 소자 모듈.
  11. 제10항에 있어서, 상기 소자 수용부 내에 배치된 상기 적어도 하나의 전자 소자는,
    다수의 전자 부품들이 몰드부 내에 매립되고, 상기 몰드부의 외부에 상기 차폐 부재가 형성된 반도체 패키지인 전자 소자 모듈.
  12. 제1항에 있어서,
    상기 제1 기판의 타면에 실장되는 적어도 하나의 전자 소자와, 상기 제1 기판의 타면에 형성되어 상기 전자 소자들을 매립하는 몰드부를 더 포함하는 전자 소자 모듈.
  13. 제12항에 있어서,
    상기 몰드부의 외부면을 따라 배치되는 상부 차폐 부재를 더 포함하는 전자 소자 모듈.
  14. 양면에 다수의 전자 소자가 실장된 제1 기판;
    상기 제1 기판의 일면에 접합되며 적어도 하나의 상기 전자 소자가 수용되는 공간인 소자 수용부를 적어도 하나 구비하는 제2 기판; 및
    상기 소자 수용부 내에 배치된 적어도 하나의 상기 전자 소자로 전자기파가 유입되거나, 상기 전자 소자로부터 전자기파가 유출되는 것을 차단하는 차폐 부재;
    를 포함하는 전자 소자 모듈.
  15. 제1 기판을 준비하는 단계;
    상기 제1 기판의 일면에 적어도 하나의 전자 소자와 제2 기판을 실장하는 단계; 및
    상기 적어도 하나의 전자 소자에 차폐 부재를 형성하는 단계;
    를 포함하여 구성되는 전자 소자 모듈 패키지 제조 방법.
  16. 제15항에 있어서, 상기 전자 소자와 상기 제2 기판을 실장하는 단계는,
    상기 제2 기판에 형성된 공간인 소자 수용부 내에 상기 전자 소자를 실장하는 단계인 전자 소자 모듈 패키지 제조 방법.
  17. 제15항에 있어서, 상기 차폐 부재를 형성하는 단계는,
    상기 소자 수용부 내에 배치된 상기 전자 소자를 밀봉하여 몰드부를 형성하는 단계; 및
    상기 몰드부의 외부면을 따라 상기 차폐 부재를 형성하는 단계;
    를 포함하는 전자 소자 모듈 패키지 제조 방법.

  18. 제17항에 있어서,
    상기 차폐 부재를 매립하며 외부 몰드부를 형성하는 단계를 더 포함하는 전자 소자 모듈 패키지 제조 방법.
  19. 제15항에 있어서, 상기 차폐 부재를 형성하는 단계는,
    금속 캔(can) 또는 금속이 코팅된 필름으로 형성된 용기 형태의 상기 차폐 부재를 상기 제1 기판에 접합하는 단계인 전자 소자 모듈 패키지 제조 방법.
  20. 제1 기판을 준비하는 단계; 및
    상기 제1 기판의 일면에 적어도 하나의 반도체 패키지와 제2 기판을 실장하는 단계;
    를 포함하며,
    상기 반도체 패키지는 다수의 전자 부품들이 몰드부 내에 매립되고, 상기 몰드부의 외부에 차폐 부재가 형성된 전자 소자 모듈 제조 방법.
KR1020140054047A 2014-05-07 2014-05-07 전자 소자 모듈 및 그 제조 방법 KR101642560B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140054047A KR101642560B1 (ko) 2014-05-07 2014-05-07 전자 소자 모듈 및 그 제조 방법
US14/608,482 US9706661B2 (en) 2014-05-07 2015-01-29 Electronic device module and manufacturing method thereof
CN201510082436.4A CN105101634B (zh) 2014-05-07 2015-02-15 电子器件模块及电子器件模块的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140054047A KR101642560B1 (ko) 2014-05-07 2014-05-07 전자 소자 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150127369A true KR20150127369A (ko) 2015-11-17
KR101642560B1 KR101642560B1 (ko) 2016-07-25

Family

ID=54368507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140054047A KR101642560B1 (ko) 2014-05-07 2014-05-07 전자 소자 모듈 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9706661B2 (ko)
KR (1) KR101642560B1 (ko)
CN (1) CN105101634B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180029404A (ko) * 2016-09-12 2018-03-21 삼성전기주식회사 반도체 패키지
KR20180033572A (ko) * 2016-04-27 2018-04-03 오므론 가부시키가이샤 전자 장치 및 그 제조 방법
WO2018182656A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Ultra-low profile package shielding technique using magnetic and conductive layers for integrated switching voltage regulator
KR20220054078A (ko) * 2020-10-23 2022-05-02 삼성전기주식회사 전자 소자 모듈 및 이의 제조 방법
WO2023153918A1 (ko) * 2022-02-08 2023-08-17 삼성전자 주식회사 기판 조립체를 포함하는 전자 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004686A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Device, method and system for providing recessed interconnect structures of a substrate
KR20180032985A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
KR20180107877A (ko) 2017-03-23 2018-10-04 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
KR20180110775A (ko) * 2017-03-30 2018-10-11 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10645797B2 (en) * 2017-07-26 2020-05-05 Intel Corporation Electromagnetic interference (EMI) shield for a printed circuit board (PCB)
US10999957B2 (en) * 2018-02-12 2021-05-04 Samsung Electro-Mechanics Co., Ltd. Communication module and mounting structure thereof
US10564679B2 (en) 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
KR102107025B1 (ko) * 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11869823B2 (en) * 2019-11-08 2024-01-09 Octavo Systems Llc System in a package modifications
JP6828795B2 (ja) * 2019-12-05 2021-02-10 オムロン株式会社 電子装置およびその製造方法
US11452246B2 (en) * 2020-03-25 2022-09-20 Qualcomm Incorporated Patch substrate configured as a shield located over a cavity of a board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782774B1 (ko) 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
KR20110132219A (ko) * 2010-06-01 2011-12-07 오므론 가부시키가이샤 반도체 장치 및 마이크로폰
KR101274460B1 (ko) * 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20130094523A (ko) * 2012-02-16 2013-08-26 삼성전자주식회사 반도체 패키지

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
US20070075436A1 (en) * 2003-10-06 2007-04-05 Nec Corporation Electronic device and manufacturing method of the same
US7728417B2 (en) * 2005-05-27 2010-06-01 Stats Chippac Ltd. Integrated circuit package system including shield
JP2008124167A (ja) 2006-11-10 2008-05-29 Matsushita Electric Ind Co Ltd 高周波モジュールと、これを用いた電子機器
TWI334215B (en) * 2007-01-26 2010-12-01 Advanced Semiconductor Eng Semiconductor package having electromagnetic shielding cap
US8035210B2 (en) * 2007-12-28 2011-10-11 Stats Chippac Ltd. Integrated circuit package system with interposer
US8334171B2 (en) * 2009-12-02 2012-12-18 Stats Chippac Ltd. Package system with a shielded inverted internal stacking module and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782774B1 (ko) 2006-05-25 2007-12-05 삼성전기주식회사 Ｓｉｐ 모듈
KR20110132219A (ko) * 2010-06-01 2011-12-07 오므론 가부시키가이샤 반도체 장치 및 마이크로폰
KR101274460B1 (ko) * 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
KR20130094523A (ko) * 2012-02-16 2013-08-26 삼성전자주식회사 반도체 패키지

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180033572A (ko) * 2016-04-27 2018-04-03 오므론 가부시키가이샤 전자 장치 및 그 제조 방법
CN111050463A (zh) * 2016-04-27 2020-04-21 欧姆龙株式会社 电子装置及其制造方法
KR20180029404A (ko) * 2016-09-12 2018-03-21 삼성전기주식회사 반도체 패키지
WO2018182656A1 (en) * 2017-03-30 2018-10-04 Intel Corporation Ultra-low profile package shielding technique using magnetic and conductive layers for integrated switching voltage regulator
US10950555B2 (en) 2017-03-30 2021-03-16 Intel Corporation Ultra-low profile package shielding technique using magnetic and conductive layers for integrated switching voltage regulator
KR20220054078A (ko) * 2020-10-23 2022-05-02 삼성전기주식회사 전자 소자 모듈 및 이의 제조 방법
US11439011B2 (en) 2020-10-23 2022-09-06 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
WO2023153918A1 (ko) * 2022-02-08 2023-08-17 삼성전자 주식회사 기판 조립체를 포함하는 전자 장치

Also Published As

Publication number Publication date
US9706661B2 (en) 2017-07-11
US20150325529A1 (en) 2015-11-12
KR101642560B1 (ko) 2016-07-25
CN105101634A (zh) 2015-11-25
CN105101634B (zh) 2018-11-30

Similar Documents

Publication Publication Date Title
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
TWI466249B (zh) 半導體封裝件及其製造方法
KR101288284B1 (ko) 반도체 패키지 제조 방법
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
KR101250737B1 (ko) 반도체 패키지 및 그의 제조 방법
KR20120045893A (ko) 반도체 패키지 모듈
KR101477392B1 (ko) 전자 소자 모듈
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법
KR101141443B1 (ko) 반도체 패키지의 제조 방법
KR101288211B1 (ko) 전자 부품 모듈의 제조 방법
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR20120039338A (ko) 반도체 패키지
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR200478126Y1 (ko) 전자 소자 모듈
US10431548B2 (en) Electronic component module and method of manufacturing the same
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR20180016451A (ko) 회로기판 연결 구조체
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20130036036A (ko) 반도체 패키지
KR20140041643A (ko) 반도체 패키지
KR20150142210A (ko) 반도체 패키지
KR20130048991A (ko) 반도체 패키지 및 그 제조 방법
KR20130016560A (ko) 반도체 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 4