KR200478126Y1 - 전자 소자 모듈 - Google Patents

전자 소자 모듈 Download PDF

Info

Publication number
KR200478126Y1
KR200478126Y1 KR2020140000496U KR20140000496U KR200478126Y1 KR 200478126 Y1 KR200478126 Y1 KR 200478126Y1 KR 2020140000496 U KR2020140000496 U KR 2020140000496U KR 20140000496 U KR20140000496 U KR 20140000496U KR 200478126 Y1 KR200478126 Y1 KR 200478126Y1
Authority
KR
South Korea
Prior art keywords
substrate
blocking
present
blocking portion
element accommodating
Prior art date
Application number
KR2020140000496U
Other languages
English (en)
Other versions
KR20150002753U (ko
Inventor
조민기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20150002753U publication Critical patent/KR20150002753U/ko
Application granted granted Critical
Publication of KR200478126Y1 publication Critical patent/KR200478126Y1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

본 고안은 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈에 관한 것이다. 이를 위한 본 고안의 실시예에 따른 전자 소자 모듈은, 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 내부에 소자 수용부를 구비하고 상기 소자 수용부 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2 기판; 및 상기 제1 기판과 상기 제2 기판의 사이에 개재되는 접합층;을 포함하며, 상기 제1 기판의 하면에는 상기 제2 기판의 상기 소자 수용부 형상을 따라 상기 접합층의 유동을 차단하기 위한 차단부가 형성되고, 상기 차단부는 상기 소자 수용부 내부에 대응하는 영역에 형성되되, 상기 소자 수용부를 형성하는 상기 제2 기판으로부터 일정 거리 이격되어 형성되며, 상기 제2 기판과 상기 차단부가 이격되는 거리는 부분적으로 다르게 형성될 수 있다.

Description

전자 소자 모듈{ELECTRIC COMPONENT MODULE}
본 고안은 전자 소자 모듈에 관한 것으로, 더욱 상세하게는 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
한편, 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조도 개발되고 있는 추세이다.
그런데 이처럼 기판의 양면에 전자 부품을 실장하는 경우, 기판에 외부 접속단자를 형성하기 어렵다는 문제가 있다.
즉, 기판의 양면에 실장된 전자 부품이 실장되므로, 외부 접속 단자가 형성될 위치가 명확하지 않으며, 이에 따라, 외부 접속 단자를 보다 용이하게 형성할 수 있는 양면 실장형의 전자 소자 모듈이 요구되고 있다.
한국등록특허 제10-0782774호
본 고안의 목적은 기판의 양면에 전자 제품을 실장할 수 있는 양면 실장형 전자 소자 모듈을 제공하는 데에 있다.
본 고안의 실시예에 따른 전자 소자 모듈은, 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 내부에 소자 수용부를 구비하고 상기 소자 수용부 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2 기판; 및 상기 제1 기판과 상기 제2 기판의 사이에 개재되는 접합층;을 포함하며, 상기 제1 기판의 하면에는 상기 제2 기판의 상기 소자 수용부 형상을 따라 상기 접합층의 유동을 차단하기 위한 차단부가 형성되고, 상기 차단부는 상기 소자 수용부 내부에 대응하는 영역에 형성되되, 상기 소자 수용부를 형성하는 상기 제2 기판으로부터 일정 거리 이격되어 형성되며, 상기 제2 기판과 상기 차단부가 이격되는 거리는 부분적으로 다르게 형성될 수 있다.
본 실시예에 있어서, 상기 차단부와 상기 제2 기판과 이격되는 거리는, 상기 소자 수용부를 형성하는 상기 제2 기판의 구석 부분으로 갈수록 증가할 수 있다.
본 실시예에 있어서 상기 차단부는, 상기 소자 수용부를 형성하는 상기 제2 기판의 구석 부분에서 호(弧)형으로 형성될 수 있다.
본 실시예에 있어서, 상기 제1 기판은 하면에 절연 보호층이 형성되며, 상기 차단부는 상기 절연 보호층에 형성될 수 있다.
본 실시예에 있어서, 상기 제1 기판은 하면 중 상기 소자 수용부의 내부에는 대응하는 부분에는 절연 보호층이 형성되며, 상기 차단부는 상기 절연 보호층과 상기 제1 기판 사이의 단차에 의해 형성될 수 있다.
본 실시예에 있어서, 상기 제1 기판의 하면 중 상기 소자 수용부의 외부에는 대응하는 부분에는 절연 보호층이 형성되며, 상기 차단부는 상기 절연 보호층과 상기 제1 기판 사이의 단차에 의해 형성될 수 있다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
또한 본 고안의 실시예에 따른 전자 소자 모듈은, 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 내부에 소자 수용부를 구비하고 상기 소자 수용부 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2 기판; 상기 제1 기판과 상기 제2 기판의 사이에 개재되는 접합층;을 포함하며, 상기 제1 기판의 하면에는 상기 제2 기판의 상기 소자 수용부 형상을 따라 상기 접합층의 유동을 차단하기 위한 차단부가 형성되고, 상기 차단부는 상기 소자 수용부 내에 형성되되, 상기 소자 수용부를 형성하는 상기 제2 기판의 구석 부분에서 호(弧)형으로 형성될 수 있다.
삭제
본 고안에 따른 전자 소자 모듈은 제1 기판의 양면에 전자 소자들이 실장된다. 또한 제1 기판의 하면에 배치되는 제2 기판에 의해 외부 접속 단자가 형성된다.
이에 따라, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들을 실장할 수 있으므로 집적도를 높일 수 있다. 또한 별도의 기판인 제2 기판을 이용하여 전자 소자들이 실장된 제1 기판의 외부 접속 단자를 형성되므로, 외부 접속 단자를 용이하게 형성할 수 있다.
또한 제2 기판으로 2층 기판을 이용하므로 제조 비용을 절감할 수 있으며, 고주파 신호 특성 측면에서도 신호 전달 경로를 줄일 수 있어 불필요한 기생 성분을 줄일 수 있다.
또한 본 실시예에 따른 차단부는 구석 부분이 다른 부분에 비해 소자 수용부로부터 더 이격되므로 제1, 제2 기판 사이에 액상의 절연 물질을 주입할 때, 구석 부분에 상대적으로 많은 양의 절연 물질이 집중되어 절연 물질이 차단부 내부로 넘치는 것을 방지할 수 있다.
도 1은 본 고안의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도.
도 4는 본 고안의 실시예에 따른 제1 기판과 제2 기판의 결합 구조를 개략적으로 도시한 단면도.
도 5 내지 도 7은 본 고안의 다른 실시예들에 따른 제2 기판을 개략적으로 도시한 단면도.
도 8은 도 4의 저면도.
도 9a 내지 도 12b는 본 고안의 다른 실시예들에 따른 차단부를 개략적으로 도시한 도면.
이하, 첨부된 도면을 참조하여 본 고안의 바람직한 실시 형태들을 설명한다. 그러나, 본 고안의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 고안의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 고안의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 고안을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
이하, 본 고안의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1은 본 고안의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이며, 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이고, 도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도이다. 또한 도 4는 본 고안의 실시예에 따른 제1 기판과 제2 기판의 결합 구조를 개략적으로 도시한 단면도로, 후술되는 도 8의 V-V에 따른 단면을 도시하고 있다. 이다.
도 1 내지 도 4를 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 전자 소자(1), 제1 기판(10), 제2 기판(20), 및 몰드부(30)를 포함하여 구성될 수 있다.
전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판) 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 제1 기판(10)의 상면과 하면에 모두 실장될 수 있다. 도 1에서는 제1 기판(10)의 상면에 능동 소자(1b)와 수동 소자(1a)가 함께 실장되고, 하면에 수동 소자(1a)만 실장되는 경우를 예로 들었다. 그러나 본 고안은 이에 한정되지 않으며, 전자 소자들(1)의 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 제1 기판(10)의 양면에서 다양한 형태로 전자 소자들(1)이 배치될 수 있다.
몰드부(30)는 후술되는 제1 기판(10)의 적어도 어느 한 면에 형성될 수 있으며, 본 실시예에서는 제1 기판(10)의 상면에 형성되어 전자 소자들(1)을 밀봉한다.
몰드부(30)는 제1 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지한다. 또한 몰드부(30)는 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
이러한 몰드부(30)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재료로 형성될 수 있다. 또한, 본 실시예에 따른 몰드부(30)는 상면에 전자 소자들(1)이 실장된 제1 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
기판은 제1 기판(10)과 제2 기판(20)을 포함할 수 있다. 기판은 코어층(10a, 20a)을 기반으로 양면에 금속 배선층과 절연물질층(10b)을 반복적으로 적층하여 형성할 수 있다. 여기서 금속 배선층은 회로 패턴(15)이나 접합 패드(13, 16)를 포함할 수 있다.
제1 기판(10)은 양면에 각각 적어도 하나의 전자 소자(1)가 실장된다. 제1 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한 제1 기판(10)의 양면에는 다수의 접합 패드(13, 16)가 형성될 수 있다. 여기서, 접합 패드(13, 16)는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나, 제2 기판(20)과 전기적으로 연결되기 위한 외부 접속용 패드(16)를 포함할 수 있다.
또한 도시하지는 않았지만 제1 기판(10)에는 접합 패드들(13, 16) 상호 간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 제1 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 예를 들어 4층의 금속 배선층을 갖는 기판일 수 있다.
또한, 본 실시예에 따른 제1 기판(10)은 상면에 형성되는 실장용 전극(13)과 외부 접속용 패드(16), 제1 기판(10)의 내부에 형성되는 회로 패턴들(15)을 서로 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
더하여 본 실시예에 따른 제1 기판(10)은 제1 기판(10)의 내부에 전자 소자들(1)을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
또한 본 실시예에 따른 제1 기판(10)은 하면에 외부 접속용 패드(16)가 형성될 수 있다. 외부 접속용 패드(16)는 후술되는 제2 기판(20)과 전기적으로 연결되기 위해 구비되며, 제2 기판(20)을 통해 외부 접속 단자(28)와 연결된다.
따라서, 외부 접속용 패드(16)는 제1 기판(10)의 하면 중, 제2 기판(20)이 제1 기판(10)에 결합될 때 제2 기판(20)의 상면과 대면하는 위치에 형성될 수 있으며, 필요에 따라 다수개가 다양한 형태로 배치될 수 있다.
또한 도 4에 도시된 바와 같이, 제1 기판(10)은 양면에 절연 보호층(19)이 형성될 수 있다. 여기서 절연 보호층(19)은 솔더 레지스트(solder resist)에 의해 형성될 수 있다.
이에 따라, 제1 기판(10)의 접합 패드(13, 16)는 모두 절연 보호층(19)을 관통하는 형태로 형성될 수 있다. 특히 접합 패드(16, 13)는 측면이 절연 보호층(19)과 접촉하는 형태로 형성될 수 있다.
제2 기판(20)은 제1 기판(10)의 하부에 배치되어 제1 기판(10)과 결합된다.
또한 본 실시예에 따른 제2 기판(20)은 내부에 관통 구멍 형태의 소자 수용부(22)가 형성될 수 있다. 소자 수용부(22)는 제1 기판(10)의 하면에 실장된 전자 소자들(1)이 수용되는 공간으로 이용된다. 따라서, 제1 기판(10)의 하면에 실장되는 전자 소자들(1)은, 제1 기판(10)의 하면 중 제2 기판(20)의 소자 수용부(22)와 대면하는 위치에만 실장될 수 있다.
제2 기판(20)은 제1 기판(10)과 마찬가지로, 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다.
또한 제2 기판(20)의 양면에는 전극 패드(24)가 형성될 수 있다. 제2 기판(20)의 상면에 형성되는 전극 패드(24)는 제1 기판(10)의 외부 접속용 패드(16)와 전기적으로 연결되기 위해 구비된다. 또한, 하면에 형성되는 전극 패드(24)는 외부 접속 단자(28)가 체결되기 위해 구비된다. 한편, 도시하지는 않았지만 제2 기판(20)의 양면에는 전극 패드들(24) 상호 간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
제2 기판(20)은 양면에 형성되는 전극 패드들(24)과, 제2 기판(20)의 내부에 형성되는 회로 패턴들을 전기적으로 연결하는 도전성 비아(25)를 포함할 수 있다.
또한, 본 실시예에 따른 제2 기판(20)은 소자 수용부(22)의 내부에 수용되는 전자 소자들(1)을 안정적으로 보호하기 위해, 제1 기판(10)의 하면에 실장되는 전자 소자들(1)의 실장 높이보다 두꺼운 두께로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
본 실시예에 따른 제2 기판(20)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(도시되지 않음)이 형성될 수 있다.
예를 들어 도 4에 도시된 바와 같이, 본 실시예에 따른 제2 기판(20)은 금속 배선층이 2개 층으로 형성되는 2층 기판으로, 코어층(20a)의 양면에 금속 배선층인 전극 패턴(24)이 형성된 기판일 수 있다.
본 실시예와 같이 제2 기판(20)의 구조를 2층으로 형성하는 경우, 제2 기판(20)을 2층 이상 다층(예컨대 4층 기판)으로 형성하는 경우에 비해 제조 비용을 절감할 수 있다. 또한 제2 기판(20) 내에 형성되는 도전성 비아(25)의 개수를 최소화할 수 있으므로, 신호 전달 경로를 줄일 수 있어 고주파 신호 특성 측면에서 불필요한 기생 성분(L, C)이 발생하는 것을 최소화할 수 있다. 따라서 고주파 매칭 특성이 저하되는 것을 줄일 수 있다.
또한, 본 실시예에 따른 제2 기판(20)은 코어층(20a)의 하부면에만 절연 보호층(26)이 형성될 수 있다. 즉, 본 실시예에 따른 제2 기판(20)의 상면은 코어층 상에 전극 패드(24)만 형성되고 절연 보호층은 없는 형태이다.
이러한 구성은 제1, 제2 기판(10, 20) 사이의 간격을 최대로 확보하기 위해 도출된 구성이다. 따라서 본 고안의 구성은 이에 한정되지 않으며, 필요에 따라 제1 기판(10) 하부면의 절연 보호층(19)을 생략하는 것도 가능하다.
이처럼 제2 기판(20)의 상부면에 절연 보호층을 생략함에 따라, 절연 보호층의 두께만큼 제1 기판(10)의 하부면과 제2 기판(10)의 상부면 사이의 간격을 더 확보할 수 있다.
이에, 전자 소자 모듈(100)의 제조 과정에서 제1 기판(10)과 제2 기판(20) 사이의 플럭스(Flux)를 제거하기 용이하다는 이점이 있다. 또한 후술되는 접합층(50)을 형성하는 과정에서 제1 기판(10)과 제2 기판(20) 사이에 접합층(50)을 형성하기 위한 액상의 절연 물질을 주입하는 공정이 용이하게 진행될 수 있다. 더하여 접합층(50)을 형성하기 위한 절연 물질이 기판들(10, 20) 사이에 미충진되거나, 접합층(50) 내에 기포(Void)가 발생하는 것을 최소화할 수 있다.
제2 기판(20)의 하면에는 절연 보호층(26)이 형성되며, 전극 패드들(24)은 절연 보호층(26)을 관통하는 형태로 배치될 수 있다. 제2 기판(20)의 하면에 형성된 전극 패드(24)에는 외부 접속 단자(28)가 체결된다.
여기서, 본 실시예에 따른 제2 기판(20)은 전극 패드들(24)과 절연 보호층(26)이 일정 거리 이격되는 형태로 형성될 수 있다. 즉, 전극 패드들(24)는 절연 보호층(26) 내에 형성된 관통 구멍 내에 배치될 수 있으며, 절연 보호층(26)과 일정 거리 이격되도록 배치될 수 있다. 따라서 절연 보호층(26)과 전극 패드(24) 사이에는 이격 공간이 형성될 수 있다. 그러나 본 고안이 이에 한정되는 것은 아니다.
또한 본 실시예에 따른 외부 접속 단자(28)는 솔더 볼(solder ball)이나 솔더 범프(solder bump)의 형태로 형성될 수 있으며, 생산성이 좋은 솔더 프린팅(Solder print) 방식을 통해 형성될 수 있다.
여기서, 제2 기판(20) 하부면에 절연 보호층(26)이 생략된 상태에서 솔더 프린팅 방식을 이용하는 경우, 솔더 인쇄량의 편차가 커지고 이에 외부 접속 단자(28)의 높이 편차가 커지게 되며, 이에 메인 기판(미도시)에 전자 소자 모듈(100)을 실장하는 과정에서 실장 불량이 발생될 수 있다.
그러나 본 실시예에 따른 제2 기판(20)은 솔더를 인쇄하는 제2 기판(20)의 하부면에 절연 보호층(26)이 형성되어 있으므로, 인쇄용 금속 마스크(Metal Mask)가 제2 기판(20)에 견고하게 밀착될 수 있으며, 이에 솔더 인쇄량이 균일해진다는 이점이 있다.
제2 기판(20)의 하면에는 외부 접속 단자(28)가 형성될 수 있다. 외부 접속 단자(28)는 전자 소자 모듈(100)와, 전자 소자 모듈(100)가 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다.
이러한 외부 접속 단자(28)는 제2 기판(20)의 하면에 형성되는 전극 패드(24)에 형성될 수 있다. 외부 접속 단자(28)는 범프 형태로 형성될 수 있으나, 이에 한정되지 않으며 솔더 볼 등 다양한 형태로 형성될 수 있다.
외부 접속 단자(28)는 비아(25) 등을 통해 상면에 형성된 전극 패드(24)들과 전기적으로 연결된다. 따라서, 제2 기판(20)이 제1 기판(10)과 결합되는 경우, 제1 기판(10)은 제2 기판(20)을 통해 외부 접속 단자(28)와 전기적으로 연결될 수 있다.
이와 같이 구성되는 본 실시예에 따른 제1, 제2 기판(10, 20)은 열변형 또는 휨을 최소화하기 위해, 기판(10, 20)의 코어층(10a, 20a)을 열팽창이 낮은 재질로 사용할 수 있다. 또한 제1 기판(10)과 제2 기판(20)의 코어층(10a, 20a)은 동일한 재질로 형성될 수 있다.
한편, 본 고안에 따른 제2 기판(20)은 도 4에 도시된 전술한 구성으로 한정되지 않는다.
도 5 내지 도 7은 본 고안의 다른 실시예들에 따른 제2 기판을 개략적으로 도시한 단면도로, 도 4에 대응하는 단면을 도시하고 있다.
본 고안에 따른 제2 기판(20)은 도 5에 도시된 바와 같이 전극 패드들(24)과 절연 보호층(26)이 서로 접촉하는 형태로 형성될 수 있다. 즉, 전극 패드들(24)과 절연 보호층(26) 사이에는 이격 공간이 형성되지 않으며, 절연 보호층(26) 내에 형성된 관통 구멍을 모두 메우는 형태로 전극 패드들(24)이 형성될 수 있다.
또한 도시되어 있지 않지만 전극 패드(24)가 제2 기판(20)으로부터 박리되는 것을 억제하기 위해, 절연 보호층(26)이 전극 패드(24)의 일부를 덮도록 형성하는 등 다양한 응용이 가능하다.
또한 도 6 및 도 7에 도시된 바와 같이, 본 고안에 따른 제2 기판(20)은 양면에 모두 절연 보호층(26)을 형성하는 것도 가능하다. 이 경우, 도 6에 도시된 바와 같이 전극 패드들(24)과 절연 보호층(26)이 이격되는 형태로 형성하거나, 도 7에 도시된 바와 같이 전극 패드들(24)과 절연 보호층(26)이 서로 접촉하는 형태로 형성할 수 있다.
또한 필요에 따라 제2 기판(20) 상부면의 전극 패드들(24)과 하부면의 전극 패드들(24)을 각각 서로 다른 형태로 형성하는 등 다양한 응용이 가능하다.
한편, 이러한 구성은 제2 기판(20)뿐만 아니라 제1 기판(10)에도 동일하게 적용될 수 있다.
또한, 본 실시예에 따른 전자 소자 모듈(100)는 제1 기판(10)의 하면에 차단부(60)가 형성된다.
차단부(60)는 후술되는 접합층(50)을 형성하는 경우에 이용될 수 있으며, 특히 제1 기판(10)과 제2 기판(20) 사이에의 간극에만 접합층(50)을 형성하기 위해 구비될 수 있다.
차단부(60)는 제1 기판(10)과 제2 기판(20) 사이에 접합층(50)을 형성하는 과정에서, 제1 기판(10)과 제2 기판(20) 사이에 주입된 액상의 절연 물질이 제2 기판(20)의 소자 수용부(22) 내부 공간으로 흘러 들어가는 것을 차단하기 위해 구비된다.
따라서 본 실시예에 따른 차단부(60)는 제2 기판(20)에 형성된 소자 수용부(22)의 형상을 따라 연속적인 고리(ring) 형태로 형성될 수 있다. 보다 구체적으로, 본 실시예에 따른 차단부(60)는 제1 기판(10)의 하면에서 일정 깊이 파인 고리 형태의 홈으로 형성될 수 있다.
이처럼 차단부(60)가 홈의 형태로 형성되는 경우, 주입된 액상의 절연 물질은 차단부(60)와 접하는 모서리 부분에서 발생되는 표면 장력에 의하여 차단부(60)의 내부로 쉽게 유입되지 않게 된다.
그러나 본 고안에 따른 차단부(60) 구성이 이에 한정되는 것은 아니다. 예를 들어 일정 거리 돌출된 돌기의 형태로 차단부를 형성하는 등 다양한 변형이 가능하다.
이러한 차단부(60)는 제1 기판(10)을 제조하는 과정에서 미리 형성될 수 있다. 그러나 이에 한정되지 않으며, 전자 소자(1)를 실장하는 과정에서 전자 소자들(1)과 함께 구조물을 실장(돌기 형태인 경우)하여 형성하는 것도 가능하다.
한편, 본 실시예에서는 차단부(60)가 제2 기판(20)에 형성된 소자 수용부(22)의 형상을 따라 형성되는 경우를 예로 들고 있으나, 이에 한정되는 것은 아니다.
차단부(60)는 소자 수용부(22)의 내부에 실장되는 전자 소자들(1)로 절연 물질이 유입되는 것을 차단하기 위해 구비되므로, 소자 수용부(22)의 형상이 아니더라도 전자 소자들(1)의 주변을 둘러싸는 링(ring) 형상의 고리 형태라면 다양한 형상으로 형성될 수 있다.
본 실시예에 따른 차단부(60)는 제1 기판(10)의 절연 보호층(19)에 형성된 홈으로 구현될 수 있다. 또한, 도 8에 도시된 바와 같이, 본 실시예에 따른 차단부(60)는 구석(또는 모서리) 부분이 다른 직선(또는 곡선) 부분보다 소자 수용부(22)에서 더 이격되도록 형성될 수 있다.
도 8은 도 4의 저면도로 전자 소자들이 생략된 제1, 제2 기판(10, 20)의 저면을 도시하고 있다.
이를 함께 참조하면, 본 실시예에 따른 차단부(60)는 구석 부분에서 제2 기판(20)의 소자 수용부(22)와 거리 D2가 더 이격되는 형태로 형성되며, 이를 위해 모서리가 곡선 즉 라운드 형태로 형성될 수 있다. 즉, 차단부(60)는 직선 구간에서는 소자 수용부(22)와 일정 거리(D1) 이격되도록 배치되며, 구석 부분에서는 D1보다 더 큰 거리(D2)로 이격되도록 구성된다.
D1과 D2가 동일하게 구성되는 경우, 접합층(50) 형성을 위해 제1, 제2 기판(10, 20) 사이에 액상의 절연 물질을 주입할 때, 상기한 구석 부분에 상대적으로 많은 양의 절연 물질이 집중되며, 이에 구석 부분을 통해 차단부(60) 내측으로 액상의 절연 물질이 넘치게 되는 문제가 있다.
따라서 이를 해소하기 위해, 본 실시예에 따른 차단부(60)는 구석 부분이 다른 부분 보다 소자 수용부(22)로부터 더 이격되도록 구성된다. 예를 들어 D2는 D1에 비해 5% 이상 더 크게 형성될 수 있다.
한편, 본 고안에 따른 차단부(60)는 전술한 도 8의 구성으로 한정되지 않는다.
도 9a 내지 도 12b는 본 고안의 다른 실시예에 따른 차단부를 개략적으로 도시한 도면으로, 도 8에 대응하는 저면도와 저면도의 V-V에 따른 단면도를 각각 도시하고 있다.
먼저 도 9a 및 도 9b를 참조하면, 본 실시예에 따른 차단부(60)는 홈 영역(61)과 댐(Dam) 영역(62)을 모두 포함할 수 있다.
여기서 홈 영역(61)은 도 4에 도시된 차단부(60)와 동일하게 구성될 수 있으며, 댐 영역(62)은 홈 영역(61)의 내곽을 따라 일정 거리 돌출되는 돌기의 형태로 형성될 수 있다.
댐 영역(62)은 실크 인쇄(또는 스크린 프린팅)를 통해 형성할 수 있으나, 이에 한정되는 것은 아니며, 접착 테이프를 부착하여 형성하거나, 돌기 형태의 전자 부품을 실장하는 등 다양한 방법이 이용될 수 있다. 또한 배선 패턴(또는 더미 패턴)을 활용하여 형성할 수도 있다.
이처럼 차단부(60)에 댐 영역(62)을 추가적으로 형성하는 경우, 차단 효과를 더 확보할 수 있다.
도 10a 및 도 10b 에 도시된 차단부(60)는, 도 4에 도시된 구성에서 제1 기판(10)과 제2 기판(20)이 대면하는 부분의 절연 보호층을 제거하고, 차단부(60)의 내부에 해당하는 부분에만 절연 보호층(19)을 형성하며 차단부(60)를 형성한다.
이 경우, 절연 보호층(19)은 댐의 역할을 하며 액상의 절연 물질의 흐름을 차단할 수 있다. 또한 전술한 실시예들과 비교하여, 제1 기판(10)과 제2 기판(20) 사이의 간극을 더 확보할 수 있다는 이점이 있다.
도 11a 및 도 11b 에 도시된 차단부(60)는, 도 10a 및 도 10b에 도시된 구성과 반대되는 개념으로, 제1 기판(10)과 제2 기판(20)이 대면하는 부분의 절연 보호층(19)은 유지하고, 차단부(60)의 내부에 해당하는 부분에만 절연 보호층(19)을 제거하며 차단부(60)를 형성한다.
또한 도 12a 및 도 12b 에 도시된 차단부(60)는 제1 기판(10)에서 일정 거리 돌출된 댐의 형태로 형성된다. 이 경우, 차단부(60)는 제1 기판(10) 상에 형성된 고리 형태의 돌기일 수 있다. 예를 들어 본 실시예에 따른 차단부(60)는 절연 보호층(19)을 이용한 돌기일 수 있으며 솔더 레지스트 실크 인쇄(또는 스크린 프린팅)를 통해 형성할 수 있다.
그러나 이에 한정되지 않으며, 제1 기판(10)의 절연 보호층 상에 접착 테이프를 부착하여 형성하거나, 돌기 형태의 부품을 접합하는 등 다양한 방법이 이용될 수 있다. 또한 배선 패턴(또는 더미 패턴)을 활용하여 형성하는 것도 가능하다.
또한 전술한 바와 같이 본 실시예에 따른 전자 소자 모듈(100)는 제1 기판(10)과 제2 기판(20)의 사이에 접합층(50)이 개재될 수 있다. 접합층(50)은 절연성 물질로 이루어지며, 제1 기판(10)과 제2 기판(20) 사이에 충진되어 제1 기판(10)과 제2 기판(20)을 전기적으로 연결하는 도전성 부재(예컨대 범프 등)를 보호한다. 또한, 제1 기판(10)과 제2 기판(20)을 상호 절연시킴과 동시에, 제1 기판(10)과 제2 기판(20) 상호간의 접착력을 향상시켜 신뢰성을 높이는 역할을 한다.
이러한 접합층(50)은 언더필(underfill) 수지가 이용될 수 있다. 즉, 접합층(50)의 재질로는 에폭시 수지 등이 이용될 수 있으나 본 고안이 이에 한정되는 것은 아니다.
접합층(50)은 액상의 절연 물질 즉 액상의 언더필(underfill) 수지를 제1 기판(10)과 제2 기판(20) 사이에 주입한 후, 경화시킴에 따라 형성될 수 있다. 이때, 액상의 절연 물질은 전술한 차단부(60)에 의해 차단부(60) 내측으로의 흐름이 차단될 수 있다.
또한 본 실시예에서는 접합층(50)이 제1 기판(10)과 제2 기판(20) 사이에만 개재되는 경우를 예로 들고 있으나, 본 고안은 이에 한정되지 않는다. 즉, 제1 기판(10)과 제1 기판(10)의 하면에 실장되는 전자 소자들(1) 사이의 틈에도 개재되도록 구성할 수도 있다. 이 경우, 제1 기판(10)의 하면에 전체적으로 접합층(50)이 형성될 수 있다.
이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈은 제1 기판의 양면에 전자 소자들이 실장된다. 또한 제1 기판의 하면에 배치되는 제2 기판에 의해 외부 접속 단자가 형성된다.
이에 따라, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들을 실장할 수 있으므로 집적도를 높일 수 있다. 또한 별도의 기판인 제2 기판을 이용하여 전자 소자들이 실장된 제1 기판의 외부 접속 단자를 형성되므로, 외부 접속 단자를 용이하게 형성할 수 있다.
또한 제2 기판으로 2층 기판을 이용하므로 제조 비용을 절감할 수 있으며, 고주파 신호 특성 측면에서도 신호 전달 경로를 줄일 수 있어 불필요한 기생 성분을 줄일 수 있다.
또한 본 실시예에 따른 차단부는 구석 부분이 다른 부분에 비해 소자 수용부로부터 더 이격되므로 제1, 제2 기판 사이에 액상의 절연 물질을 주입할 때, 구석 부분에 상대적으로 많은 양의 절연 물질이 집중되어 절연 물질이 차단부 내부로 넘치는 것을 방지할 수 있다.
이상에서 설명한 본 고안에 따른 전자 소자 모듈은 전술한 실시예들에 한정되지 않으며, 다양한 응용이 가능하다.
이상에서 본 고안의 실시예에 대하여 상세하게 설명하였지만 본 고안의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 고안의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100: 전자 소자 모듈
1: 전자 소자
10: 제1 기판 20: 제2 기판
13: 실장용 전극 14, 25: 비아
15: 회로 패턴
19, 26: 절연 보호층
22: 소자 수용부 24: 전극 패드
25: 도전성 비아
28: 외부 접속 단자
30: 몰드부
50: 접합층 60: 차단부

Claims (18)

  1. 제1 기판;
    상기 제1 기판의 양면에 실장되는 다수의 전자 소자;
    내부에 소자 수용부를 구비하고 상기 소자 수용부 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판의 사이에 개재되는 접합층;
    을 포함하며,
    상기 제1 기판의 하면에는 상기 제2 기판의 상기 소자 수용부 형상을 따라 상기 접합층의 유동을 차단하기 위한 차단부가 형성되고,
    상기 차단부는 상기 소자 수용부 내부에 대응하는 영역에 형성되되, 상기 소자 수용부를 형성하는 상기 제2 기판으로부터 일정 거리 이격되어 형성되며,
    상기 제2 기판과 상기 차단부가 이격되는 거리는 부분적으로 다르게 형성되는 전자 소자 모듈.
  2. 제1항에 있어서, 상기 차단부와 상기 제2 기판과 이격되는 거리는,
    상기 소자 수용부를 형성하는 상기 제2 기판의 구석 부분으로 갈수록 증가하는 전자 소자 모듈.
  3. 제1항에 있어서, 상기 차단부는,
    상기 소자 수용부를 형성하는 상기 제2 기판의 구석 부분에서 호(弧)형으로 형성되는 전자 소자 모듈.

  4. 제1항에 있어서, 상기 차단부는,
    홈 또는 돌기 형태로 형성되는 전자 소자 모듈.
  5. 제1항에 있어서,
    상기 제1 기판은 하면에 절연 보호층이 형성되며,
    상기 차단부는 상기 절연 보호층에 형성되는 전자 소자 모듈.
  6. 제1항에 있어서,
    상기 제1 기판은 하면 중 상기 소자 수용부의 내부에는 대응하는 부분에는 절연 보호층이 형성되며,
    상기 차단부는 상기 절연 보호층과 상기 제1 기판 사이의 단차에 의해 형성되는 전자 소자 모듈.
  7. 제1항에 있어서,
    상기 제1 기판의 하면 중 상기 소자 수용부의 외부에는 대응하는 부분에는 절연 보호층이 형성되며,
    상기 차단부는 상기 절연 보호층과 상기 제1 기판 사이의 단차에 의해 형성되는 전자 소자 모듈.
  8. 제1항에 있어서,
    상기 제1 기판의 상면에 실장된 상기 전자 소자들을 밀봉하는 몰드부를 더 포함하는 전자 소자 모듈.

  9. 제1 기판;
    상기 제1 기판의 양면에 실장되는 다수의 전자 소자;
    내부에 소자 수용부를 구비하고 상기 소자 수용부 내에 상기 제1 기판의 하면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하면에 접합되는 제2 기판;
    상기 제1 기판과 상기 제2 기판의 사이에 개재되는 접합층;
    을 포함하며,
    상기 제1 기판의 하면에는 상기 제2 기판의 상기 소자 수용부 형상을 따라 상기 접합층의 유동을 차단하기 위한 차단부가 형성되고,
    상기 차단부는 상기 소자 수용부 내에 형성되되, 상기 소자 수용부를 형성하는 상기 제2 기판의 구석 부분에서 호(弧)형으로 형성되는 전자 소자 모듈.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
KR2020140000496U 2014-01-03 2014-01-22 전자 소자 모듈 KR200478126Y1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140000907 2014-01-03
KR20140000907 2014-01-03

Publications (2)

Publication Number Publication Date
KR20150002753U KR20150002753U (ko) 2015-07-13
KR200478126Y1 true KR200478126Y1 (ko) 2015-08-31

Family

ID=53793000

Family Applications (2)

Application Number Title Priority Date Filing Date
KR2020140000496U KR200478126Y1 (ko) 2014-01-03 2014-01-22 전자 소자 모듈
KR1020140014737A KR101539885B1 (ko) 2014-01-03 2014-02-10 전자 소자 모듈

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020140014737A KR101539885B1 (ko) 2014-01-03 2014-02-10 전자 소자 모듈

Country Status (1)

Country Link
KR (2) KR200478126Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102149387B1 (ko) 2019-02-13 2020-08-28 삼성전기주식회사 전자 소자 모듈
KR102400533B1 (ko) 2020-08-12 2022-05-19 삼성전기주식회사 전자 소자 모듈 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204557A (ja) * 2011-03-25 2012-10-22 Teramikros Inc 半導体装置及びその製造方法並びに半導体装置の実装構造
KR101274460B1 (ko) * 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0823087A (ja) * 1994-07-07 1996-01-23 Fuji Electric Co Ltd 両面型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204557A (ja) * 2011-03-25 2012-10-22 Teramikros Inc 半導体装置及びその製造方法並びに半導体装置の実装構造
KR101274460B1 (ko) * 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
KR20150002753U (ko) 2015-07-13
KR20150081217A (ko) 2015-07-13
KR101539885B1 (ko) 2015-07-28

Similar Documents

Publication Publication Date Title
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
US9392695B2 (en) Electric component module
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
KR101477392B1 (ko) 전자 소자 모듈
KR20060126368A (ko) 전자 장치 및 그 제조 방법
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
KR20150025129A (ko) 전자 소자 모듈 및 그 제조 방법
KR101548799B1 (ko) 전자 소자 모듈 및 그 제조 방법
US20200286839A1 (en) Electronic device module and method of manufacturing the same
KR200478126Y1 (ko) 전자 소자 모듈
KR102117469B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR20180016451A (ko) 회로기판 연결 구조체
KR101741648B1 (ko) 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101525665B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR102207271B1 (ko) 반도체 패키지
KR20180110775A (ko) 전자 소자 모듈 및 그 제조 방법
JP2017130607A (ja) 部品実装基板、部品実装基板の製造方法
KR101681400B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20160059755A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5