KR101548799B1 - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR101548799B1
KR101548799B1 KR1020130072691A KR20130072691A KR101548799B1 KR 101548799 B1 KR101548799 B1 KR 101548799B1 KR 1020130072691 A KR1020130072691 A KR 1020130072691A KR 20130072691 A KR20130072691 A KR 20130072691A KR 101548799 B1 KR101548799 B1 KR 101548799B1
Authority
KR
South Korea
Prior art keywords
substrate
insulating
electronic device
mounting
insulating member
Prior art date
Application number
KR1020130072691A
Other languages
English (en)
Other versions
KR20150000347A (ko
Inventor
이일형
도재천
최승용
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130072691A priority Critical patent/KR101548799B1/ko
Priority to US14/047,552 priority patent/US9510461B2/en
Priority to CN201310513577.8A priority patent/CN104241256B/zh
Publication of KR20150000347A publication Critical patent/KR20150000347A/ko
Application granted granted Critical
Publication of KR101548799B1 publication Critical patent/KR101548799B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/042Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1316Moulded encapsulation of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다. 이를 위한 본 발명의 실시예에 따른 전자 소자 모듈은, 양면에 실장용 전극이 형성된 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 상기 제1 기판의 하부면에 접합되는 적어도 하나의 제2 기판; 및 상기 제1 기판과 상기 제2 기판 사이의 틈 중 적어도 어느 한 부분에 형성되며 상기 제1 기판과 상기 제2 기판을 상호 접합하는 절연부;를 포함할 수 있다.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRIC COMPONENT MODULE AND MANUFACTURING METHOD THREROF}
본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
한편, 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조도 개발되고 있는 추세이며, 이러한 예가 한국공개특허 제2013-0056570호 등에 개시되어 있다.
상기 문헌에 개시된 전자 소자 모듈은 제1 기판 양면에 전자 소자들이 실장되고, 제2 기판을 제1 기판에 실장하여 외부 접속 단자로 이용한다. 그리고 제1 기판과 제2 기판 사이에는 절연부를 형성하여 서로간의 결합력과 신뢰성을 확보한다.
이러한 종래의 전자 소자 모듈은 절연부를 형성하기 위해 액상의 절연 물질을 제1 기판과 제2 기판 사이에 주입해야 하는데, 이 과정에서 액상의 절연 물질이 과도하게 퍼지는 것을 방지하기 위해 절연 물질의 흐름을 차단해야 할 필요가 있다.
그러나 종래의 경우, 기판에 이를 차단하기 위한 별도의 구성을 부가하고 있어 기판의 제조가 복잡해 진다는 단점이 있다. 또한 전체적으로 제조 공정이 길어진다는 문제가 있다.
따라서, 절연부를 보다 용이하게 형성할 수 있는 양면 실장형의 전자 소자 모듈과 그 제조할 수 있는 제조 방법이 요구되고 있다.
한국공개특허 제2013-0056570호
본 발명의 목적은 기판의 양면에 전자 제품을 실장할 수 있는 양면 실장형 전자 소자 모듈을 제공하는 데에 있다.
또한 본 발명의 다른 목적은 양면 실장형 전자 소자 모듈을 용이하게 제조할 수 있는 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 양면에 실장용 전극이 형성된 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 상기 제1 기판의 하부면에 접합되는 적어도 하나의 제2 기판; 및 상기 제1 기판과 상기 제2 기판 사이의 틈 중 적어도 어느 한 부분에 형성되며 상기 제1 기판과 상기 제2 기판을 상호 접합하는 절연부;를 포함할 수 있다.
본 실시예에 있어서 상기 절연부는, 상기 틈의 외곽을 따라 형성될 수 있다.
본 실시예에 있어서 상기 절연부는, 절연 부재를 용융 및 경화시킴에 따라 형성될 수 있다.
본 실시예에 있어서 상기 절연 부재는, 핫멜트 테이프(hot-melt), 열융착 테이프, 및 열경화성 접착 테이프 중 어느 하나일 수 있다.
본 실시예에 있어서 상기 절연부는, 파선 형태로 다수개가 이격되어 배치될 수 있다.
본 실시예에 있어서 상기 절연부는, 상기 절연부를 연장하는 형태로 상기 제1 기판과 상기 제2 기판 사이의 틈에 형성되는 보조 절연부를 더 포함할 수 있다.
본 실시예에 있어서 상기 제2 기판은, 내부에 관통부가 형성되고, 상기 관통부 내부에 상기 전자 소자가 배치될 수 있다.
본 실시예에 있어서 상기 절연부는, 상기 관통부의 외곽을 따라 형성될 수 있다.
본 실시예에 있어서, 제1 기판과 상기 제2 기판 사이의 틈과 상기 관통부 내에 충진되는 보조 절연부를 더 포함할 수 있다.
본 실시예에 있어서, 상기 제2 기판의 내부에 관통부가 형성되고, 상기 관통부 내부에 상기 전자 소자가 배치되며, 상기 절연부는 상기 관통부 내에 충진될 수 있다.
삭제
삭제
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 양면에 실장용 전극이 형성된 제1 기판을 준비하는 단계; 상기 제1 기판의 상면에 적어도 하나의 전자 소자를 실장하는 단계; 상기 제1 기판의 하부면에 솔더 페이스트와 절연 부재를 배치하는 단계; 상기 솔더 페이스트 상에 적어도 하나의 전자 소자와 적어도 하나의 제2 기판을 안착하는 단계; 및 상기 절연 부재를 용융 및 경화시켜 상기 제1 기판과 상기 제2 기판 사이의 틈에 절연부를 형성하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 절연 부재를 배치하는 단계는, 상기 실장용 전극에 상기 솔더 페이스트를 인쇄하고, 상기 제1 기판의 외곽을 따라 테이프 형태의 상기 절연 부재를 부착하는 단계일 수 있다.
본 실시예에 있어서 상기 제2 기판을 안착하는 단계는, 상기 제2 기판의 일면이 상기 절연 부재에 접촉하도록 안착하는 단계일 수 있다.
본 실시예에 있어서 상기 절연부를 형성하는 단계 이후, 상기 틈에 액상의 절연 물질을 주입하여 보조 절연부를 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 절연부를 형성하는 단계 이후, 상기 제2 기판 내부에 형성된 관통부에 절연 물질을 충진하여 보조 절연부를 형성하는 단계를 더 포함할 수 있다.
또한 본 발명의 다른 실시예에 따른 전자 소자 모듈 제조 방법은, 다수의 개별 소자 실장 영역들이 구획된 제1 기판을 준비하는 단계; 상기 제1 기판의 상면에 적어도 하나의 전자 소자를 실장하는 단계; 상기 제1 기판의 하부면에 솔더 페이스트와 절연 부재를 배치하는 단계; 상기 솔더 페이스트 상에 적어도 하나의 전자 소자와 제2 기판을 안착하여 실장하는 단계; 및 상기 제1 기판과 상기 제2 기판 사이에 액상의 절연 물질을 주입하여 절연부를 형성하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 절연 부재는, 상기 개별 소자 실장 영역 외측의 더미 영역에 배치될 수 있다.
본 실시예에 있어서 상기 절연부를 형성하는 단계는, 상기 제2 기판 내부에 형성된 관통부 내에 상기 절연 물질을 충진하는 단계를 더 포함할 수 있다.
본 발명에 따른 전자 소자 모듈은 제1 기판의 양면에 전자 소자들이 실장된다. 그리고 제1 기판의 하부면에 배치되는 제2 기판에 의해 외부 접속 단자가 형성된다. 따라서, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들을 실장할 수 있으므로 집적도를 높일 수 있다.
또한 본 발명에 따른 전자 소자 모듈은 절연 부재를 이용하여 절연부를 형성한다. 따라서 종래와 같이 액상의 절연 물질을 이용할 필요가 없으므로 절연 물질의 흐름을 차단하는 차단부 등도 생략할 수 있다. 따라서 제조가 매우 용이하다는 이점이 있다.
또한 본 발명에 따른 전자 소자 모듈은 제조 방법은 제1 기판과 제2 기판을 접합하는 공정에서 절연부를 함께 형성한다. 따라서, 절연부를 형성하는 별도의 공정이 필요 없으므로 제조에 소요되는 시간도 최소화할 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도.
도 4a 내지 도 4g는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도.
도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 6은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 7은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 분해사시도.
도 8은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 9는 도 8에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이다. 또한 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이고, 도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)는 전자 소자(1), 제1 기판(10), 제2 기판(20), 및 몰드부(30)를 포함하여 구성될 수 있다.
전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 제1 기판(10)의 상면과 하부면에 모두 실장될 수 있다.
제1 기판(10)은 양면에 각각 적어도 하나의 전자 소자(1)가 실장된다. 제1 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한 제1 기판(10)의 양면에는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나 도시하지는 않았지만 실장용 전극들(13) 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 제1 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다.
또한, 본 실시예에 따른 제1 기판(10)은 양면에 형성되는 실장용 전극(13)과 제1 기판(10)의 내부에 형성되는 회로 패턴(15)들을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
더하여 본 실시예에 따른 제1 기판(10)은 제1 기판(10)의 내부에 전자 소자들(1)을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
또한 본 실시예에 따른 제1 기판(10)은 하부면에 외부 접속용 패드(16)가 형성될 수 있다. 외부 접속용 패드(16)는 후술되는 제2 기판(20)과 전기적으로 연결되기 위해 구비되며, 제2 기판(20)을 통해 외부 접속 단자(28)와 연결된다.
따라서, 외부 접속용 패드(16)는 제1 기판(10)의 하부면 중, 제2 기판(20)이 제1 기판(10)에 결합될 때 제2 기판(20)의 상면과 대면하는 위치에 형성될 수 있으며, 필요에 따라 다수개가 다양한 형태로 배치될 수 있다.
한편, 본 실시예에 따른 제1 기판(10)은 다수의 개별 모듈을 동시에 제조하기 위해 동일한 실장 영역이 다수개 반복적으로 배치된 기판일 수 있으며, 구체적으로 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다. 이 경우, 다수의 개별 모듈 실장 영역별로 전자 소자 모듈이 제조될 수 있다.
제2 기판(20)은 적어도 하나가 제1 기판(10)의 하부에 결합되며, 솔더 접합부(80)를 통해 제1 기판(10)과 전기적으로 연결된다.
제2 기판(20)은 제1 기판(10)과 마찬가지로, 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다.
또한 제2 기판(20)은 비아가 형성된 다수의 절연층을 마련한 후, 비아들이 전기적으로 연결되도록 절연층들을 적층하는 방식으로 형성될 수 있으며, 다수의 절연층을 먼저 적층한 후 절연층 전체를 관통하는 관통 홀을 만든 후 관통 홀 내에 비아를 형성하는 방식으로 형성하는 것도 가능하다. 또한 하나의 수지층(예컨대 에폭시 등)을 마련하고, 다수의 금속 기둥(예컨대 Cu post)이 수지층을 관통하며 수지층에 박히는 형태로 형성하는 등 다양한 형태로 형성될 수 있다.
제2 기판(20)의 양면에는 전극 패드(24)가 형성될 수 있다. 제2 기판(20)의 상면에 형성되는 전극 패드(24)는 제1 기판(10)의 외부 접속용 패드(16)와 전기적으로 연결되기 위해 구비된다. 또한, 하부면에 형성되는 전극 패드(24)는 외부 접속 단자(28)가 체결되기 위해 구비된다. 한편, 도시하지는 않았지만 제2 기판(20)의 양면에는 전극 패드(24)들을 서로 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
본 실시예에 따른 제2 기판(20)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(도시되지 않음)이 형성될 수 있다.
또한 제2 기판(20)은 양면에 형성되는 전극 패드들(24)과, 제2 기판(20)의 내부에 형성되는 회로 패턴들을 전기적으로 연결하는 도전성 비아(25)를 포함할 수 있다.
또한, 본 실시예에 따른 제2 기판(20)은 관통부(22)의 내부에 수용되는 전자 소자들(1)을 안정적으로 보호하기 위해, 제1 기판(10)의 하부면에 실장되는 전자 소자들(1)의 실장 높이보다 두꺼운 두께로 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제2 기판(20)의 하부면이 제1 기판(10)의 하부면에 실장되는 전자 소자(1)의 일면과 동일한 평면상에 배치되도록 형성될 수도 있다.
제2 기판(20)의 하부면에는 외부 접속 단자(28)가 형성된다. 외부 접속 단자(28)는 전자 소자 모듈(100)과, 전자 소자 모듈(100)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다.
외부 접속 단자(28)는 제2 기판(20)의 하부면에 형성되는 전극 패드(24)에 형성될 수 있다. 외부 접속 단자(28)는 범프 형태로 형성될 수 있으나, 이에 한정되지 않으며 솔더 볼 등 다양한 형태로 형성될 수 있다.
또한 외부 접속 단자(28)는 비아(25) 등을 통해 상면에 형성된 전극 패드(24)들과 전기적으로 연결된다. 따라서, 제2 기판(20)이 제1 기판(10)과 결합되는 경우, 제1 기판(10)은 제2 기판(20)을 통해 외부 접속 단자(28)와 전기적으로 연결될 수 있다.
한편, 전술한 바와 같이, 본 실시예에 따른 제1 기판(1)이 다수의 개별 모듈 실장 영역을 갖는 경우, 제2 기판(20)은 제1 기판(10)에 형성된 각 개별 모듈 실장 영역에 개별적으로 부착되는 다수의 기판들로 구성될 수 있다. 즉, 제2 기판(20)은 동일한 형상인 다수 개의 기판들이 마련되어 제1 기판(10)의 모든 개별 모듈 실장 영역에 반복적으로 배치될 수 있다. 이때, 인접하게 배치되는 제2 기판들(20)은 서로 일정 간격 이격되도록 제1 기판(10)에 안착될 수 있다.
또한 이와 같이 하나의 제1 기판(10)과 다수의 제2 기판(20)으로 구성되는 경우, 각각의 전자 소자 모듈(100)은 제조 과정에서 개별 모듈 실장 영역에 따라 제1 기판(10)을 절단함에 따라 개별화될 수 있다.
몰드부(30)는 제1 기판(10)의 상면에 형성되며, 제1 기판(10)의 상면에 실장된 전자 소자들(1)을 밀봉한다.
몰드부(30)는 제1 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지한다. 또한 몰드부(30)는 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
이러한 몰드부(30)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재료로 형성될 수 있다. 또한, 본 실시예에 따른 몰드부(30)는 상면에 전자 소자들(1)이 실장된 제1 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 그러나 이에 한정되는 것은 않는다.
또한 본 실시예에 따른 전자 소자 모듈(100)는 제1 기판(10)과 제2 기판(20)의 사이에 절연부(50)가 개재될 수 있다. 절연부(50)는 절연성 물질로 이루어지며, 제1 기판(10)과 제2 기판(20) 사이의 틈에 부분적으로 형성되어 제1 기판(10)과 제2 기판(20)을 상호 접합한다.
본 실시예에서는 절연부(50)가 제1 기판(10)과 제2 기판(20)을 전기적으로 연결하는 도전성 부재(80, 예컨대 범프, 솔더 접합부 등)와 접촉하지 않는 형태로 배치된다. 이는 후술되는 본 발명의 전자 소자 모듈 제조 방법에 따라 형성되는 구성으로, 이에 대해서는 제조 방법에 대한 설명에서 보다 상세히 살펴보기로 한다.
절연부(50)는 제1 기판(10)과 제2 기판(20)을 상호 절연시킴과 동시에, 제1 기판(10)과 제2 기판(20) 상호 간의 접착력을 향상시켜 접합 신뢰성을 높이는 역할을 한다.
이러한 절연부(50)는 본 실시예에 따른 절연 부재를 통해 형성될 수 있다. 여기서 절연 부재로는 핫멜트 테이프(hot-melt), 열융착 테이프, 및 열경화성 접착 테이프 등이 이용될 수 있으며, 이 외에도 액상의 접착제 등이 이용될 수 있다.
따라서 절연부(50)는 열경화성 수지로 형성될 수 있으며, 예를 들어 에폭시 수지일 수 있다. 즉, 본 실시예에 따른 절연부(50)는 에폭시 재질의 접착 테이프를 통해 형성될 수 있다.
또한 절연부(50)는 상기한 도전성 부재(80)가 없는 공간에 부분적으로 하나 또는 다수개가 배치될 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
한편 도 3에서는 절연부(50)가 제1 기판(10)과 제2 기판(20) 사이의 틈에서 외곽을 따라 배치되는 경우를 예로 들고 있으나, 본 발명의 구성이 이에 한정되는 것은 아니며, 제1 기판(10)과 제2 기판(20) 사이의 틈 내에서라면 다양한 위치에서 다양한 형상으로 형성될 수 있다.
이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈(100)은 제1 기판(10)의 양면에 전자 소자들(1)이 실장된다. 또한 제1 기판(10)의 하부면에 배치되는 제2 기판(20)에 의해 외부 접속 단자(28)가 형성된다.
이에 따라, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들(1)을 실장할 수 있으므로 소자의 집적도를 높일 수 있다. 또한 별도의 기판인 제2 기판(20)을 이용하여 전자 소자들(1)이 실장된 제1 기판(10)의 외부 접속 단자(28)를 형성되므로, 양면 몰딩을 하더라도 외부 접속 단자(28)를 용이하게 형성할 수 있다.
다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기로 한다.
도 4a 내지 도 4g는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
먼저 도 4a에 도시된 바와 같이 제1 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 제1 기판(10)은 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다. 또한 하면에는 외부 접속용 패드(16)가 형성될 수 있다.
특히, 본 단계에서 준비되는 제1 기판(10)은 동일한 실장 영역(A)이 다수개 반복적으로 배치된 기판으로, 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다.
이러한 제1 기판(10)은 다수의 개별 모듈을 동시에 제조하기 형성하기 위한 것으로, 제1 기판(11) 상에는 다수의 개별 모듈 실장 영역(A)이 구분되어 있으며, 이러한 다수의 개별 모듈 실장 영역(A)별로 전자 소자 모듈이 제조될 수 있다.
이어서, 도 4b에 도시된 바와 같이 제1 기판(10)의 일면 즉 상면에 전자 소자들(1)을 실장하는 단계가 수행된다. 본 단계는 제1 기판(10)의 일면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다.
이때, 각각의 개별 모듈 실장 영역(A)에는 동일한 전자 소자들(1)이 동일한 배치를 따라 실장될 수 있다.
이어서 도 4c에 도시된 바와 같이 전자 소자들(1)을 밀봉하며 제1 기판(10)의 일면 상에 몰드부(30)를 형성하는 단계가 수행된다. 본 단계는 전술한 바와 같이 금형 내에 전자 소자(1)가 실장된 제1 기판(10)을 배치한 후, 금형 내부에 성형수지를 주입하여 형성할 수 있다. 몰드부(30)가 형성됨에 따라, 제1 기판(10)의 일면 즉 상면에 실장된 전자 소자들(1)은 몰드부(30)에 의해 외부로부터 보호될 수 있다.
한편, 본 실시예에 따른 몰드부(30)는 제1 기판(10) 상에서 여러 개별 모듈 실장 영역(A)들을 모두 덮는 일체형으로 형성된다. 그러나 이에 한정되는 것은 아니며, 필요에 따라 몰드부(30)를 개별 모듈 실장 영역(A)별로 각각 분리하여 서로 독립적으로 형성하는 것도 가능하다.
이어서, 도 4d에 도시된 바와 같이 몰드부(30)가 형성된 제1 기판(10)의 타면 즉 하면 상에 솔더 페이스트(P)를 인쇄하는 단계가 수행된다. 이때, 솔더 페이스트(P)는 실장용 전극(13)뿐만 아니라, 외부 접속용 패드(16) 상에도 모두 인쇄된다.
다음으로, 도 4e에 도시된 바와 같이, 솔더 페이스트(P)가 인쇄된 제1 기판(10)의 일면 즉 하면에 절연 부재(5)를 부착하는 단계가 수행된다. 절연 부재(5)는 절연부(50)를 형성하기 위해 구비된다.
절연 부재(5)는 가열을 통해 용융된 후, 경화되어 본 실시예에 따른 절연부(50)를 형성할 수 있다. 따라서, 절연 부재(5)는 열경화성 접착 테이프일 수 있으며, 구체적으로 에폭시(epoxy) 접착 테이프일 수 있다. 그러나 이에 한정되지 않으며 전술한 바와 같이 핫멜트 테이프(hot-melt), 열융착 테이프 등이 이용될 수 있으며, 이 외에도 액상의 접착제 등을 이용하는 것도 가능하다.
이러한 절연 부재(5)는 전체가 개별 모듈 실장 영역(A)에 포함되도록 접착될 수 있으며, 도 4e과 같이 일부가 부분적으로 개별 모듈 실장 영역(A)에 포함되도록 제1 기판(10)에 접착될 수 있다. 또한, 절연 부재(5)는 개별 모듈 실장 영역(A)의 경계를 따라 배치될 수 있다. 따라서 절연 부재(5)는 개별 모듈 실장 영역(A)의 형상을 따라 격자 형태로 제1 기판(10)에 접착될 수 있다.
한편, 본 실시예에서는 솔더 페이스트(P)를 먼저 인쇄한 후 절연 부재(5)를 부착하는 경우를 예로 들었으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 즉, 절연 부재(5)를 먼저 부착한 후, 솔더 페이스트(P)를 인쇄하는 등 필요에 따라 다양한 응용이 가능하다.
다음으로 도 4f에 도시된 바와 같이, 솔더 페이스트(P)가 인쇄되어 있는 제1 기판(10)의 타면에 전자 소자들(1)과 제2 기판(20)을 실장하는 단계가 수행된다.
본 단계는 먼저 실장용 전극(13) 상에 전자 소자들(1)을, 그리고 외부 접속용 패드(16) 상에 제2 기판(20)을 안착시키는 과정이 수행된다. 이러한 과정은 전자 소자들(1)을 먼저 안착시킨 후, 제2 기판(20)을 안착시키는 순서로 진행될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 제2 기판(20)을 먼저 안착시키거나, 제2 기판(20)과 전자 소자들(1)을 동시에 안착시키는 등 다양한 방식으로 수행될 수 있다.
한편, 본 실시예에 따른 제2 기판(20)은 제1 기판(10)과 같이 다수의 개별 모듈 실장 영역(A)을 갖는 하나의 기판으로 형성되지 않고, 각 개별 모듈 실장 실장 영역(A)에 개별적으로 부착되는 다수의 기판들로 구성될 수 있다.
즉, 제2 기판(20)은 동일한 형상인 다수 개의 기판들이 마련되어 제1 기판(10)의 모든 개별 모듈 실장 실장 영역(A)에 반복적으로 배치될 수 있다. 이때, 인접하게 배치되는 제2 기판들(20)은 서로 일정 간격(S) 이격되도록 제1 기판(10)에 안착될 수 있다.
또한 본 단계에서 제2 기판(20)은 제1 기판(10)에 부착된 절연 부재(5)와 접촉하는 형태로 제1 기판(10)에 안착된다. 즉, 각각의 제1 기판(20)들은 제1 기판(10)와 대면하는 면의 외곽 부분이 절연 부재(5)와 면접촉하게 된다.
이처럼 전자 소자(1)와 제2 기판(20)이 제1 기판(10)의 타면에 안착되면, 이어서 열을 가하여 솔더 페이스트(도 4d의 P)를 경화시키는 과정이 수행된다. 이 과정을 통해 솔더 페이스트(P)는 용융 및 경화되어 도 4f에 도시된 바와 같이 솔더 접합부(80)로 형성되고, 솔더 접합부(80)에 의해 제1 기판(10)의 하면에 안착된 전자 소자들(1)과 다수의 제2 기판(20)은 제1 기판(10)에 견고하게 고정 접합되어 제1 기판(10)과 전기적, 물리적으로 연결된다.
또한, 본 단계에서 가열된 열에 의해 절연 부재(5)도 솔더 페이스트(P)와 함께 용융 및 경화될 수 있으며, 이에 용융된 절연 부재(5)는 제1 기판(10)과 제1 기판(20) 사이의 틈으로 일부 스며들며 절연부(50)를 형성하게 된다.
마지막으로, 도 4g에 도시된 바와 같이, 몰드부(30)가 형성된 제1 기판(10)을 절단하여 개별 전자 소자 모듈(100)을 형성하는 단계가 수행된다.
이 단계는 블레이드(70)를 이용하여 개별 모듈 실장 실장 영역(도 4f의 A)의 경계를 따라 몰드부(30)가 형성된 제1 기판(10)을 절단함에 따라 이루어질 수 있다.
본 실시예에 따른 전자 소자 모듈 제조 방법은, 블레이드(70)로 제2 기판들(20)의 이격 공간(도 4f의 S)을 따라 절단하므로, 제2 기판(20)은 블레이드(70)에 의해 절단되지 않는다.
따라서 제1 기판(10)과 제2 기판(20)을 모두 절단해야 하는 경우에 비해, 절단이 공정이 용이하며, 절단에 소요되는 시간도 최소화 할 수 있다는 이점이 있다.
이상과 같은 단계들을 통해 제조되는 본 실시예에 따른 전자 소자 모듈은 제2 기판과 전자 소자들(특히 제1 기판의 하부면에 실장되는 전자 소자들)을 함께 실장한다. 즉, 제1 기판의 하부면 상에 전자 소자들과 제2 기판을 함께 배치하여 동시에 고정 접합시킨다.
따라서 전자 소자들과 제2 기판을 각각 따로 제1 기판에 접합하는 방식에 비해, 제조 과정을 줄일 수 있으며 이에 제조가 매우 용이하다는 이점이 있다.
또한 본 실시예에 따른 전자 소자 모듈은 고체 테이프 형태의 절연 부재를 이용하여 절연부를 형성한다. 따라서 종래와 같이 액상의 절연 물질을 이용할 필요가 없으므로 절연 물질의 흐름을 차단하는 차단부 등도 생략할 수 있다. 따라서 제조가 매우 용이하다는 이점이 있다.
또한 본 실시예에 따른 전자 소자 모듈은 제조 방법은 제1 기판과 제2 기판을 접합하는 공정에서 절연부를 함께 형성한다. 따라서, 절연부를 형성하는 별도의 공정이 필요 없으므로 제조에 소요되는 시간도 최소화할 수 있다.
한편, 본 발명에 따른 전자 소자 모듈과 그 제조 방법은 전술한 실시예에 한정되지 않으며 다양한 변형이 가능하다.
도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 5를 참조하면, 본 실시예에 따른 전자 소자 모듈(200)은 절연부(50)가 제1 기판(10)과 제1 기판(20)의 외측 가장자리가 아닌, 내측에 형성된다. 보다 구체적으로 본 실시예에 따른 절연부(50)는 제1 기판(20)에 형성된 관통부(22)의 외형을 따라 관통부(22)의 입구 주변에 형성된다.
이처럼 절연부(50)가 관통부(22)의 입구에 형성되는 경우, 절연부(50)는 제1 기판(10)과 제1 기판(20) 사이의 틈과, 관통부(22)의 내부 공간을 분리하는 역할을 한다.
또한, 본 실시예에 따른 전자 소자 모듈(200)은 보조 절연부(55)를 포함할 수 있다.
보조 절연부(55)는 절연부(50)를 연장하는 형태로 제1 기판(10)과 제1 기판(20) 사이의 틈에 배치될 수 있으며, 절연부(50)가 형성된 이후, 액상의 절연 물질을 상기한 틈에 주입하고 경화시킴에 따라 형성될 수 있다.
이 경우, 절연 물질은 먼저 형성된 절연부(50)에 의해 유동이 차단되므로, 절연 물질은 틈 내에만 충진되고 전자 소자들(1)이 실장되어 있는 관통부(22)의 내부 영역으로는 유입되지 않는다.
도 6은 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 6을 참조하면, 본 실시예에 따른 전자 소자 모듈(300)은 관통부의 내부에도 몰드부(35)가 형성된다. 즉, 본 실시예에 따른 몰드부(30)는 제1 기판(10)의 상면에 형성되는 제1 몰드부(31)와, 제1 기판(10)의 상면 즉, 제2 기판(20)의 관통부(22) 내에 형성되는 제2 몰드부(35)로 구분될 수 있다.
제1 몰드부(31)는 제1 기판(10)의 일면 전체를 덮는 형태로 형성될 수 있다. 또한 도시되어 있지 않지만, 제1 몰드부(31)의 내부에 매립되는 전자 소자들(1) 중 적어도 하나는 일부가 제1 몰드부(31)의 외부로 노출될 수 있다.
제2 몰드부(35)는 제2 기판(20)의 관통부(22) 내부에 형성될 수 있다. 그러나이에 한정되는 것은 아니며, 제2 기판(20)의 형상에 따라 제2 기판(20)의 외부에 형성될 수도 있다.
본 실시예에 따른 제2 몰드부(35)는 관통부(22)의 내부 전체를 채우는 형태로 배치된다. 또한 제2 몰드부(35)는 전자 소자(1)의 일부가 외부로 노출되는 형태로 형성될 수 있다. 그러나 이에 한정되는 것은 아니며, 모든 전자 소자들(1)이 내부에 매립되는 형태로 구성되는 것도 가능하다.
이러한 제2 몰드부(35)는 도 4f에 도시된 절연부(50)를 형성하는 단계 이후, 관통부(22) 내부에 액상의 절연 물질을 주입하여 채우고 이를 경화시킴에 따라 형성될 수 있다. 이 경우, 액상의 절연 물질은 관통부(22) 내부뿐만 아니라, 1 기판(10)과 제2 기판(20) 사이의 틈에도 충진될 수 있다. 따라서 이러한 경우, 제2 몰드부(35)는 도 5의 보조 절연부(55)가 확장된 형태로 이해될 수 있다.
이를 위해, 본 실시예에 따른 절연부(50)는 제1 기판(10)과 제1 기판(20)의 외측 가장자리를 따라 그 사이의 틈을 견고하게 막도록 배치된다. 따라서 액상의 절연 물질이 관통부(22) 내에 채워지더라도 상기한 틈을 통해 절연 물질이 외부로 누출되는 것을 방지할 수 있다.
한편, 제2 몰드부(35)는 상기한 절연 물질을 주입하는 방식으로 한정되지 않으며, 필요에 따라 다양한 방법이 이용될 수 있다. 예를 들어 제1 몰드부(31)와 마찬가지로 성형수지를 주입하는 몰딩 방식으로 형성하는 것도 가능하다. 이 경우, 먼저 절연부(50)를 형성한 후, 절연부(50)가 형성된 제1, 제1 기판(20)을 금형 내에 배치하고 성형수지를 주입하여 제2 몰드부를 형성할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈 제조 방법을 설명하기 위한 도면이다.
도 7은 도 4e의 B 방향에 따른 평면도로, 이를 참조하면 본 실시예에 따른 전자 소자 모듈 제조 방법은 절연 부재(5)가 연속적인 격자 형태로 부착되지 않고 분리된 다수개로 형성되어 불연속적으로 배치된다. 여기서, 각각의 절연 부재들(5) 은 일정 간격 이격되는 파선 형태로 배치될 수 있다.
절연 부재(5)가 이처럼 파선 형태로 분리되더라도, 절연 부재(5)들은 용융되면서 확산되어 서로 연결되므로, 최종적으로는 일체로 형성된 절연부(50)를 형성할 수 있다.
따라서 용융된 절연 부재(5)가 모두 경화되면, 도 3에 도시된 바와 같이 절연부(50)는 견고하게 일체로 형성될 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이고, 도 9는 도 8에 도시된 전자 소자 모듈의 제조 방법을 설명하기 위한 도면이다. 여기서 도 9는 도 7에 대응하는 제1 기판의 평면을 도시하고 있다.
먼저 도 8을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)은 도 6에 도시된 실시예의 절연부(50)가 생략된다. 즉, 도 6의 제2 몰드부(35)가 본 실시예에서는 유일한 절연부로 형성된다.
이는 전술한 실시예들의 절연 부재(5)를 절연부가 아닌, 댐의 역할로 이용함에 따라 도출된 구성이다. 도 9를 참조하면, 본 실시예에 따른 전자 소자 모듈 제조 방법은 제1 기판(10)에 절연 부재(5)를 부착하는 단계에서 개별 모듈(100) 실장 영역의 경계 외측에 절연 부재(5)를 배치한다. 따라서, 절연 부재(5)는 제1 기판(10)의 개별 모듈 실장 영역들(A) 사이에 배치되는 더미 영역(C)에 부착될 수 있다.
이로 인해, 제2 기판(20)이 제1 기판(10)에 실장되는 경우, 절연 부재(5)는 제1 기판(20)의 외측에 배치되어 제1 기판(10)과 제1 기판(20) 사이의 틈을 봉합하는 댐의 기능을 수행한다. 따라서 액상의 절연 물질을 관통부(22)나 틈에 주입하더라도 절연 물질이 외부로 유출되는 것을 차단할 수 있다.
이후, 전자 소자 모듈(100)을 개별화하기 위해 제1 기판(10)을 절단하게 되면, 절연 부재(5)는 제1 기판의 더미 영역(C)과 함께 모두 절단되어 제거되며, 도 8에 도시된 바와 같이 액상의 절연 물질이 경화되어 형성된 제2 몰드부(35)만이 남게 된다.
이처럼 본 발명에 따른 절연 부재(5)는 절연부(도 6의 50)로 직접 이용될 수 있으며 제2 몰드부(35)나 절연부(50)를 형성하기 위한 수단으로도 용이하게 이용될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
예를 들어, 전술한 실시예들에서는 절연부를 틈의 외측이나 내측에 각각 하나만을 형성하는 경우를 예로 들었으나, 본 발명이 이에 한정되는 것은 아니다. 즉 틈의 내측와 외측에 모두 절연부를 형성하는 것도 가능하다.
또한 전술한 실시예들에서는 제1 기판과 제2 기판 사이 틈의 외곽이나 내곽 전체에 절연부가 형성되는 경우를 예로 들었으나, 상기한 틈 내에서 부분적으로 군데 군데 절연 부재를 부착하여 절연부를 형성하는 등 필요에 따라 다양한 응용이 가능하다.
100, 200, 300, 400: 전자 소자 모듈
1: 전자 소자
10: 제1 기판 20: 제2 기판
13: 실장용 전극
24: 전극 패드
28: 외부 접속 단자
29: 도전층
30: 몰드부
31: 제1 몰드부 35: 제2 몰드부
50: 절연부
55: 보조 절연부

Claims (20)

  1. 양면에 실장용 전극이 형성된 제1 기판;
    상기 제1 기판의 양면에 실장되는 다수의 전자 소자;
    솔더 접합부를 매개로 상기 제1 기판의 하부면에 접합되는 적어도 하나의 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이의 틈 중 적어도 어느 한 부분에 형성되며 상기 솔더 접합부와 접촉하지 않도록 상기 솔더 접합부로부터 이격 배치되어 상기 제1 기판과 상기 제2 기판을 상호 접합하는 절연부;
    를 포함하는 전자 소자 모듈.
  2. 제1항에 있어서, 상기 절연부는,
    상기 틈의 외곽을 따라 형성되는 전자 소자 모듈.
  3. 제1항에 있어서, 상기 절연부는,
    절연 부재를 용융 및 경화시킴에 따라 형성되는 전자 소자 모듈.
  4. 제3항에 있어서, 상기 절연 부재는,
    핫멜트 테이프(hot-melt), 열융착 테이프, 및 열경화성 접착 테이프 중 어느 하나인 전자 소자 모듈.
  5. 제1항에 있어서, 상기 절연부는,
    파선 형태로 다수개가 이격되어 배치되는 전자 소자 모듈.
  6. 제2항에 있어서, 상기 절연부는,
    상기 절연부를 연장하는 형태로 상기 제1 기판과 상기 제2 기판 사이의 틈에 형성되는 보조 절연부를 더 포함하는 전자 소자 모듈.
  7. 제1항에 있어서, 상기 제2 기판은,
    내부에 관통부가 형성되고, 상기 관통부 내부에 상기 전자 소자가 배치되는 전자 소자 모듈.
  8. 제7항에 있어서, 상기 절연부는,
    상기 관통부의 외곽을 따라 형성되는 전자 소자 모듈.
  9. 제8항에 있어서,
    제1 기판과 상기 제2 기판 사이의 틈과 상기 관통부 내에 충진되는 보조 절연부를 더 포함하는 전자 소자 모듈.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 양면에 실장용 전극이 형성된 제1 기판을 준비하는 단계;
    상기 제1 기판의 상면에 적어도 하나의 전자 소자를 실장하는 단계;
    상기 제1 기판의 하부면에 솔더 페이스트와 절연 부재를 배치하되, 상기 절연 부재가 상기 솔더 페이스트와 접촉하지 않도록 상기 솔더 페이스트로부터 이격 배치하는 단계;
    상기 솔더 페이스트 상에 적어도 하나의 전자 소자와 적어도 하나의 제2 기판을 안착하는 단계; 및
    상기 절연 부재를 용융 및 경화시켜 상기 제1 기판과 상기 제2 기판 사이의 틈에 절연부를 형성하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  14. 제13항에 있어서, 상기 절연 부재를 배치하는 단계는,
    상기 실장용 전극에 상기 솔더 페이스트를 인쇄하고, 상기 제1 기판의 외곽을 따라 테이프 형태의 상기 절연 부재를 부착하는 단계인 전자 소자 모듈 제조 방법.
  15. 제13항에 있어서, 상기 제2 기판을 안착하는 단계는,
    상기 제2 기판의 일면이 상기 절연 부재에 접촉하도록 안착하는 단계를 포함하는 전자 소자 모듈 제조 방법.
  16. 제13항에 있어서, 상기 절연부를 형성하는 단계 이후,
    상기 틈에 액상의 절연 물질을 주입하여 보조 절연부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  17. 제13항에 있어서, 상기 절연부를 형성하는 단계 이후,
    상기 제2 기판 내부에 형성된 관통부에 절연 물질을 충진하여 보조 절연부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  18. 다수의 개별 소자 실장 영역들이 구획된 제1 기판을 준비하는 단계;
    상기 제1 기판의 상면에 적어도 하나의 전자 소자를 실장하는 단계;
    상기 제1 기판의 하부면에 솔더 페이스트와 절연 부재를 배치하되, 상기 절연 부재를 상기 개별 소자 실장 영역들 사이에 형성되는 더미 영역에 배치하는 단계;
    상기 솔더 페이스트 상에 적어도 하나의 전자 소자와 제2 기판을 안착하여 실장하는 단계;
    상기 제1 기판과 상기 제2 기판 사이에 액상의 절연 물질을 주입하여 절연부를 형성하는 단계; 및
    상기 더미 영역을 제거하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  19. 삭제
  20. 제18항에 있어서, 상기 절연부를 형성하는 단계는,
    상기 제2 기판 내부에 형성된 관통부 내에 상기 절연 물질을 충진하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
KR1020130072691A 2013-06-24 2013-06-24 전자 소자 모듈 및 그 제조 방법 KR101548799B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130072691A KR101548799B1 (ko) 2013-06-24 2013-06-24 전자 소자 모듈 및 그 제조 방법
US14/047,552 US9510461B2 (en) 2013-06-24 2013-10-07 Electric component module and method of manufacturing the same
CN201310513577.8A CN104241256B (zh) 2013-06-24 2013-10-25 电子组件模块和制造该电子组件模块的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130072691A KR101548799B1 (ko) 2013-06-24 2013-06-24 전자 소자 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20150000347A KR20150000347A (ko) 2015-01-02
KR101548799B1 true KR101548799B1 (ko) 2015-08-31

Family

ID=52110775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130072691A KR101548799B1 (ko) 2013-06-24 2013-06-24 전자 소자 모듈 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9510461B2 (ko)
KR (1) KR101548799B1 (ko)
CN (1) CN104241256B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107749411B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP的三维封装结构
CN107768349B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP三维封装结构
KR102107025B1 (ko) * 2018-09-14 2020-05-07 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11037891B2 (en) * 2018-09-21 2021-06-15 Advanced Semiconductor Engineering, Inc. Device package
KR20210116021A (ko) * 2020-03-17 2021-09-27 삼성전기주식회사 통신 모듈
DE102020108239A1 (de) 2020-03-25 2021-09-30 Phytec Meßtechnik GmbH Lötplatinenmodulsystem
CN114340203A (zh) * 2021-12-31 2022-04-12 展讯通信(上海)有限公司 双面系统级封装结构及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
JP3624798B2 (ja) * 2000-06-07 2005-03-02 株式会社村田製作所 インバータ用コンデンサモジュール、インバータ
KR100391094B1 (ko) * 2001-02-22 2003-07-12 삼성전자주식회사 듀얼 다이 패키지와 그 제조 방법
US20040134976A1 (en) * 2003-01-14 2004-07-15 Frank Keyser Method and system for solder connecting electrical devices
TWI442520B (zh) 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
KR100895241B1 (ko) 2007-09-10 2009-04-28 삼성전기주식회사 패키지용 기판 제조방법
KR101274460B1 (ko) 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
CN202394957U (zh) 2011-11-24 2012-08-22 日月光半导体(上海)股份有限公司 半导体晶圆及封装构造

Also Published As

Publication number Publication date
CN104241256A (zh) 2014-12-24
CN104241256B (zh) 2017-05-03
US20140376193A1 (en) 2014-12-25
KR20150000347A (ko) 2015-01-02
US9510461B2 (en) 2016-11-29

Similar Documents

Publication Publication Date Title
KR101548799B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20150025129A (ko) 전자 소자 모듈 및 그 제조 방법
KR101477392B1 (ko) 전자 소자 모듈
US9392695B2 (en) Electric component module
KR20150092876A (ko) 전자 소자 모듈 및 그 제조 방법
KR102117469B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101539846B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101525665B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2009105628A (ja) 水晶デバイス及びその製造方法
KR200478126Y1 (ko) 전자 소자 모듈
JP2002026244A (ja) 多層モジュールおよびその製造方法
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR20180110775A (ko) 전자 소자 모듈 및 그 제조 방법
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR101681400B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2008171904A (ja) 積層型半導体装置、及びその製造方法
JP2017130607A (ja) 部品実装基板、部品実装基板の製造方法
JP2008211127A (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
KR20160059755A (ko) 전자 소자 모듈 및 그 제조 방법
JP2014017704A (ja) 水晶デバイス及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5