CN104241256A - 电子组件模块和制造该电子组件模块的方法 - Google Patents

电子组件模块和制造该电子组件模块的方法 Download PDF

Info

Publication number
CN104241256A
CN104241256A CN201310513577.8A CN201310513577A CN104241256A CN 104241256 A CN104241256 A CN 104241256A CN 201310513577 A CN201310513577 A CN 201310513577A CN 104241256 A CN104241256 A CN 104241256A
Authority
CN
China
Prior art keywords
substrate
insulating
electronic component
insulating element
component module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310513577.8A
Other languages
English (en)
Other versions
CN104241256B (zh
Inventor
李逸炯
都载天
崔丞镕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104241256A publication Critical patent/CN104241256A/zh
Application granted granted Critical
Publication of CN104241256B publication Critical patent/CN104241256B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供了一种能够通过在基底的两个表面上安装电子组件来提高集成度的电子组件模块，所述模块包括：第一基底，具有形成在第一基底的两个表面上的安装电极；多个电子组件，安装在第一基底的两个表面上；至少一个第二基底，结合到第一基底的下表面；和绝缘部件，形成在第一基底和第二基底之间的间隙中的至少一个位置中并将第一基底结合到第二基底。

Description

电子组件模块和制造该电子组件模块的方法
本申请要求于2013年6月24日在韩国知识产权局提交的第10-2013-0072691号韩国专利申请的优先权，该申请的公开通过引用包含于此。
技术领域
本发明涉及一种电子组件模块和制造该电子组件模块的方法，更具体地讲，涉及一种能够通过使电子组件安装在基底的两个表面上的方式来提高集成度的电子组件模块以及一种制造该电子组件模块的方法。
背景技术
在电子产品市场上，目前对移动装置的需求急剧增加，因此，对安装在电子产品中的较小且较轻的电子组件的需求持续增加。
为了实现较小且较轻的电子组件，除了减小将安装的单独组件的尺寸之外，还需要允许多个单独元件实现为单个芯片的芯片上系统（SOC）技术、将多个单独元件集成为一个封装件的封装中系统（SIP）技术等。
顺便提及的是，为了制造小但具有高性能的电子组件模块，目前开发了一种将电子组件安装在基底的两个表面上的结构，例如，如第2013-0056570号韩国专利公布中所公开的。
在专利文献公开的电子组件模块中，电子装置被安装在第一基底的两个表面上并且第二基底被安装在第一基底上以用作外部连接端子。此外，绝缘部分形成在第一基底和第二基底之间，以确保结合强度和可靠性。
在这种电子组件模块中，液态的绝缘材料被注入到第一基底和第二基底之间以形成绝缘部分，在上述过程中需要阻挡绝缘材料的流动，从而防止绝缘材料过度地扩散。
之前，单独的构件（feature）已经被添加到基底，用于阻挡绝缘材料的流动，这使得制造工艺变得复杂。另外，整个制造过程也会被延长。
因此，需要一种能够更容易形成绝缘部分的双面电子组件模块以及一种制造这种组件模块的方法。
相关的技术文献
（专利文献1）第2013-0056570号韩国专利公布
发明内容
本发明的一方面提供了一种能够使电子组件安装在基底的两个表面上的双侧电子组件模块。
根据本发明的一方面，提供了一种电子组件模块，所述电子组件模块包括：第一基底，具有形成在第一基底的两个表面上的安装电极；多个电子组件，安装在第一基底的两个表面上；至少一个第二基底，结合到第一基底的下表面；和绝缘部件，形成在第一基底和第二基底之间的间隙中的至少一个位置中并将第一基底结合到第二基底。
绝缘部件可沿间隙的外边缘形成。
可通过熔化并固化绝缘构件来形成绝缘部件。
绝缘构件可为热熔带、热结合带和热固性结合带中的一种。
绝缘部件可以以虚线形状形成，在虚线形状中多个绝缘部件分隔开。
绝缘部件还可包括形成在第一基底和第二基底之间的间隙处的次绝缘部件，用于延伸绝缘部件。
第二基底可在其中具有穿过孔，其中，电子组件可位于穿过孔中。
绝缘部件可沿所述间隙的内侧形成。
所述电子组件模块还可包括填充第一基底和第二基底之间的间隙以及穿过孔的次绝缘部件。
第二基底可在其中具有穿过孔，其中，电子组件位于穿过孔中，绝缘部件填充穿过孔。
根据本发明的另一方面，提供了一种电子组件模块，所述电子组件模块包括：第一基底，具有形成在第一基底的两个表面上的安装电极；多个电子组件，安装在第一基底的两个表面上；至少一个第二基底，具有至少一个穿过孔并结合到第一基底的下表面；和绝缘部件，填充第一基底和第二基底之间的间隙以及穿过孔。
可通过注入并固化液体绝缘材料来形成绝缘部件。
根据本发明的另一方面，提供了一种制造电子组件模块的方法，所述方法包括以下步骤：制备第一基底，第一基底具有形成在第一基底的两个表面上的安装电极；将至少一个电子组件安装在第一基底的上表面上；将焊膏和绝缘构件设置在第一基底的下表面上；使至少一个电子组件和至少一个第二基底位于焊膏上；通过熔化并固化绝缘构件在第一基底和第二基底之间的间隙中形成绝缘部件。
设置绝缘构件的步骤可包括：将焊膏印刷在安装电极上；沿第一基底的外边缘将绝缘构件附着为带型的绝缘构件。
第二基底的定位步骤可包括：使第二基底定位，使得第二基底的一个表面与绝缘构件接触。
所述方法还可包括：在形成绝缘部件之后，通过将液体绝缘材料注入到间隙中来形成次绝缘部件。
所述方法还可包括：在形成绝缘部件之后，通过在形成在第二基底中的穿过孔中填充绝缘材料来形成次绝缘部件。
根据本发明的另一方面，提供了一种制造电子组件模块的方法，所述方法包括：制备第一基底，在第一基底中划分若干组件安装区域；将至少一个电子组件安装在第一基底的上表面上；在第一基底的下表面上设置焊膏和绝缘构件；使至少一个电子组件和第二基底位于并安装在焊膏上；通过在第一基底和第二基底之间注入液体绝缘材料来形成绝缘部件。
绝缘构件可设置在组件安装区域外部的哑区域中。
形成绝缘部件的步骤还可包括使用绝缘材料填充形成在第二基底中的穿过孔中。
附图说明
通过下面结合附图进行的详细描述，本发明的以上和其它方面、特征和其它优点将会被更清楚地理解，在附图中：
图1是示意性地示出根据本发明实施例的电子组件模块的剖视图；
图2是示出图1中示出的电子组件模块的内部的局部剖视透视图；
图3是图1中示出的电子组件模块的分解透视图；
图4A至图4G是用于示出根据实施例的制造电子组件模块的方法的剖视图；
图5是示意性示出根据本发明另一实施例的电子组件模块的剖视图；
图6是示意性示出根据本发明另一实施例的电子组件模块的剖视图；
图7是示意性示出根据本发明另一实施例的电子组件模块的视图；
图8是示意性示出根据本发明另一实施例的电子组件模块的剖视图；
图9是用于示出制造图8中的电子组件模块的方法的视图。
具体实施方式
在下文中，将参照附图详细描述本发明的实施例。然而，本发明可以以很多不同的形式实施，并不应该被解释为限于在此阐述的实施例。相反，提供这些实施例是为了使本公开将是彻底的和完整的，并将把本发明的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，可夸大元件的形状和尺寸，并且将始终使用相同的标号来表示相同或相似的元件。
图1是示意性地示出根据本发明实施例的电子组件模块的剖视图。另外，图2是示出图1中示出的电子组件模块的内部的局部剖视透视图；图3是图1中示出的电子组件模块的分解透视图。
参照图1至图3，根据实施例的电子组件模块100可包括电子组件1、第一基底10、第二基底20和模制部件30。
电子组件1包括诸如无源组件1a和有源组件1b的各种元件，并且只要可以安装在基底上，就可以使用任意的元件。
电子组件1可安装在第一基底10的上表面和下表面上，将在下面进行描述。
第一基底10在上表面和下表面中的每个表面上具有至少一个电子组件1。作为第一基底10，可使用各种已知的基底（例如，陶瓷基底、印刷电路板、柔性基底等）。此外，在第一基底10的表面上，可形成用于将电子组件1安装在第一基底10上的安装电极13和用于电连接安装电极13的布线图案（未示出）。
第一基底10可为由多层构成的多层基底，并且用于创建电连接的电路图案15可形成在各层之间。
另外，根据实施例的第一基底10可包括形成在上下表面上的安装电极13和电连接形成在第一基底10中的电路图案15的导电通孔14。
另外，根据实施例的基底10可包括形成在其中的腔（未示出），以使电子组件1安装在第一基底10中。
而且，根据实施例的第一基底10可在其下表面上具有外部连接焊盘16。外部连接焊盘16电连接到第二基底20（将在下面描述），并通过第二基底20连接到外部连接端子28。
因此，当第一基底10和第二基底20相互结合时，外部连接焊盘16可形成在第一基底10的面向第二基底20的上表面的下表面上的位置处。外部连接焊盘16的数量可根据需要而改变。
在实施例中，第一基底10可具有重复设置在其上的用于同时制造多个模块的若干相同的安装区域，特别是可具有具有宽区域或长条形状的四边形形状。在这种情况下，可按照安装区域制造电子组件。
至少一个第二基底20结合在第一基底10下面并通过焊料结合部件80电连接到第一基底10。
与第一基底10类似，第二基底20可包括各种已知的基底（例如，陶瓷基底、印刷电路板或柔性基底等）。
另外，第二基底20可以按照如下的方式形成，即，制备多个具有通孔的绝缘层并且堆叠多个绝缘层使得通孔相互电连接。可选择地，第二基底20可按照如下的方式形成，即，绝缘层相互堆叠，形成贯穿所有绝缘层的穿过孔，然后通孔形成在穿过孔中。另外，第二基底20可以以各种方式形成，例如，以这样的方式形成，即，制备一个树脂层（例如，环氧树脂），并且在贯穿树脂层的同时使金属柱（例如，Cu柱）嵌入在树脂层中。
第二基底20可在两个表面上具有电极焊盘24。提供形成在第二基底20的上表面上的电极焊盘24是为了电连接到第一基底10的外部连接焊盘16。此外，提供形成在下表面上的电极焊盘24，从而将外部连接端子28固定到下表面。尽管未示出，但是布线图案可形成在第二基底20的两个表面上，以将电极焊盘24相互电连接。
根据实施例的第二基底20可为由多个层构成的多层基底，并且用于创建电连接的电路图案（未示出）可形成在各层之间。
另外，第二基底20可包括形成在其两个表面上的电极焊盘24和电连接形成在第二基底20中的电路图案的导电通孔25。
此外，根据实施例的第二基底20的厚度可大于安装在第一基底10的下表面上的电子组件1的安装高度，从而安全地保护容纳在穿过孔22中的电子组件1。然而，本发明不限于此，而是第二基底20的下表面可设置成使得第二基底20的下表面位于与安装在第一基底10的下表面上的电子组件1的一个表面相同的表面上。
外部连接端子28形成在第二基底20的下表面上。外部连接端子28将电子组件模块100电连接并机械连接到主基底（未示出），其中，电子组件模块100安装在主基底上。
外部连接端子28可形成在形成在第二基底20的下表面上的电极焊盘24上。外部连接端子28可具有凸起形状但并不限于此，而是可以以诸如焊球的各种形状形成。
另外，外部连接端子28通过通孔25等电连接到形成在上表面上的电极焊盘24。因此，如果第二基底20结合到第一基底10，则第一基底10经第二基底20电连接到外部连接端子28。
顺便提及的是，如上所述，如果根据实施例的第一基底10具有若干分开的模块安装区域，则第二基底20可设置成单独附于形成在第一基底10上的分开的模块安装区域的多个基底。即，第二基底20可被制备成若干相同的基底并重复地设置在第一基底10的分开的模块安装区域上。这里，第二基底20可位于第一基底10上且在第一基底10和第二基底20之间具有预定距离。
在如上所述设置一个第一基底10和若干第二基底20的情况下，在制造过程中，可通过根据分开的模块安装区域切割第一基底10来将电子组件模块100个体化。
模制部件30形成在第一基底10的上表面上并密封安装在第一基底10的上表面上的电子组件1。
模制部件30填充在安装在第一基底10上的电子组件1之间，从而防止电子组件1之间的短路。另外，模制部件30围绕电子组件1并将电子组件1固定在基底上，以安全地保护它们免于外部冲击。
模制部件30可由包括诸如环氧树脂的树脂材料的绝缘材料形成。此外，可通过将具有安装在上表面上的电子组件1的第一基底10放置在模具（未示出）中并将模制树脂注入到模具中来形成根据实施例的模制部件30。然而，本发明不限于此。
此外，根据实施例的电子组件模块100可具有置于第一基底10和第二基底20之间的绝缘部件50。绝缘部件50由绝缘材料形成并部分地形成在第一基底10和第二基底20之间的间隙中以将它们相互结合。例如，绝缘部件50沿第一基底10和第二基底20之间的间隙的外边缘形成。
在实施例中，绝缘部件50不与使第一基底10和第二基底20电连接的导电构件80（例如，凸起或焊料接合处）接触。下面将相对于制造电子组件模块的方法来描述形成这种构造的方法。
绝缘部件50使第一基底10和第二基底20相互绝缘，同时加强了第一基底10和第二基底20之间的结合，以提高结合的可靠性。
可通过根据实施例的绝缘构件来形成绝缘部件50。绝缘构件可包括热熔带、热结合带、热固性结合带和液态的粘合剂。
因此，绝缘部件50可由诸如环氧树脂的热固性树脂形成。即，根据实施例的绝缘部件50可由环氧树脂材料的粘合带形成。
另外，一个或多个绝缘部件50可形成在不存在导电构件80的位置处，但是本发明不限于此。
尽管绝缘部件50在第一基底10和第二基底20之间沿边缘设置（在图3中），但是本发明不限于此，而是可设置在第一基底10和第二基底20之间的不同位置处。
根据实施例的电子组件模块100具有安装在第一基底10的两个表面上的电子组件1。另外，通过设置在第一基底10的下表面上的第二基底20来形成外部连接端子28。
因此，多个电子组件1可安装在一个基底（即，第一基底）上，从而可提高集成度。此外，使用单独的第二基底20来形成具有安装在其上的电子组件1的第一基底10的外部连接端子28，即使两个表面被模制也容易形成外部连接端子28。
接下来，将描述根据实施例的制造电子组件模块的方法。
图4A至图4G是用于示出根据实施例的制造电子组件模块的方法的剖视图。
开始，制备第一基底10，如图4A中所示。如上所述，第一基底10可为多层基底并可在两个表面上具有安装电极13。另外，外部连接焊盘16可形成在下表面上。
具体地讲，因而制备的第一基底10可具有重复设置在其上的若干相同的安装区域A，并可具有宽区域或长条形状的四边形形状。
第一基底10用于同时制造多个模块，从而第一基底10具有在其上分开的若干模块安装区域A。可在若干模块安装区域A中的每个中制造电子组件模块。
然后，如图4B中所示，电子组件1安装在一个表面上，即，第一基底10的上表面上。这可以通过例如以丝网印刷法将焊膏印刷在形成在第一基底10的一个表面上的安装电极13上，使电子组件1位于焊膏上，然后利用热使焊膏固化来形成。
这里，对于每个模块安装区域A，可以以相同的布置来安装相同的电子组件1。
随后，如图4C中所示，电子组件1被密封并且模制部件30形成在第一基底10的一个表面上。如上所述，将其上具有电子组件1的第一基底10放置在模具中，然后将模制树脂注入到模具中。通过形成模制部件30，可通过模制部件30来保护安装在第一基底10的一个表面（即，上表面）上的电子组件1不受外部的影响。
顺便提及的是，根据实施例的模制部件30是覆盖第一基底10上的若干模块安装区域A的全部的一个单元。然而，本发明不限于此，而是模制部件30可独立地形成，从而模制部件30被划分成每个均与模块安装区域A中的一个对应的一块。
然后，如图4D中所示，焊膏P被印刷在第一基底10的与形成有模制部件30的表面相对的另一表面（即，下表面）上。这里，焊膏P不仅被印刷在安装电极13上，还被印刷在外部连接焊盘16上。
然后，如图4E中所示，绝缘构件5附于第一基底10的印刷有焊膏P的一个表面（即，下表面）。设置绝缘构件5是为了形成绝缘部件50。
绝缘构件5通过加热被熔化，然后被固化以形成根据实施例的绝缘部件50。因此，绝缘构件5可为热固性结合带，更具体地讲为环氧树脂结合带。然而，如上所述，绝缘构件不限于此，而是可包括热熔带、热结合带和液态的粘合剂。
绝缘构件5可结合到第一基底10，从而整个绝缘构件5被包括在模块安装区域A中，或者绝缘构件5中的一些被部分包括在模块安装区域A中，如图4E中所示。此外，绝缘构件5可沿模块安装区域A的边界设置。因此，绝缘构件5可以以格子形状符合模块安装区域A的形状地结合到第一基底10。
尽管在实施例中在印刷焊膏P之后附上绝缘构件5，但是本发明不限于此。即，如果需要可进行各种改变。例如，可附上对绝缘构件5的各种变型，然后可印刷焊膏P。
然后，如图4F中所示，电子组件1和第二基底20安装在第一基底10的印刷有焊膏P另一表面上。
为此，开始时，电子组件1位于安装电极13上，第二基底20位于外部连接焊盘16上。这样做，电子组件1可被首先定位，然后第二基底20可被定位。然而，本发明不限于此，而是可进行各种改变。例如，第二基底20可被首先定位或者第二基底20和电子组件1可被同时定位。
与作为具有若干模块安装区域A的一个基底的第一基底10不同的是，根据实施例的第二基底20可为多个基底，多个基底中的每个基底单独地附于模块安装区域A中的一个。
即，第二基底20可被制备成若干相同的基底并重复地设置在第一基底10的分开的模块安装区域A上。这里，第二基底20可被定位在第一基底10上且在第一基底10和第二基底20之间具有预定的距离S。
此外，第二基底20通过与附于第一基底10的绝缘构件5接触而位于第一基底10上。即，第二基底20中的每个在面向第一基底10的表面的边缘处与绝缘构件5表面接触。
一旦电子组件1和第二基底20位于第一基底10的印刷有焊膏的另一表面上，利用热使焊膏（图4D中的P）固化。结果，焊膏P熔化并固化，从而形成为焊接接合点80，如图4F中所示。通过焊接接合点80，位于第一基底10的下表面上的电子组件1和多个第二基底20牢固地结合到第一基底10，以电且机械连接到第一基底10。
此外，还可以利用热将绝缘构件5和焊膏P一起熔化并固化，并且熔化的绝缘构件5的一部分渗透到第一基底10和第二基底20之间的缝隙以形成绝缘部件50。
最后，如图4G中所示，其上形成有模制部件30的第一基底10被切割，从而获得单独的电子组件模块100。
这可使用刀片70通过沿模块安装区域（图4F中的A）的边界切割其上形成有模制部件30的第一基底10来执行。
在根据实施例的制造电子组件模块的方法中，由于刀片70沿第二基底20之间的空间（图4F中的S）移动，所以第二基底20不会被刀片70切割。
因此，与第一基底10和第二基底20均被切割的情况相比，优势在于切割工艺更容易并且切割工艺所花费的时间缩短。
根据实施例的电子组件模块一起包括第二基底和电子组件（尤其是安装在第一基底的下表面上的电子组件）。即，电子组件和第二基底一起设置在第一基底的下表面上并同时结合。
因此，与电子组件和第二基底分开地结合到第一基底的方案相比较，制造工艺可更简单且更容易。
此外，根据实施例的电子组件模块使用固体带型的绝缘构件来形成绝缘部件。因此，不需要相关领域中使用的任何液体绝缘材料，因而还可省略用于阻挡绝缘材料的流动的阻挡部件。因此，可有助于制造工艺。
另外，基于根据实施例的方法，在将第一基底结合到第二基底的过程中形成绝缘部件。因此，不需要形成绝缘部件的额外工艺，因而可缩短工艺时间。
根据本发明实施例的电子组件模块和制造该电子组件模块的方法不限于上述实施例，而是可进行各种改变。
图5是示意性示出根据本发明的另一实施例的电子组件模块的剖视图。
参照图5，根据这个实施例的电子组件模块200具有位于第一基底10和第二基底20内侧的绝缘部件50，而不是位于外边缘。更具体地讲，根据这个实施例的绝缘部件50形成为沿形成在第二基底20上的穿过孔22的形状围绕穿过孔22的开口。换言之，绝缘部件50沿穿过孔22的外边缘形成。
在如上所述的绝缘部件50形成为围绕穿过孔22的开口的情况下，绝缘部件50将第一基底10和第二基底20之间的间隙与穿过孔22的内部空间分隔开。
此外，根据这个实施例的电子组件模块200可包括次绝缘部件55。
次绝缘部件55可设置在第一基底10和第二基底20之间以从绝缘部件50延伸，并可通过在形成绝缘部件50并将其固化之后将液体绝缘材料注入到第一基底10和第二基底20之间的间隙中来形成。
在这种情况下，由于已经形成的绝缘部件50阻挡绝缘材料的流动，所以绝缘材料仅填充在所述间隙并不会流入到其内安装有电子组件1的穿过孔22的内部区域中。
图6是示意性示出根据本发明的另一实施例的电子组件模块的剖视图。
参照图6，根据这个实施例的电子组件模块300具有位于穿过孔的内部区域处的模制部件35。即，在这个实施例中，模制部件30可被分成形成在第一基底10的上表面上的第一模制部件31和形成在第一基底10的下表面上（即，在第二基底的穿过孔22中）的第二模制部件35。
第一模制部件31可覆盖第一基底10的一个表面的全部。此外，尽管未示出，但是嵌入在第一模制部件31中的电子组件1中的至少一个可暴露于第一模制部件31的外部。
第二模制部件35可形成在第二基底20的穿过孔22中。然而，本发明不限于此，而是第二模制部件35可根据第二基底20的形状形成在第二基底20的外部。
根据这个实施例的第二模制部件35填充通孔22的内部区域的全部。另外，第二模制部件35可具有暴露于外部的一些第一电子组件1。然而，本发明不限于此，而是所有电子组件1可嵌入在第二模制部件35中。
可通过在形成如图4中所示的绝缘部件50之后，将液体绝缘材料注入到将被填充的穿过孔22中并固化液体绝缘材料来形成第二模制部件35。在这种情况下，液体绝缘材料不仅可填充穿过孔22的内部区域还可以填充第一基底10和第二基底20之间的间隙。因此，第二模制部件35可被认为是图5中示出的延伸的次部件55。
为此，根据这个实施例的绝缘部件50沿第一基底10和第二基底20的外边缘设置，以牢固地阻挡第一基底和第二基底之间的间隙。因此，即使液体绝缘材料填充穿过孔22也可以防止绝缘材料通过所述间隙泄漏。
顺便提及的是，形成第二模制部件35的方法不限于如上所述的注入绝缘材料，而是如果需要可根据各种方法来形成第二模制部件35。例如，与第一模制部件31类似，可通过注入模制树脂来形成第二模制部件35。在这种情况下，可以以这样的方式获得第二模制部件，即，形成绝缘部件50，具有绝缘部件50的第一基底10和第二基底20设置在模具中，并且注入模制树脂。
图7是示出根据本发明的另一实施例的制造电子组件模块的方法的视图。
图7是在图4E中的方向B上观看的平面图，在该图中，绝缘构件5没有附成连续的格子形状，而是设置成离散的块。这里，绝缘构件5中的每个可按虚线的形状设置且它们之间具有预定的距离。
即使绝缘构件5以虚线的形状分隔开，但是绝缘构件5熔化并膨胀成相互连接，从而最后形成一个单元的绝缘部件50。
因此，在所有熔化的绝缘构件5被固化之后，绝缘部件50可形成为固体的单个单元，如图3中所示。
图8是示意性示出根据本发明的另一实施例的电子组件模块的剖视图，图9是用于示出制造图8中示出的电子组件模块的方法的视图。图9示出了与图7中的平面图对应的第一基底的平面图。
参照图8，根据这个实施例的电子组件模块100去除了图6中示出的实施例中的绝缘部件50。即，这个实施例仅包括图6中的第二模制部件35。
这是因为绝缘构件5不是用作绝缘部件，而是用作坝。参照图9，在根据这个实施例的制造电子组件模块的方法中，当绝缘构件5附于第一基底10时，绝缘构件5设置在单独的模块100安装区域的边界的外侧。因此，绝缘构件5可附于设置在第一基底10的模块安装区域A之间的哑区域C。
利用这种结构，当第二基底20安装在第一基底10上时，绝缘构件5位于第二基底20的外部，从而用作坝以密封第一基底10和第二基底20之间的间隙。因此，即使液体绝缘材料被注入到穿过孔22或间隙，也可防止绝缘材料被泄漏。
然后，第一基底10被切割，从而将电子组件模块100独立化，所有的绝缘构件5与第一基底的哑区域C一起被切割并去除，从而仅从固化的液体绝缘材料获得的第二模制部件35保留，如图8中所示。
根据本发明实施例的绝缘构件5可直接用作绝缘部件（图6中的50）并且还可用作用于形成第二模制部件35或绝缘部件50的手段。
尽管出于示出的目的已经公开了本发明的实施例，但是本领域技术人员将理解的是，在不脱离如权利要求中所公开的本发明的范围和精神的情况下，各种改变、添加和替换是可能的。因此，这种改变、添加和替换还应该被理解为落入本发明的范围内。
例如，尽管在实施例中绝缘部件形成在间隙的外部或内部，但是本发明不限于此。即，绝缘部件可形成在间隙的外部和内部。
此外，尽管在实施例中绝缘部件形成在第一基底和第二基底之间的间隙的外边缘或内边缘的全部上，但是可通过将绝缘构件部分地附于间隙中的某些地方等来形成绝缘部件。
如上所述，根据本发明的实施例，电子组件安装在第一基底的两个表面上，并且通过设置在第一基底的下表面上的第二基底来形成外部连接端子，从而多个电子组件可安装在一个基底（即，第一基底）上，从而提高集成度。
此外，根据本发明的实施例，由于使用绝缘构件形成绝缘部件，所以不需要现有技术中使用的液体绝缘材料，因此可去除用于阻挡绝缘材料的流动的阻挡部件，从而使制造工艺更容易。
另外，基于根据实施例的方法，在将第一基底结合到第二基底的工艺过程中形成绝缘部件。因此，无需额外的用于形成绝缘部件的工艺，因而可缩短处理时间。
尽管已经结合实施例示出并描述了本发明，但是本领域的技术人员将清楚的是，在不脱离如权利要求限定的本发明的精神和范围的情况下，可以做出修改和变化。

Claims (20)

1.一种电子组件模块，所述电子组件模块包括：
第一基底，具有形成在第一基底的两个表面上的安装电极；
多个电子组件，安装在第一基底的两个表面上；
至少一个第二基底，结合到第一基底的下表面；以及
绝缘部件，形成在第一基底和第二基底之间的间隙中的至少一个位置中并将第一基底结合到第二基底。
2.根据权利要求1所述的电子组件模块，其中，绝缘部件沿所述间隙的外边缘形成。
3.根据权利要求1所述的电子组件模块，其中，通过熔化并固化绝缘构件来形成绝缘部件。
4.根据权利要求3所述的电子组件模块，其中，绝缘构件是热熔带、热结合带和热固性结合带中的一种。
5.根据权利要求1所述的电子组件模块，其中，绝缘部件以虚线形状形成，在虚线形状中多个绝缘部件分隔开。
6.根据权利要求2所述的电子组件模块，其中，绝缘部件还包括形成在第一基底和第二基底之间的间隙处的次绝缘部件，用于延伸绝缘部件。
7.根据权利要求1所述的电子组件模块，其中，第二基底在其中具有穿过孔，电子组件位于穿过孔中。
8.根据权利要求7所述的电子组件模块，其中，绝缘部件沿所述间隙的内侧形成。
9.根据权利要求8所述的电子组件模块，所述电子组件模块还包括填充第一基底和第二基底之间的间隙以及穿过孔的次绝缘部件。
10.根据权利要求1所述的电子组件模块，其中，第二基底在其中具有穿过孔，电子组件位于穿过孔中，绝缘部件填充穿过孔。
11.一种电子组件模块，所述电子组件模块包括：
第一基底，具有形成在第一基底的两个表面上的安装电极；
多个电子组件，安装在第一基底的两个表面上；
至少一个第二基底，具有至少一个穿过孔并结合到第一基底的下表面；以及
绝缘部件，填充第一基底和第二基底之间的间隙以及穿过孔。
12.根据权利要求11所述的电子组件模块，其中，通过注入并固化液体绝缘材料来形成绝缘部件。
13.一种制造电子组件模块的方法，所述方法包括以下步骤：
制备第一基底，第一基底具有形成在第一基底的两个表面上的安装电极；
将至少一个电子组件安装在第一基底的上表面上；
将焊膏和绝缘构件设置在第一基底的下表面上；
使至少一个电子组件和至少一个第二基底位于焊膏上；
通过熔化并固化绝缘构件在第一基底和第二基底之间的间隙中形成绝缘部件。
14.根据权利要求13所述的方法，其中，设置绝缘构件的步骤包括：
将焊膏印刷在安装电极上；
沿第一基底的外边缘将绝缘构件附着为带型的绝缘构件。
15.根据权利要求13所述的方法，其中，第二基底的定位步骤包括：使第二基底定位，使得第二基底的一个表面与绝缘构件接触。
16.根据权利要求13所述的方法，所述方法还包括：在形成绝缘部件之后，通过将液体绝缘材料注入到所述间隙中来形成次绝缘部件。
17.根据权利要求13所述的方法，所述方法还包括：在形成绝缘部件之后，通过在形成在第二基底中的穿过孔中填充绝缘材料来形成次绝缘部件。
18.一种制造电子组件模块的方法，所述方法包括：
制备第一基底，在第一基底中划分若干组件安装区域；
将至少一个电子组件安装在第一基底的上表面上；
在第一基底的下表面上设置焊膏和绝缘构件；
使至少一个电子组件和第二基底位于并安装在焊膏上；
通过在第一基底和第二基底之间注入液体绝缘材料来形成绝缘部件。
19.根据权利要求18所述的方法，其中，绝缘构件设置在组件安装区域外部的哑区域中。
20.根据权利要求18所述的方法，其中，形成绝缘部件的步骤还包括使用绝缘材料填充形成在第二基底中的穿过孔中。
CN201310513577.8A 2013-06-24 2013-10-25 电子组件模块和制造该电子组件模块的方法 Expired - Fee Related CN104241256B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0072691 2013-06-24
KR1020130072691A KR101548799B1 (ko) 2013-06-24 2013-06-24 전자 소자 모듈 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN104241256A true CN104241256A (zh) 2014-12-24
CN104241256B CN104241256B (zh) 2017-05-03

Family

ID=52110775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310513577.8A Expired - Fee Related CN104241256B (zh) 2013-06-24 2013-10-25 电子组件模块和制造该电子组件模块的方法

Country Status (3)

Country Link
US (1) US9510461B2 (zh)
KR (1) KR101548799B1 (zh)
CN (1) CN104241256B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107749411A (zh) * 2017-09-25 2018-03-02 江苏长电科技股份有限公司 双面SiP的三维封装结构
CN107768349A (zh) * 2017-09-25 2018-03-06 江苏长电科技股份有限公司 双面SiP三维封装结构
CN110911390A (zh) * 2018-09-14 2020-03-24 三星电机株式会社 电子装置模块及其制造方法
CN114340203A (zh) * 2021-12-31 2022-04-12 展讯通信（上海）有限公司 双面系统级封装结构及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037891B2 (en) 2018-09-21 2021-06-15 Advanced Semiconductor Engineering, Inc. Device package
KR20210116021A (ko) * 2020-03-17 2021-09-27 삼성전기주식회사 통신 모듈
DE102020108239A1 (de) 2020-03-25 2021-09-30 Phytec Meßtechnik GmbH Lötplatinenmodulsystem

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097098A (en) * 1997-02-14 2000-08-01 Micron Technology, Inc. Die interconnections using intermediate connection elements secured to the die face
TW511409B (en) * 2000-05-16 2002-11-21 Hitachi Aic Inc Printed wiring board having cavity for mounting electronic parts therein and method for manufacturing thereof
JP3624798B2 (ja) * 2000-06-07 2005-03-02 株式会社村田製作所 インバータ用コンデンサモジュール、インバータ
KR100391094B1 (ko) * 2001-02-22 2003-07-12 삼성전자주식회사 듀얼 다이 패키지와 그 제조 방법
US20040134976A1 (en) * 2003-01-14 2004-07-15 Frank Keyser Method and system for solder connecting electrical devices
US7429787B2 (en) 2005-03-31 2008-09-30 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
KR100895241B1 (ko) 2007-09-10 2009-04-28 삼성전기주식회사 패키지용 기판 제조방법
KR101274460B1 (ko) 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
CN202394957U (zh) 2011-11-24 2012-08-22 日月光半导体（上海）股份有限公司 半导体晶圆及封装构造

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107749411A (zh) * 2017-09-25 2018-03-02 江苏长电科技股份有限公司 双面SiP的三维封装结构
CN107768349A (zh) * 2017-09-25 2018-03-06 江苏长电科技股份有限公司 双面SiP三维封装结构
CN107749411B (zh) * 2017-09-25 2019-11-01 江苏长电科技股份有限公司 双面SiP的三维封装结构
CN110911390A (zh) * 2018-09-14 2020-03-24 三星电机株式会社 电子装置模块及其制造方法
CN114340203A (zh) * 2021-12-31 2022-04-12 展讯通信（上海）有限公司 双面系统级封装结构及其制备方法

Also Published As

Publication number Publication date
US9510461B2 (en) 2016-11-29
CN104241256B (zh) 2017-05-03
KR101548799B1 (ko) 2015-08-31
KR20150000347A (ko) 2015-01-02
US20140376193A1 (en) 2014-12-25

Similar Documents

Publication Publication Date Title
CN104241256A (zh) 电子组件模块和制造该电子组件模块的方法
CN104425465A (zh) 电子组件模块和制造该电子组件模块的方法
KR101847691B1 (ko) 전자 부품의 제조 방법 및 제조 장치
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
CN104766840B (zh) 电子元件模块
US5827999A (en) Homogeneous chip carrier package
JP6400509B2 (ja) 電子部品の製造方法
CN203481214U (zh) 电子器件模块
CN103797901A (zh) 部件安装基板的制造方法及制造系统
KR20150092876A (ko) 전자 소자 모듈 및 그 제조 방법
US9922906B2 (en) Electronic device and manufacturing method of electronic device
CN105280624A (zh) 电子装置模块及其制造方法
JP4609435B2 (ja) 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
KR102117469B1 (ko) 전자 소자 모듈 및 그 제조 방법
US7911039B2 (en) Component arrangement comprising a carrier
JPH11186304A (ja) 混成集積回路装置の製造方法
KR101539846B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR20160010246A (ko) 전자 소자 모듈 및 그 제조 방법
US20130234312A1 (en) Semiconductor device and manufacturing method thereof
KR101525665B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2023157585A (ja) 半導体装置
JP5981825B2 (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170503

CF01 Termination of patent right due to non-payment of annual fee