JP6400509B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP6400509B2
JP6400509B2 JP2015038968A JP2015038968A JP6400509B2 JP 6400509 B2 JP6400509 B2 JP 6400509B2 JP 2015038968 A JP2015038968 A JP 2015038968A JP 2015038968 A JP2015038968 A JP 2015038968A JP 6400509 B2 JP6400509 B2 JP 6400509B2
Authority
JP
Japan
Prior art keywords
resin
mold
plate
electronic component
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015038968A
Other languages
English (en)
Other versions
JP2016162840A (ja
Inventor
岩田　康弘
康弘 岩田
智行 後藤
智行 後藤
竹内　慎
慎 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Priority to JP2015038968A priority Critical patent/JP6400509B2/ja
Priority to CN201580075550.2A priority patent/CN107210271A/zh
Priority to PCT/JP2015/079941 priority patent/WO2016136021A1/ja
Priority to KR1020177018910A priority patent/KR20170121157A/ko
Priority to TW104135739A priority patent/TW201637149A/zh
Publication of JP2016162840A publication Critical patent/JP2016162840A/ja
Application granted granted Critical
Publication of JP6400509B2 publication Critical patent/JP6400509B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、電子部品、その製造装置及び製造方法に関し、より詳細には電磁シールド板又は放熱板として機能する板状部材と配線基板と封止性樹脂とを有する電子部品、その製造装置及び製造方法に関する。
従来、電子部品は携帯電話機等の通信機器等における高周波回路等に用いられている。この電子部品の製造方法は、次の３つの工程を有する。まず、信号配線パターンやグラウンド配線パターン等の表面配線パターンを有する配線基板の上面に、IC（Integrated Circuit）等の半導体素子等の電子素子を載置させる工程である。次に、電子素子の上面に設けられている接続電極と表面配線パターンとを、金属細線を介して電気的に接続する工程である。次に、絶縁性を有する封止樹脂によって電子素子を被覆する工程である。
従来の電子部品は、携帯電話などの通信機器内に組み込まれた後に、電子部品の周囲に配置される他の電子部品からの電磁的な影響によって、誤動作するおそれを有する。特に、電子部品が高周波回路に用いられる際に誤作動する可能性が高い。そこで、誤作動するおそれを解消するために、次の工程を有する電子部品の製造方法が提案されている(特許文献１参照)。まず配線基板上に金属ポストを形成する工程である。次に、チップ部品（電子素子）の上面に設けられている電極端子（接続電極）と基板上のパッド部（表面配線パターン）とを、金属ワイヤ（金属細線）を介して電気的に接続する工程である。次に、金属ポストの上面に、樹脂封止の際に用いる成形型よりも柔らかい材料からなる金属ワイヤを形成する工程である。次に成形型を金属ワイヤに接触させて型締めした状態で、チップ部品及び金属ポストを封止樹脂によって樹脂封止する工程である。次に、前の工程で得られた樹脂封止後の構造体を、ダイサー等により、各デバイス単位に切断して個片化する工程である。次に、個片化された構造体に対し、金属製シールドケースを装着する工程である。この工程によって、封止樹脂から露出した金属ワイヤと金属製シールドケースを電気的に接続する。
特開２００９−２８９９２６号公報(段落[００１６]、[００１７]、[００１８]参照)
上述した金属部材を用いる電子部品の製造方法によれば、樹脂封止する工程と接地用電極部材を露出させる工程と金属部材を装着する工程とを別々に要するので、電子部品の組立作業が複雑になる。また、各工程を実施するために加工機の費用やその加工機を操作する作業員の人件費等が必要となるので、電子部品の製造原価が増加する。
本発明は上記課題に鑑み案出されたもので、電子部品を製造する際の工程を削減し、電磁波を良好に遮蔽し、良好な放熱性を有する電子部品、その製造装置及び製造方法を提供することを目的とする。
本発明に係る電子部品は、電子素子と、電子素子の接続電極に電気的に接続されたボンディングパッドと、グラウンド配線パターンとを主面において有する実装済基板と、流動性樹脂が硬化することによって形成され電子素子とグラウンド配線パターンとを少なくとも覆う封止樹脂とを備える電子部品であって、封止樹脂における実装済基板とは反対側の面に固着され、導電性を有する板状部材と、実装済基板が有するグラウンド配線パターンに対して予め電気的に接続され、板状部材に対して電気的に接続され、導電性を有する機能部材とを備え、機能部材が封止樹脂によって覆われていることを特徴とする。
本発明に係る電子部品は、電子素子と、電子素子の接続電極に電気的に接続されたボンディングパッドとを主面において有する実装済基板と、流動性樹脂が硬化することによって形成され電子素子を少なくとも覆う封止樹脂とを備える電子部品であって、封止樹脂における実装済基板とは反対側の面に固着され、熱伝導性を有する板状部材と、実装済基板が有する主面に対して予め熱的に接続され、板状部材に対して熱的に接続され、熱伝導性を有する機能部材とを備え、機能部材が封止樹脂によって覆われていることを特徴とする。
本発明に係る電子部品は、上述した電子部品において、実装済基板が導電性部材を板状部材に向かって押圧した状態において流動性樹脂が硬化することによって、導電性部材が板状部材に電気的に接続されたことを特徴とする。
本発明に係る電子部品は、上述した電子部品において、流動性樹脂が硬化する際の圧縮応力によって導電性部材と板状部材とが互いに圧接された状態において流動性樹脂が硬化することによって、導電性部材が板状部材に電気的に接続されたことを特徴とする。
本発明に係る電子部品の製造方法は、電子素子と、電子素子の接続電極に電気的に接続されたボンディングパッドと、グラウンド配線パターンと、グラウンド配線パターンに対して予め電気的に接続され導電性を有する機能部材とを主面において有する実装済基板を準備する工程と、導電性を有する板状部材を準備する工程と、第１の型の所定の位置に実装済基板を一時的に固定する工程と、第１の型に相対向する第２の型に設けられたキャビティの内底面に板状部材を配置する工程と、流動性樹脂によってキャビティを満たされた状態にする工程と、第１の型と第２の型とを型締めすることによって、板状部材と機能部材とを接触させる工程と、第１の型と第２の型とを型締めした状態において、少なくとも機能部材と電子素子とグラウンド配線パターンと実装済基板の主面とを流動性樹脂に浸漬する工程と、流動性樹脂を硬化させて硬化樹脂からなる封止樹脂を形成する工程と、第１の型と第２の型とを型開きすることによって、電子素子とグラウンド配線パターンと機能部材と板状部材と封止樹脂とを少なくとも有する電子部品を第２の型から分離する工程とを備え、封止樹脂を形成する工程において、機能部材によってグラウンド配線パターンが板状部材に対して電気的に接続されることを特徴とする。
本発明に係る電子部品の製造方法は、主面に装着された電子素子と、電子素子の接続電極に電気的に接続されたボンディングパッドと、主面に対して予め熱的に接続され熱伝導性を有する機能部材とを有する実装済基板を準備する工程と、熱伝導性を有する板状部材を準備する工程と、第１の型の所定の位置に実装済基板を一時的に固定する工程と、第１の型に相対向する第２の型に設けられたキャビティの内底面に板状部材を配置する工程と、流動性樹脂によってキャビティを満たされた状態にする工程と、第１の型と第２の型とを型締めすることによって、板状部材と機能部材とを接触させる工程と、第１の型と第２の型とを型締めした状態において、少なくとも機能部材と電子素子とグラウンド配線パターンと実装済基板の主面とを流動性樹脂に浸漬する工程と、流動性樹脂を硬化させて硬化樹脂からなる封止樹脂を形成する工程と、第１の型と第２の型とを型開きすることによって、電子素子とグラウンド配線パターンと機能部材と板状部材と封止樹脂とを少なくとも有する電子部品を第２の型から分離する工程とを備え、封止樹脂を形成する工程において、機能部材によって実装済基板が板状部材に対して熱的に接続されることを特徴とする。
本発明に係る電子部品の製造方法は、上述した電子部品の製造方法において、封止樹脂を形成する工程では、実装済基板が導電性部材を板状部材に向かって押圧した状態において流動性樹脂を硬化させることを特徴とする。
本発明に係る電子部品の製造方法は、上述した電子部品の製造方法において、封止樹脂を形成する工程では、流動性樹脂が硬化する際の圧縮応力によって導電性部材と板状部材とが互いに圧接された状態において流動性樹脂を硬化させることを特徴とする。
本発明に係る電子部品の製造装置は、電子素子と、電子素子の接続電極に電気的に接続されたボンディングパッドと、グラウンド配線パターンとを主面において有する実装済基板と、流動性樹脂が硬化することによって形成され電子素子とグラウンド配線パターンとを少なくとも覆う封止樹脂と、封止樹脂に固着され導電性を有する板状部材と、実装済基板が有するグラウンド配線パターンに対して予め電気的に接続され板状部材に対して電気的に接続され導電性を有する機能部材とを備える電子部品を製造する電子部品の製造装置であって、実装済基板が一時的に固定される第１の型と、第１の型に相対向する、キャビティを有する第２の型とを備え、キャビティの内底面に板状部材が配置され、第１の型と第２の型とが型締めされた状態において、キャビティに満たされた流動性樹脂が板状部材を覆い、第１の型と第２の型とが型締めされた状態において、機能部材と板状部材とが接触し、第１の型と第２の型とが型締めされた状態において、キャビティに満たされた流動性樹脂が硬化して封止樹脂が形成されることを特徴とする。
本発明に係る電子部品の製造装置は、電子素子と、電子素子の接続電極に電気的に接続されたボンディングパッドと、グラウンド配線パターンとを主面において有する実装済基板と、流動性樹脂が硬化することによって形成され電子素子とグラウンド配線パターンとを少なくとも覆う封止樹脂と、封止樹脂に固着され熱伝導性を有する板状部材と、実装済基板に対して予め熱的に接続され板状部材に対して熱的に接続され熱伝導性を有する機能部材とを備える電子部品を製造する電子部品の製造装置であって、実装済基板が一時的に固定される第１の型と、第１の型に相対向する、キャビティを有する第２の型とを備え、キャビティの内底面に板状部材が配置され、第１の型と第２の型とが型締めされた状態において、キャビティに満たされた流動性樹脂が板状部材を覆い、第１の型と第２の型とが型締めされた状態において、機能部材と板状部材とが接触し、第１の型と第２の型とが型締めされた状態において、キャビティに満たされた流動性樹脂が硬化して封止樹脂が形成されることを特徴とする。
本発明に係る電子部品の製造装置は、上述した電子部品の製造装置において、板状部材に設けられた第１の位置合わせ部と、キャビティに設けられた第２の位置合わせ部とを備え、第１の位置合わせ部と第２の位置合わせ部とによって板状部材とキャビティとが位置合わせされることを特徴とする。
本発明に係る電子部品の製造装置は、上述した電子部品の製造装置において、第１の型と第２の型とが型締めされた状態において、流動性樹脂が硬化する際の圧縮応力によって導電性部材と板状部材とが互いに圧接された状態において流動性樹脂が硬化することを特徴とする。
本発明によれば、電子部品を製造する際の生産性が高く、電磁波を良好に遮蔽し、良好な放熱性を有する電子部品と、従来の製造工程を削減してその電子部品を製造できる製造方法及び製造装置とを提供することが可能になる。
本発明に係る電子部品の構成を示す概略断面図である。 本発明に係る電子部品の製造方法の実施例１において工程の一部を示す概略断面図であり、（ａ）は実装済基板と板状部材とを準備する工程、（ｂ）は実装済基板を上型に一時的に固定する工程、（ｃ）は板状部材を下型に配置する工程を示す。 本発明に係る電子部品を製造する工程の一部を示す概略断面図であり、（ａ）は下型のキャビティ部に液状樹脂を注入する工程、（ｂ）は上型と下型とを型締めして液状樹脂を硬化させて封止樹脂を成形する工程、（ｃ）は上型と下型とを型開きして下型と電子部品とを分離する工程を示す。 本発明に係る電子部品の製造方法の実施例２において工程の一部を示す概略断面図であり、（ａ）は実装済基板を上型に一時的に固定し、下型のキャビティ部に板状部材を設置した後に液状樹脂を注入する工程、（ｂ）は上型と下型とを型締めして液状樹脂を硬化させて封止樹脂を成形する工程、（ｃ）は上型と下型とを型開きして下型と電子部品とを分離する工程を示す。 本発明に係る電子部品の製造方法の実施例３において工程の一部を示す概略断面図であり、（ａ）は実装済基板を上型に一時的に固定し、下型のキャビティ部に板状部材を設置した後に液状樹脂を注入する工程、（ｂ）は上型と下型とを型締めして液状樹脂を硬化させて封止樹脂を成形する工程、（ｃ）は上型と下型とを型開きして下型と電子部品とを分離する工程を示す。 本発明に係る電子部品の製造方法の実施例４において工程の一部を示す概略断面図であり、（ａ）は実装済基板を上型に一時的に固定し、下型のキャビティ部に板状部材を設置した後に液状樹脂を注入する工程、（ｂ）は上型と下型とを型締めして液状樹脂を硬化させて封止樹脂を成形する工程、（ｃ）は上型と下型とを型開きして下型と電子部品とを分離する工程を示す。 図６に続く工程の一部を示す概略断面図であり、（ａ）は封止済基板を個片化する工程、（ｂ）は実施例４の工程で製造された電子部品を示す。
本発明の実施例１を、添付図面に基づいて詳細に説明する。本出願書類におけるいずれの図についても、わかりやすくするために、適宜省略し又は誇張して模式的に描かれている。
図１は、本実施例に係る電子部品１の構造を示す。図１に示される電子部品１は、少なくとも、配線基板２と、電子素子３と、封止樹脂４と、電磁シールド板又は放熱板の少なくとも一方として機能する板状部材５と、配線基板２と板状部材５とを電気的に接続させる導電性部材６とを有する。
配線基板２は、複数の絶縁層と配線層とを積層してなる、矩形状の平面形状を有する積層体である。配線基板２の両面と絶縁層間とには回路配線が形成され、それらの回路配線はビアホール導体等を経由して相互に電気的に接続される。配線基板２としては、例えば、ガラスエポキシ基板をベース基板として、それぞれ銅からなる配線、層間配線、ビアホール導体を有するプリント基板が挙げられる。配線基板２の主面は、電源系パターンと信号系及び電源系のボンディングパッド７とを有する。電源系パターンには、＋電源パターン（図示なし）とグラウンド配線パターン８とが含まれる。＋電源パターンとグラウンド配線パターン８とボンディングパッド７とは、配線基板２内部のビアホール導体等を経由して、配線基板２の下面又は側面に形成される外部接続導体（図示せず）に電気的に接続される。
IC（Integrated Circuit）等の半導体素子からなる電子素子３が、配線基板２の主面９に、例えばダイボンド材や導電性樹脂を使用して装着される。電子素子３の上面には、複数の接続電極１０が形成される。接続電極１０は、ループ形状をなす金属細線（ワイヤ）１１によってボンディングパッド７に電気的に接続される。金属細線１１は、例えばＡｕやＡｌやＣｕ等からなり、その直径は通常１８μｍ〜３５μｍである。
配線基板２の一方の面（主面；半導体素子を実装する面）には、導電性部材６が形成される。導電性部材６は、配線基板２のグラウンド配線パターン８と板状部材５とを電気的に接続されるために使用される。導電性部材６の材料としては、例えば、金、黄銅、銅、アルミニウム等を使用する。図１は、配線基板２の主面におけるグラウンド配線パターン８に、クリーム半田１２を使用して導電性部材６を接合することによって、配線基板２に導電性部材６を垂直方向に接続する例を示す。導電性部材６は、配線基板２の一方の面から突出する柱状、螺旋状、アーチ状、ループ状、リボン状、球体状、帯状、箔状、壁状等の形状を有する。
導電性部材６とグラウンド配線パターン８とを電気的に接続するクリーム半田１２として、後述する成形型１４による成形温度（硬化温度）よりも高い融点を有する材料を採用することが好ましい。クリーム半田は、例えば、Ｓｎ、Ａｇ、Ｃｕ等を含み、導電性部材６とグラウンド配線パターン８の接続面又は接続面の周囲に形成される。
電磁シールド板又は放熱板の少なくとも一方として機能する板状部材５は、黄銅、銅，アルミニウム、半田、導電性樹脂等の導電性材料からなり、長方形又は正方形の平面形状を有する。板状部材５は、配線基板２の主面９に対して向かい合うように配置される。板状部材５として、板状の絶縁性材料の少なくとも一方の面に、無電解めっき、蒸着、スクリーン印刷等の方法によって、黄銅、銅、アルミニウム、半田、導通性樹脂等が膜状に形成された部材を使用してもよい。導電性部材６としては、壁状の形状を有する金属板を使用できる。金属板としては、例えば、Ｃｕ、Ａｌ、亜鉛めっき鋼板、黄銅等からなる薄板を使用できる。板状部材５の形状を、板に壁部が設けられた箱状にしてもよい。この場合には、図１において、板状部材５の左右の両端又は中間部から壁部が下方に伸び、壁部の下端とグラウンド配線パターン８とが電気的に接続されることが好ましい。
封止樹脂４は、電子素子３、接続電極１０、金属細線１１、＋電源パターン（図示なし）、グラウンド配線パターン８、ボンディングパッド７、配線基板２の主面９及び導電性部材６を封止するための樹脂として機能する。封止樹脂４としては、例えば、エポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂や、熱可塑性樹脂を使用する。
本実施例に係る電子部品１の製造方法を説明する。電子部品１は、図２（ａ）に示す少なくとも電子素子３と導電性部材６とが装着された実装済基板１３を樹脂封止することによって製造される。図２（ｂ）に示す樹脂封止用の成形型１４は、上型１５と下型１６とを有する。上型１５は、実装済基板１３を固定する固定具（図示せず）又は吸着機構（図示せず）の少なくとも一方を有する。下型１６は、キャビティ１７を有する。キャビティ１７内の底面の隅には、キャビティ１７に対して板状部材５を位置合わせするための突起１８を設ける。
まず、図２（ａ）に示すように、次の２つの部材（中間体）を準備する。第１の部材は実装済基板１３である。実装済基板１３には少なくとも電子素子３と導電性部材６とが装着される。電子素子３の接続電極１０と配線基板２の電源系パターン及びボンディングパッド７とが、金属細線１１によって電気的に接続される。導電性部材６は、配線基板２のグラウンド配線パターン８の少なくとも一部にクリーム半田１２によって電気的に接続される。
第２の部材は、板状部材５である。板状部材５の隅には、位置合わせ用の切り欠き１９が予め形成される。板状部材５において導電性部材６が接合される面（接合面）には、予めクリーム半田２０が塗布される。クリーム半田２０としては、樹脂成形における硬化温度（例えば、約１８０℃）よりも低い融点を有する材料、言い換えれば、低融点のクリーム半田２０を採用することが好ましい。このことによって、クリーム半田２０は硬化温度において溶融している状態にある。したがって、クリーム半田２０が塗布された板状部材５は、予め１８０℃程度に加熱された成形型１４に設置することによって導電性部材６を接合することができる状態になる。
次に、図２（ｂ）に示すように、上型１５における所定の位置に、固定具や吸着機構によって実装済基板１３を一時的に固定する。所定の位置とは、平面視して実装済基板１３の主面９（配線基板２の主面９）内にキャビティ１７が含まれる位置である。
次に、図２（ｃ）に示すように、キャビティ１７を構成する下型１６の内底面（以下「キャビティ１７の内底面」という。）において、キャビティ１７の突起１８と板状部材５の切り欠き１９（図２（ａ）参照）とによって、キャビティ１７と板状部材５とを位置合わせして、板状部材５を配置する。
次に、図３（ａ）に示すように、キャビティ１７（図３（ｃ）参照）の内底面に配置した板状部材５を覆うようにして、常温において液状である絶縁性の液状樹脂２１（流動性樹脂）を注入する。液状樹脂２１として、例えば熱硬化性樹脂を使用する。
次に、図３（ａ）に示された状態から図３（ｂ）に示されるように、上型１５と下型１６とを型締めする。このことによって、最初に、実装済基板１３の主面９に装着された導電性部材６を、キャビティ１７に注入された液状樹脂２１に侵漬する（漬ける）。次に、実装済基板１３の主面２０における電子素子３，ボンディングパッド７、＋電源パターン（図示なし）、グラウンド配線パターン８、金属細線１１、及び、実装済基板１３の主面を、液状樹脂２１に浸漬する（漬ける）。最後に、導電性部材６を板状部材５に接触させる。型締めした状態を一定時間（少なくとも２０秒以上）保つ。この間、液状樹脂２１を加圧しながら下型１６に設けられたヒータ（図示なし）を使用して、所定の硬化温度によって液状樹脂２１を加熱する。このことにより、図３（ａ）、（ｂ）に示すように、液状樹脂２１を硬化させて硬化樹脂からなる封止樹脂４を成形する。
次に、図３（ｃ）に示すように、上型１５と下型１６とを型開きする。このことによって下型１６と成形された封止樹脂４を有する封止済基板２２とを分離する。封止済基板２２が冷却される過程において、溶融したクリーム半田２０が硬化する。ここまでの工程によって、封止済基板２２からなる電子部品１を完成させる。
本実施例によれば、導電性部材６が接合する板状部材５の接合面にクリーム半田２０を塗布する。下型１６に設けられたヒータ（図示なし）を使用して、液状樹脂２１を加熱させて硬化させる工程において、クリーム半田２０を加熱してクリーム半田２０を溶融させる。このことにより、溶融したクリーム半田２０が導電性部材６の端面（図では下面）とその端面の周囲の側面とに存在する状態において、板状部材５に導電性部材６を確実に接触させる。板状部材５と導電性部材６とが接触した状態において、液状樹脂２１を硬化させる。電子部品１が冷却される過程において溶融したクリーム半田２０が硬化する。したがって、導電性部材６と既に硬化した状態にあるクリーム半田１２とクリーム半田２０が硬化した半田とによって板状部材５とグラウンド配線パターン８とを確実に電気的に接続することができる。言い換えれば、液状樹脂２１が硬化する際の圧縮応力によって押圧されてたわんだ（変形した）導電性部材６が板状部材５に接触して、電子部品１が冷却される過程において溶融したクリーム半田２０を硬化させる。したがって、板状部材５とグラウンド配線パターン８とをいっそう確実に電気的に接続することができる。
クリーム半田１２は、硬化温度よりも高い融点を有する。液状樹脂２１を加熱させて硬化させる工程以降の工程においてクリーム半田１２は硬化した状態を維持するので、導電性部材６が固定された状態が維持される。したがって、導電性部材６がずれることが防止されるので、板状部材５とグラウンド配線パターン８とをいっそう確実に電気的に接続することができる。
本実施例によれば、樹脂封止する工程において、板状部材５とグラウンド配線パターン８との電気的な接続と、板状部材５の固定とを並行して行う。したがって、電子部品１を製造する際の生産性が向上する。特に、板状部材５の形状を箱状にした場合には、電磁波を良好に遮蔽する特性と良好な放熱性とを有する電子部品１が得られる。本実施例において、導電性部材６と板状部材５とは、それぞれ導電性を有する。この場合には、板状部材５は、電磁遮蔽機能を有する機能部材である。
本発明の実施例２を、図４に基づいて詳細に説明する。本実施例における電子部品１の製造方法は、実施例１と異なる導電性部材２３を使用して電子部品１を製造する方法である。
図４（ａ）に示すように、導電性部材２３は、配線基板２のグランド配線パターン上において、周知のワイヤボンディングにより形成された垂直方向に形成された複数のループ状の金属細線によって構成される。これらの金属細線は、例えばＡｕやＡｌ等の金属材料からなり、接続電極１０とボンディングパッド７を接続する金属細線１１の径と同等又は同等以上の太さを有することが好ましい。導電性部材２３の太さは、例えば１００μｍ〜５００μｍに設定される。導電性部材２３は、電子素子３を囲うようにして形成される。板状部材５には、導電性部材２３が接合される箇所に、クリーム半田２０が予め塗布される。本実施例は、これらの２つの部材（中間体）を例に挙げて説明する。
まず、図４（ａ）に示すように、次の２つの部材（中間体）を準備する。第１の部材は、配線基板２に導電性部材２３が形成された、実装済基板２４である。上型１５における所定の位置に実装済基板２４を配置する。所定の位置とは、平面視して実装済基板２４の主面内にキャビティ１７（図４（ｃ）参照）が含まれる位置である。第２の部材は、板状部材５である。下型１６のキャビティ１７の内底面に板状部材５を配置する。下型１６のキャビティ１７内に、板状部材５を覆うように液状樹脂２１を注入する。
次に、図４（ｂ）に示すように、上型１５と下型１６とを型締めする。このことによって、最初に、実装済基板２４の主面に装着された導電性部材２３をキャビティ１７に注入された液状樹脂２１に侵漬する（漬ける）。次に、実装済基板２４の主面２５における電子素子３、ボンディングパッド７、＋電源パターン（図示なし）、グラウンド配線パターン８、金属細線１１、及び、実装済基板２４の主面２５を液状樹脂２１に浸漬する（漬ける）。最後に導電性部材２３を板状部材５に接触させる。型締めした状態を一定時間（少なくとも２０秒以上）保つ。この間、液状樹脂２１を加圧しながら、下型１６に設けられたヒータ（図示なし）を使用して所定の硬化温度によって液状樹脂２１を加熱する。このことにより、図４（ａ）、（ｂ）に示すように、液状樹脂２１を硬化させて硬化樹脂からなる封止樹脂４を成形する。
次に、図４（ｃ）に示すように、上型１５と下型１６とを型開きする。このことによって、下型１６と成形された封止樹脂４を有する封止済基板２６とを分離する。封止済基板２６が冷却される過程において、溶融したクリーム半田２０が硬化する。ここまでの工程によって、封止済基板２６からなる電子部品１を完成させる。
本実施例によれば、実施例１と同様の効果が得られる。加えて、ワイヤボンディングによって導電性部材２３を形成する工程において、図１に示された接続電極１０とボンディングパッド７とを接続するために使用される既存のワイヤボンディング装置を使用することができる。したがって、既存の製造装置を活用することによって、電磁波を良好に遮蔽する特性と良好な放熱性とを有する電子部品１を製造できる。
本発明の実施例３を、図５に基づいて詳細に説明する。本実施例における電子部品１の製造方法は、実施例１と実施例２とは異なる導電性部材２７を使用して電子部品１を製造する方法である。
図５（ａ）に示すように、導電性部材２７は、配線基板２のグランド配線パターンの上に、電子素子３を完全に囲うようにして配置されて、クリーム半田１２によって固定された枠状の部材である。導電性部材２７は、実装済基板２８において複数の電子素子３の一部（１個又は複数個。図では右側に示される。）を完全に囲う。
図５（ａ）に示すように、次の２つの部材（中間体）を準備する。第１の部材は、配線基板２に導電性部材２７が形成された、実装済基板２８である。図５（ａ）に示す導電性部材２７は、両端に折り曲げられた部分を有する角括弧（［）状の断面形状を有する。実装済基板２８には複数の電子素子３が装着される。上型１５における所定の位置に実装済基板２８を配置する。所定の位置とは、平面視して実装済基板２８の主面２９内にキャビティ１７（図５（ｃ）参照）が含まれる位置である。
第２の部材は、板状部材５である。例えば、板状部材５の相対向する隅に、位置合わせ用の切り欠き１９（図２（ａ）参照）が予め形成される。キャビティ１７の内底面は、板状部材５の位置合わせ用の切り欠き１９に対応する位置に突起１８を有する。
まず、下型１６のキャビティ１７の内底面に板状部材５を配置する。次に、下型１６のキャビティ１７内に、板状部材５を覆うように液状樹脂２１を注入する。
次に、図５（ｂ）に示すように、上型１５と下型１６とを型締めする。このことによって、最初に、実装済基板２８の主面２９に装着された導電性部材２７を、キャビティ１７に注入された液状樹脂２１に侵漬する（漬ける）。次に、実装済基板２８の主面２９における電子素子３、ボンディングパッド７、＋電源パターン（図示なし）、グラウンド配線パターン８、金属細線１１、及び、実装済基板２８の主面２９を液状樹脂２１に浸漬する（漬ける）。最後に、導電性部材２７を板状部材５に接触させる。型締めした状態を一定時間（少なくとも２０秒以上）保つ。この間、液状樹脂２１を加圧しながら、下型１６に設けられたヒータ（図示なし）を使用して、所定の硬化温度によって液状樹脂２１を加熱する。このことにより、図５（ａ）、（ｂ）に示すように、液状樹脂２１を硬化させて硬化樹脂からなる封止樹脂４を成形する。
次に、図５（ｃ）に示すように、上型１５と下型１６とを型開きする。このことによって、下型１６と成形された封止樹脂４を有する封止済基板２２とを分離する。封止済基板２２が冷却される過程において、溶融したクリーム半田２０が硬化する。ここまでの工程によって、封止済基板２２からなる電子部品１を完成させる。
本実施例によれば、導電性部材６が電子素子３を部分的に取り囲むようにして装着される。樹脂封止することによって、複数の電子部品の一部が部分的に遮蔽された電子部品１を製造することができる。この電子部品１は、複数の電子素子３を有する実装済基板１３を製造する際に採用される製造方法である。この製造方法によれば、例えば、電磁的影響を受けやすい、電磁的影響を与えやすい、熱を大量に発生する等の特性を有する特定の電子素子３（１個又は複数個）を対象にして遮蔽する又は放熱することができる。電磁的影響を与えやすい電子素子３及び熱を大量に発生する電子素子３の例としては、大電流をスイッチングする電力制御用の素子等が挙げられる。電磁的影響を受けやすい電子素子３の例としては、高周波信号を取り扱う回路に使用される素子が挙げられる。複数の電子素子３を含む回路モジュールを、導電性部材６が部分的に取り囲むようにしてもよい。
本発明の実施例４を、図６、図７に基づいて詳細に説明する。本実施例における電子部品１の製造方法は、実施例１、２及び３と異なる導電性部材３０を使用して電子部品１を製造する方法である。本実施例によれば、配線基板２に少なくとも２つ以上の電子素子３を装着し、樹脂封止された封止済基板２２を個片化することによって複数の電子部品１を製造することができる。
図６（ａ）に示すように、導電性部材３０は、電子素子３を完全に囲うようにして配線基板２のグラウンド配線パターン８上に配置されて、クリーム半田１２によって固定された枠状の部材である。複数の導電性部材３０は、実装済基板３１において複数の電子素子３をそれぞれに囲う。
まず、図６（ａ）に示すように、次の２つの部材（中間体）を準備する。第１の部材は、配線基板２に導電性部材３０が形成された、実装済基板３１である。実装済基板３１には複数の電子素子３が装着される。第２の部材は、板状部材５である。
まず、上型１５における所定の位置に実装済基板３１を配置する。所定の位置とは、平面視して実装済基板３１の主面内にキャビティ１７（図６（ｃ）参照）が含まれる位置である。次に、下型１６のキャビティ１７の内底面に板状部材５を配置する。また下型１６のキャビティ１７内に、板状部材５を覆うように液状樹脂２１を注入する。
次に、図６（ｂ）に示すように、上型１５と下型１６とを型締めする。このことによって、最初に、実装済基板３１の主面に装着された導電性部材３０を、キャビティ１７に注入された液状樹脂２１に侵漬する（漬ける）。次に、実装済基板３１の主面における電子素子３、ボンディングパッド７、＋電源パターン（図示なし）、グラウンド配線パターン８、金属細線１１、及び、実装済基板３１の主面を液状樹脂２１に浸漬する（漬ける）。最後に導電性部材６を板状部材５に接触させる。型締めした状態を一定時間（少なくとも２０秒以上）保つ。この間、液状樹脂２１を加圧しながら、下型１６に設けられたヒータ（図示なし）を使用して所定の硬化温度によって液状樹脂２１を加熱する。このことにより、図６（ａ）、（ｂ）に示すように、液状樹脂２１を硬化させて硬化樹脂からなる封止樹脂４を成形する。
次に、図６（ｃ）に示すように、上型１５と下型１６とを型開きする。このことによって下型１６と成形された封止樹脂４を有する封止済基板２２とを分離する。封止済基板２２が冷却される過程において、溶融したクリーム半田２０が硬化する。
次に、図７（ａ）に示すように、封止済基板２２をステージ（図示なし）に仮固定する。回転刃３２を使用して、封止済基板２２において仮想的に設けられた格子状のダイシングライン３３において、Ｙ方向とＸ方向とに沿って封止済基板２２を切断する。これにより、封止済基板２２を分離して個片化する。図７（ｂ）に示すように、封止済基板２２が個片化されて電子部品１が完成する。
本実施例によれば、実施例１と同様の効果が得られる。加えて、１枚の封止済基板２２から複数個の電子部品１が製造される。したがって、電子部品１を製造する際の生産性がいっそう向上する。
なお、各実施例では、樹脂封止する際に圧縮成形を例として挙げている。成形方法としてトランスファー成形や射出成形を使用してもよい。成形型１４の上型１５又は下型１６の一方又は双方にキャビティ１７を設けてもよい。
板状部材５とキャビティ１７とを位置合わせするために、例えば、次の３つの手段を使用できる。第１に、キャビティ１７の内底面の形状を、板状部材５の平面形状と同じにしてその平面形状よりもわずかに大きくすることである。第２に、板状部材５にプレス加工などで凹部又は穴を予め形成し、その凹部又は穴に対応する形状を有するピン又は突起１８等をキャビティ１７の内底面に予め設けることである。第３に、板状部材５にプレス加工などで突出部を予め形成し、その突出部に対応する形状を有する凹部をキャビティ１７の内底面に予め設けることである。
導電性部材６の断面形状は、線分状でもよい。導電性部材６の断面形状は、一端に折り曲げられた部分を有する「Ｌ」字状であることが好ましい。導電性部材６の断面形状は、両端に折り曲げられた部分を有する角括弧（［）等の形状であることがいっそう好ましい（図５参照）。これらの形状を有する導電性部材６（以下「折り曲げ部付導電性部材６」という。）を使用する場合には、折り曲げられた部分（以下「折り曲げ部」という。）における面がグラウンド配線パターン８に面接触する。このことによって、折り曲げ部付導電性部材６は、グラウンド配線パターン８に対して確実に電気的に接続される。
折曲げ部付導電性部材６を含む金属板において、少なくともグラウンド配線パターン８と板状部材５とに接触する部分（例えば、両端部及びその周辺、折曲げ部におけるグラウンド配線パターン８に接触する面等）が表面処理されていることが好ましい。導電性部材６の表面処理としては、材料に応じて、半田めっき、導電性樹脂によるコーティング等を使用できる。
導電性部材６において板状部材５に接続される端面は、微細な凹凸形状又は微細な鋭角形状を有する面であってもよい。これらの形状は、型締めした状態において、液状樹脂２１が硬化する際の圧縮応力によって導電性部材がたわみながら板状部材に圧接されることによって、板状部材５の表面に食い込む。これらの形状が板状部材５の表面に食い込んだ状態において樹脂封止する。これによって、板状部材５と導電性部材６との間にクリーム半田２０を介在させることなく、板状部材５と導電性部材６とを電気的に接続できる。
樹脂材料として、液状樹脂２１を例として挙げた。本発明において使用する樹脂材料としては、顆粒状、粉末状、タブレット状等の固形状の樹脂材料を使用してもよい。この場合には、樹脂材料を加熱して溶融させて、溶融樹脂からなる流動性樹脂を生成する。
封止樹脂４の平面形状は、長方形以外でもよい。封止樹脂４の平面形状に合わせて、板状部材５の形状は長方形以外でもよい。長方形以外の形状としては、例えば、円形、円形の外側に向かって突出した部分が設けられた形状、円形の内側方向に向かって切り欠かれた部分が設けられた形状等が挙げられる。
電子素子３としては、メモリ、パワートランジスター、パワーダイオード、ＣＭＯＳセンサ等を使用してもよい。電子素子３には、コネクタ、電池、センサ等が含まれる。電子素子３には、抵抗器、キャパシタ、インダクタ等の受動素子、水晶発振子、フィルタ等が含まれる。加えて、電子素子３と受動素子とを組み合わせてもよい。
電子素子３の電気的な接続方法として、ワイヤボンディングを例として挙げた。接続方法においてフリップチップボンディング等を使用してもよい。
導電性接着剤を使用して、Ｃｕ、Ａｌ等からなり適当な基部と立ち上がり部とを有する箔又は薄板を、板状部材に貼り付けてもよい。ノズルを使用して、導電性樹脂等の導電性の流動性材料を、配線基板２の上に吐出してもよい。
各実施例は、プリント基板を例として挙げた。配線基板２は、セラミック基板、金属ベース基板、リードフレーム等でもよい。
各実施例において、金属ベース基板を使用してもよい。金属ベース基板の基材である金属は、通常はグラウンド電位にして使用される。基材である金属と導電性部材６とを電気的に接続することによって、良好な電磁遮蔽性に加えていっそう良好な放熱性を有する電子部品が得られる。
各実施例において、グラウンド配線パターン８以外の部分であって電気的に中立な部分に、導電性部材６に代えて突出部材を配置してもよい。その突出部材と板状部材５とは高い熱伝導性を有することが好ましい。この場合には、板状部材５は放熱機能を有する機能部材である。
各実施例においては、クリーム半田１２を塗布することによって、実装済基板１３のグラウンド配線パターン８部上に接合した導電性部材６を例として挙げた。クリーム半田１２に代えて半田めっきを使用してもよい。導電性部材６として、電子部品１を取り囲む枠形状のものを使用してもよい。また導電性部材６として、電子素子３を部分的に取り囲む板状（壁状）の形状を有する金属板等を使用してもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。例えば、図２（ｂ）、（ｃ）に示すように、導電性部材６を有する配線基板２を固定具や吸着機構によって上型１５の所定の位置に一時的に取り付ける工程と、板状部材５を下型１６のキャビティ１７の内底面に配置する工程とを入れ替えてもよい。例えば、図４（ａ）に示された実装済基板２４を製造する際に、導電性部材６を装着する工程（実施例２におけるワイヤボンディングを含む）と、電子素子３（チップ）を実装してワイヤボンディングする工程とを入れ替えてもよい。
１ 電子部品
２ 配線基板
３ 電子素子
４ 封止樹脂
５ 板状部材（機能部材）
６ 導電性部材、折り曲げ部付導電性部材
７ ボンディングパッド
８ グラウンド配線パターン
９ 主面
１０ 接続電極
１１ 金属細線
１２ クリーム半田
１３ 実装済基板
１４ 成形型
１５ 上型（第１の型）
１６ 下型（第２の型）
１７ キャビティ
１８ 突起（第２の位置合わせ部）
１９ 切り欠き（第１の位置合わせ部）
２０ クリーム半田
２１ 液状樹脂（流動性樹脂）
２２ 封止済基板
２３ 導電性部材
２４ 実装済基板
２５ 主面
２６ 封止済基板
２７ 導電性部材
２８ 実装済基板
２９ 主面
３０ 導電性部材
３１ 実装済基板
３２ 回転刃
３３ ダイシングライン

Claims (4)

  1. 実装済電子基板を樹脂により封止する電子部品の製造方法において、
    電子素子と、前記電子素子の接続電極に電気的に接続されたボンディングパッドと、グラウンド配線パターンと、前記グラウンド配線パターンに対して予め電気的に接続され導電性を有する機能部材とを主面において有する実装済基板を準備する工程と、
    導電性を有する板状部材を準備する工程と、
    前記板状部材の前記機能部材が接合する部分に、前記樹脂の硬化温度よりも低い融点を有するクリーム半田を載置する工程と、
    第１の型の所定の位置に前記実装済基板を一時的に固定する工程と、
    前記第１の型に相対向する第２の型に設けられたキャビティの内底面に前記板状部材を配置する工程と、
    前記樹脂に由来する流動性樹脂によって前記キャビティを満たされた状態にする工程と、
    前記第１の型と前記第２の型とを型締めすることによって、前記クリーム半田を介して前記板状部材と前記機能部材とを接触させる工程と、
    前記第１の型と前記第２の型とを型締めした状態において、少なくとも前記機能部材と前記電子素子と前記グラウンド配線パターンと前記実装済基板の主面とを前記流動性樹脂に浸漬する工程と、
    前記流動性樹脂を硬化させて硬化樹脂からなる封止樹脂を形成する工程と、
    前記封止樹脂を冷却するとともに、前記封止樹脂を形成する工程において溶融した前記クリーム半田を硬化させる工程と、
    前記第１の型と前記第２の型とを型開きすることによって、前記電子素子と前記グラウンド配線パターンと前記機能部材と前記板状部材と前記封止樹脂とを少なくとも有する電子部品を前記第２の型から分離する工程と
    を備えることを特徴とする電子部品の製造方法。
  2. 実装済電子基板を樹脂により封止する電子部品の製造方法において、
    主面に装着された電子素子と、前記電子素子の接続電極に電気的に接続されたボンディングパッドと、グラウンド配線パターンと、前記主面に対して予め熱的に接続され熱伝導性を有する機能部材とを有する実装済基板を準備する工程と、
    熱伝導性を有する板状部材を準備する工程と、
    前記板状部材の前記機能部材が接合する部分に、前記樹脂の硬化温度よりも低い融点を有するクリーム半田を載置する工程と、
    第１の型の所定の位置に前記実装済基板を一時的に固定する工程と、
    前記第１の型に相対向する第２の型に設けられたキャビティの内底面に前記板状部材を配置する工程と、
    前記樹脂を溶融させた流動性樹脂によって前記キャビティを満たされた状態にする工程と、
    前記第１の型と前記第２の型とを型締めすることによって、前記クリーム半田を介して前記板状部材と前記機能部材とを接触させる工程と、
    前記第１の型と前記第２の型とを型締めした状態において、少なくとも前記機能部材と前記電子素子と前記グラウンド配線パターンと前記実装済基板の主面とを前記流動性樹脂に浸漬する工程と、
    前記流動性樹脂を硬化させて硬化樹脂からなる封止樹脂を形成する工程と、
    前記封止樹脂を冷却するとともに、前記封止樹脂を形成する工程において溶融した前記クリーム半田を硬化させる工程と、
    前記第１の型と前記第２の型とを型開きすることによって、前記電子素子と前記グラウンド配線パターンと前記機能部材と前記板状部材と前記封止樹脂とを少なくとも有する電子部品を前記第２の型から分離する工程と
    を備えることを特徴とする電子部品の製造方法。
  3. 前記機能部材は、板状であり、樹脂により封止された電子部品において、前記実装済基板と前記板状部材の間に壁を形成することを特徴とする請求項１又は２に記載の電子部品の製造方法。
  4. 前記機能部材が形成する壁によって、前記電子素子の少なくとも一部が、部分的に又は全体的に囲まれていることを特徴とする請求項３に記載の電子部品の製造方法。
JP2015038968A 2015-02-27 2015-02-27 電子部品の製造方法 Active JP6400509B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015038968A JP6400509B2 (ja) 2015-02-27 2015-02-27 電子部品の製造方法
CN201580075550.2A CN107210271A (zh) 2015-02-27 2015-10-23 电子部件及其制造方法和制造装置
PCT/JP2015/079941 WO2016136021A1 (ja) 2015-02-27 2015-10-23 電子部品、その製造方法及び製造装置
KR1020177018910A KR20170121157A (ko) 2015-02-27 2015-10-23 전자 부품, 그 제조 방법 및 제조 장치
TW104135739A TW201637149A (zh) 2015-02-27 2015-10-30 電子組件、其製造方法以及製造裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015038968A JP6400509B2 (ja) 2015-02-27 2015-02-27 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2016162840A JP2016162840A (ja) 2016-09-05
JP6400509B2 true JP6400509B2 (ja) 2018-10-03

Family

ID=56788245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015038968A Active JP6400509B2 (ja) 2015-02-27 2015-02-27 電子部品の製造方法

Country Status (5)

Country Link
JP (1) JP6400509B2 (ja)
KR (1) KR20170121157A (ja)
CN (1) CN107210271A (ja)
TW (1) TW201637149A (ja)
WO (1) WO2016136021A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6672113B2 (ja) * 2016-09-09 2020-03-25 Ｔｏｗａ株式会社 電子回路装置及び電子回路装置の製造方法
WO2018061722A1 (ja) * 2016-09-30 2018-04-05 株式会社村田製作所 アンテナ内蔵モジュール及び通信装置
JP6654994B2 (ja) * 2016-10-31 2020-02-26 Ｔｏｗａ株式会社 回路部品の製造方法
JP2018113399A (ja) * 2017-01-13 2018-07-19 Ｔｏｗａ株式会社 回路部品の製造方法および回路部品
KR101958925B1 (ko) * 2017-04-24 2019-03-19 이엘케이 주식회사 지문인식센서 모듈의 제조방법 및 이로부터 제조된 지문인식센서 모듈
JP6798472B2 (ja) * 2017-11-15 2020-12-09 オムロン株式会社 電子装置およびその製造方法
KR102471274B1 (ko) * 2018-02-13 2022-11-28 삼성전자주식회사 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치
JP2020004840A (ja) * 2018-06-28 2020-01-09 アルパイン株式会社 電子ユニットおよびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4519398B2 (ja) * 2002-11-26 2010-08-04 Ｔｏｗａ株式会社 樹脂封止方法及び半導体装置の製造方法
CN103797577B (zh) * 2011-09-07 2017-06-09 株式会社村田制作所 模块制造方法及端子集合体

Also Published As

Publication number Publication date
WO2016136021A1 (ja) 2016-09-01
JP2016162840A (ja) 2016-09-05
TW201637149A (zh) 2016-10-16
KR20170121157A (ko) 2017-11-01
CN107210271A (zh) 2017-09-26

Similar Documents

Publication Publication Date Title
JP6400509B2 (ja) 電子部品の製造方法
KR101847691B1 (ko) 전자 부품의 제조 방법 및 제조 장치
JP6654994B2 (ja) 回路部品の製造方法
JP4260263B2 (ja) 半導体装置
JP6672113B2 (ja) 電子回路装置及び電子回路装置の製造方法
JP4614586B2 (ja) 混成集積回路装置の製造方法
JP5421863B2 (ja) 半導体パッケージの製造方法
CN107078127B (zh) 电力用半导体装置及其制造方法
JPWO2007026944A1 (ja) 回路装置およびその製造方法
JP4614584B2 (ja) 混成集積回路装置およびその製造方法
JP2012028484A (ja) モジュールと、その製造方法
JP2017174837A (ja) 半導体装置および半導体装置の製造方法
CN108321092B (zh) 电路部件的制造方法和电路部件
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP5444299B2 (ja) 半導体装置
JP2004165525A (ja) 半導体装置及びその製造方法
JPH06163746A (ja) 混成集積回路装置
JP4357492B2 (ja) 半導体装置
JP5017228B2 (ja) 半導体装置
JP4357493B2 (ja) 半導体装置
JP5132070B2 (ja) 回路装置およびその製造方法
JP2004207307A (ja) 半導体装置およびその製造方法
JP2007142226A (ja) 半導体装置とその製造方法、およびその半導体装置に用いるリードフレームの製造方法
JP2015185753A (ja) モールドパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180905

R150 Certificate of patent or registration of utility model

Ref document number: 6400509

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250